用于形成在半導(dǎo)體襯底的鰭部件上的晶體管的隔離組件的制作方法
【專利說明】用于形成在半導(dǎo)體襯底的鰭部件上的晶體管的隔離組件
[0001]相關(guān)申請(qǐng)的交叉參考
[0002]本申請(qǐng)要求于2013年10月10日提交的美國專利申請(qǐng)第14/051，299號(hào)和2012年10月15日提交的美國臨時(shí)專利申請(qǐng)第61/713，990號(hào)的優(yōu)先權(quán)，其公開內(nèi)容通過引用的方式并入于此。
技術(shù)領(lǐng)域
[0003]本公開涉及由半導(dǎo)體材料形成晶體管。更具體地，本公開涉及形成場效應(yīng)晶體管(FET)，該場效應(yīng)晶體管具有形成在從半導(dǎo)體襯底延伸的鰭結(jié)構(gòu)上的柵極，隔離組件形成在場效應(yīng)晶體管之間，其中隔離組件具有最小尺寸。
【背景技術(shù)】
[0004]在一些情況下，晶體管可由半導(dǎo)體襯底形成，半導(dǎo)體襯底具有從半導(dǎo)體襯底的表面延伸的鰭部件。鰭部件可以基本垂直于半導(dǎo)體襯底的平面延伸。鰭部件的厚度還可以小于半導(dǎo)體襯底的厚度。因此，通過從半導(dǎo)體襯底的表面延伸且厚度小于半導(dǎo)體襯底的厚度，鰭部件可以類似于在半導(dǎo)體襯底的表面上方延伸的“鰭”。可以通過在鰭部件的多個(gè)表面上設(shè)置諸如多晶體硅(本文也稱為“多晶硅”)的材料來形成晶體管的各個(gè)柵極。例如，晶體管的柵極可以通過包圍多晶硅中的鰭的部分來形成。此外，可以由鰭部件的摻雜區(qū)域來形成晶體管的源極區(qū)域和漏極區(qū)域。在具體實(shí)施例中，可以在單個(gè)鰭部件周圍形成多個(gè)晶體管的柵極。在這些情況下，晶體管可以電隔離以減少晶體管之間的干擾并使可在晶體管改變狀態(tài)時(shí)發(fā)生的延遲最小化。
[0005]在一些情況下，使用多種技術(shù)來隔離由具有鰭結(jié)構(gòu)的半導(dǎo)體襯底所形成的晶體管。在一個(gè)實(shí)例中，通過在晶體管之間放置隔離柵極來隔離晶體管。在該實(shí)例中，隔離柵極包括耦合至電源電壓和/或漏極電壓的電部件。隔離柵極與集成電路的電部件的連接會(huì)導(dǎo)致寄生電容，這會(huì)響應(yīng)于晶體管的狀態(tài)改變而引起延遲。此外，被隔離柵極覆蓋的區(qū)域會(huì)相對(duì)較大。
[0006]在另一實(shí)例中，可通過執(zhí)行鰭切割來切穿晶體管之間的鰭部件來隔離由具有鰭部件的襯底所形成的晶體管。鰭切割的尺寸通常由于光刻技術(shù)而受到限制，并且具有30nm以上的寬度，這會(huì)降低襯底上形成的晶體管的密度。此外，鰭切割可去除多晶硅和鰭之間的接觸，這會(huì)抑制用于在半導(dǎo)體襯底中嵌入應(yīng)力體(諸如SiGe和/或SiC，其被用于提高晶體管的性能)的處理。
[0007]在又一實(shí)例中，在執(zhí)行鰭切割以創(chuàng)建多晶硅與鰭的連接之后，可以在晶體管的端部處放置多晶硅的區(qū)域，從而利于用于在襯底中嵌入應(yīng)力體(stressor)的處理。然而，使用該技術(shù)形成的區(qū)域具有受限于2D光刻分辨率的寬度(例如，在一些FinFET技術(shù)中為至少74nm)，這降低了形成在襯底上的晶體管的密度。

【發(fā)明內(nèi)容】

[0008]根據(jù)一個(gè)實(shí)施例，一種裝置包括:襯底，包括表面，該表面包括平坦部分和鰭部件，鰭部件在基本垂直于平坦部分的方向上延伸并且厚度小于襯底的厚度。該裝置還包括第一晶體管，其包括:第一柵極區(qū)域，形成在鰭部件上方；第一源極區(qū)域，由鰭部件的主體形成；以及第一漏極區(qū)域，由鰭部件的主體形成。此外，該裝置還包括第二晶體管，其包括:第二柵極區(qū)域，形成在鰭部件上方；第二源極區(qū)域，由鰭部件的主體形成；以及第二漏極區(qū)域，由鰭部件的主體形成。此外，該裝置還包括隔離組件，形成在第一晶體管和第二晶體管之間。隔離組件具有小于30nm的寬度。
[0009]此外，根據(jù)一個(gè)實(shí)施例，一種裝置包括具有表面的襯底，該表面包括平坦部分和鰭部件，在基本垂直于平坦部分的方向上延伸。鰭部件的厚度小于襯底的厚度。該裝置還包括形成在襯底的表面的平坦部分上方的層，該層包括第一介電材料。此外，該裝置包括第一晶體管，其具有:第一柵極區(qū)域，設(shè)置在鰭部件的至少兩個(gè)側(cè)面上；第一源極區(qū)域，由鰭部件的主體形成；以及第一漏極區(qū)域，由鰭部件的主體形成。此外，該裝置包括第二晶體管，其具有:第二柵極區(qū)域，形成在鰭部件的至少兩個(gè)側(cè)面上；第二源極區(qū)域，由鰭部件的主體形成；以及第二漏極區(qū)域，由鰭部件的主體形成。該裝置還包括隔離組件，形成在第一晶體管和第二晶體管之間。隔離組件包括不同于第一介電材料的第二介電材料。
[0010]此外，根據(jù)一個(gè)實(shí)施例，一種方法包括:在包括硅的襯底的表面的一部分上形成鰭部件，其中鰭部件在垂直于襯底的表面的平坦部分的方向上延伸且厚度小于襯底的厚度，并且該方法包括在襯底的鰭部件的第一部分上方形成多晶硅的第一區(qū)域。該方法還包括在襯底的鰭部件的第二部分上方形成多晶硅的第二區(qū)域，以及在襯底的鰭部件的第三部分上方形成多晶硅的第三區(qū)域。多晶硅的第三區(qū)域設(shè)置在α)多晶硅的第一區(qū)域和αυ多晶硅的第二區(qū)域之間。此外，該方法包括:在⑴多晶硅的第一區(qū)域和(ii)多晶硅的第三區(qū)域之間形成第一間隔件區(qū)域，以及在α)多晶硅的第二區(qū)域和αυ多晶硅的第三區(qū)域之間形成第二間隔件區(qū)域。第二間隔件區(qū)域包括第一介電材料。此外，該方法包括至少去除
(i)多晶硅的第三區(qū)域和αυ鰭部件的在多晶硅的第三區(qū)域下方形成的至少一部分，從而在⑴多晶硅的第一區(qū)域和αυ多晶硅的第二區(qū)域之間形成間隙；以及將第二介電材料設(shè)置在α)多晶硅的第一區(qū)域和αυ多晶硅的第二區(qū)域之間的間隙中，以形成隔離組件。
【附圖說明】
[0011]本發(fā)明的實(shí)施例將通過以下結(jié)合附圖的詳細(xì)描述而容易理解。為了利于這種描述，類似的參考標(biāo)號(hào)表示類似的元件。
[0012]圖1示出了半導(dǎo)體襯底的截面圖，其中半導(dǎo)體襯底包括由半導(dǎo)體襯底的鰭部件形成的晶體管以及形成在晶體管之間的隔離組件。
[0013]圖2示出了半導(dǎo)體襯底正交視圖，其中半導(dǎo)體襯底包括形成在半導(dǎo)體襯底上的鰭部件和氧化物層。
[0014]圖3示出了半導(dǎo)體襯底的正交視圖，其中半導(dǎo)體襯底包括鰭部件以及形成在鰭部件上方的多個(gè)附加部件。
[0015]圖4示出了半導(dǎo)體襯底的正交視圖，其中半導(dǎo)體襯底包括鰭部件、形成在鰭部件上方的多個(gè)附加部件以及形成在附加部件之間的介電材料的區(qū)域。
[0016]圖5示出了放置在半導(dǎo)體襯底上方的掩模的頂視圖。
[0017]圖6示出了在半導(dǎo)體襯底上放置掩模以及蝕刻半導(dǎo)體襯底被掩模暴露的部分之后所形成的半導(dǎo)體襯底的正交視圖。
[0018]圖7示出了半導(dǎo)體襯底的正交視圖，其中半導(dǎo)體襯底包括設(shè)置在半導(dǎo)體襯底上所形成的晶體管之間的隔離組件。
[0019]圖8示出了使用自對(duì)準(zhǔn)雙圖案化工藝形成的半導(dǎo)體襯底上的部件配置的頂視圖。
[0020]圖9示出了形成半導(dǎo)體襯底的工藝的流程圖，其中半導(dǎo)體襯底具有設(shè)置在由具有鰭部件的半導(dǎo)體襯底形成的晶體管之間的隔離組件。
【具體實(shí)施方式】
[0021]本文描述的示例性系統(tǒng)、部件和技術(shù)的目的在于提供具有鰭部件的半導(dǎo)體襯底，其包括設(shè)置在由半導(dǎo)體襯底形成的晶體管之間的隔離組件，其中隔離組件具有最小尺寸。例如，隔離組件可具有小于30nm的最小寬度。以下描述僅僅是提供了實(shí)例而不用于限制本公開、其應(yīng)用或用法。
[0022]本公開的目的在于提供一種形成在具有鰭部件的半導(dǎo)體襯底上的晶體管之間的隔離組件，使得隔離組件的尺寸最小化。此外，在本文所描述實(shí)施例的隔離組件以及集成電路的其他部件之間不進(jìn)行電連接。以這種方式，形成在半導(dǎo)體襯底上的晶體管的密度最大化，同時(shí)使隔離組件所引起的晶體管的操作的任何延遲最小化。此外，本文所描述的形成隔離組件的技術(shù)保持多晶硅部件與半導(dǎo)體襯底之間的接觸。因此，用于在襯底中嵌入應(yīng)力體的工藝不會(huì)被缺少多晶硅區(qū)域與半導(dǎo)體襯底之前的接觸而抑制。
[0023]圖1示出了半導(dǎo)體襯底100的一部分的截面圖，其中半導(dǎo)體襯底100包括由半導(dǎo)體襯底100的鰭部件102形成的晶體管以及形成在晶體管之間的隔離區(qū)域104。在特定實(shí)施例中，晶體管包括在集成電路中，該集成電路可用于電子設(shè)備來執(zhí)行各種操作和功能，諸如存儲(chǔ)功能、處理功能或者二者。
[0024]在一個(gè)實(shí)施例中，半導(dǎo)體襯底100包括硅。在一些實(shí)施例中，半導(dǎo)體襯底100包括硅和鍺。在一些情況下，層106形成在半導(dǎo)體襯底100的平坦部分上方，其從鰭部件102的基底向上延伸。在一個(gè)實(shí)施例中，層106包括介電材料。在特定實(shí)施例中，層106包括氧化物。例如，層106可包括二氧化硅。在其他情況下，層106可包括氮化硅。在一些情況下，半導(dǎo)體襯底100還包括嵌入的應(yīng)力體，諸如娃鍺應(yīng)力體和/或碳化娃應(yīng)力體。
[0025]在一個(gè)實(shí)施例中，鰭部件102具有基本為矩形的形狀。在這些情況下，鰭部件102具有從半導(dǎo)體襯底100的平坦部分垂直延伸的四個(gè)側(cè)面，并且鰭部件102具有位于四個(gè)垂直側(cè)面上的水平側(cè)面，其基本與半導(dǎo)體襯底100的平坦部分平行。在其他實(shí)施例中，鰭部件102具有不同的形狀，諸如圓形或三角形。
[0026]