具有SiC外延膜的SiC襯底的制作方法
【專利說明】具有SiC外延膜的SiC襯底
[0001]相關(guān)專利申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年3月15日提交的名稱為“SiC SUBSTRATE WITH SiCEPITAXIAL FILM (具有SiC外延膜的SiC襯底)”的美國臨時(shí)專利申請(qǐng)N0.61/798，819的權(quán)益和優(yōu)先權(quán)，特此將該專利申請(qǐng)的整個(gè)公開內(nèi)容以引用的方式并入本文。
【背景技術(shù)】
[0003]1.摶術(shù)領(lǐng)域
[0004]本發(fā)明涉及碳化硅襯底的制造，更具體地講，涉及具有生長(zhǎng)于其上的外延膜的碳化硅襯底。
_5] 2.相關(guān)領(lǐng)域
[0006]碳化硅(SiC)是熟悉材料科學(xué)、電子學(xué)和物理學(xué)的技術(shù)人員所公認(rèn)對(duì)于寬帶隙特性以及也對(duì)于極高硬度、高導(dǎo)熱性和化學(xué)惰性特性有利的晶體半導(dǎo)體材料。這些特性使SiC成為對(duì)于制造功率半導(dǎo)體器件極具吸引力的半導(dǎo)體，使得與由更常見材料如硅制成的器件相比，功率密度和性能得以增強(qiáng)。
[0007]最常見形式的SiC由原子的立方或六方排列組成。Si和C層的堆疊可呈現(xiàn)多種形式，稱為多型體。碳化硅晶體的類型由表示堆疊序列中的重復(fù)單元數(shù)的數(shù)字后跟代表晶形的字母來表示。例如，3C-SiC多型體是指3個(gè)重復(fù)單元和立方(C)晶格，而4H-SiC多型體是指4個(gè)重復(fù)單元和六方(H)晶格。
[0008]不同的碳化硅多型體在材料特性方面有一些差別，最明顯的是電特性。4H_SiC多型體具有相對(duì)較大的帶隙，而3C-SiC具有較小的帶隙，大多數(shù)其他多型體的帶隙則落在兩者之間。對(duì)于高性能功率器件應(yīng)用，當(dāng)帶隙較大時(shí)，理論上，材料更能夠提供相對(duì)較高的高功率和導(dǎo)熱性性能。
[0009]SiC晶體并非天然存在的，因此必須合成。SiC晶體的生長(zhǎng)可通過升華/物理氣相輸運(yùn)或化學(xué)氣相沉積來進(jìn)行。
[0010]一旦產(chǎn)生SiC晶體，就必須使用平面制造方法對(duì)每個(gè)晶體進(jìn)行切割并制造成晶片以制造半導(dǎo)體器件。由于許多半導(dǎo)體晶體(如，硅、砷化鎵)已成功開發(fā)并商業(yè)化為晶片產(chǎn)品，由大塊晶體制造晶片的方法是已知的。晶片制造的常見方法和要求及表征的標(biāo)準(zhǔn)方法的綜述可見于Wolf和Tauber, Silicon Processing for the VLSI Era(超大規(guī)模集成電路時(shí)代的娃處理)，第I卷-Process Technology (《工藝技術(shù)》)，第I章(萊迪思出版社(Lattice Press)-1986)。由于其硬度，與處理其他常見半導(dǎo)體晶體如娃或砷化鎵相比，將SiC制造成晶片襯底帶來了獨(dú)特的挑戰(zhàn)。必須對(duì)機(jī)器進(jìn)行改造，并且有效研磨材料的選擇超出了通常使用的材料。為適應(yīng)SiC而對(duì)通用晶片制造技術(shù)的改造通常作為專有資料保留。然而，據(jù)報(bào)告，在鏡面拋光的SiC晶片上可觀察到大量亞表面損傷，并且這可通過使用類似于娃行業(yè)中使用的化學(xué)增強(qiáng)機(jī)械拋光方法來減少或移除(Zhou, L.等人，ChemomechanicalPolishing of Silicon Carbide (碳化娃的化學(xué)機(jī)械拋光)，J.Electrochem.Soc.(《電化學(xué)學(xué)會(huì)雜志》)，第144卷，第6期，1997年6月，第L161-L163頁)。
[0011]為了在SiC晶片上構(gòu)建半導(dǎo)體器件，必須將另外的晶體SiC膜沉積在晶片上，以產(chǎn)生具有所需電導(dǎo)率值和導(dǎo)體類型的器件有源區(qū)。這通常使用化學(xué)氣相沉積(CVD)方法完成。自1970年代以來，俄羅斯、日本和美國的多個(gè)團(tuán)隊(duì)公布了通過CVD外延來生長(zhǎng)SiC的技術(shù)。通過CVD來生長(zhǎng)SiC的最常見化學(xué)物質(zhì)為含硅的氣源(如，甲硅烷類或氯硅烷類)和含碳的氣源(如，烴氣)的混合物。低缺陷外延層的生長(zhǎng)的關(guān)鍵要素是襯底表面從晶體對(duì)稱軸傾斜，以允許化學(xué)原子以襯底晶體所建立的堆疊順序附連至表面。當(dāng)該傾斜不足時(shí)，CVD過程將在表面上產(chǎn)生三維缺陷，并且此類缺陷將產(chǎn)生不可運(yùn)行的半導(dǎo)體器件。表面瑕疵如裂紋、亞表面損傷、凹坑、顆粒、劃痕或污染會(huì)妨礙通過CVD過程復(fù)制晶片的晶體結(jié)構(gòu)(參見例如 Powell 和 Larkin, Phys.Stat.Sol.(b)(《固體物理(b)))) 202, 529(1997)) ο 因而，重要的是用于制造晶片的拋光和清洗工藝使表面瑕疵最少。在存在這些表面瑕疵的情況下，可在外延膜中產(chǎn)生若干缺陷，包括基面位錯(cuò)和立方SiC包裹物(參見例如，Powell等人，Transact1ns Third Internat1nal High~Temperature Electronics Conference (〈〈第三屆國際高溫電子學(xué)會(huì)議匯刊》)，第I卷，第I1-3-11-8頁，美國新墨西哥州阿爾伯克基的桑迪亞國家實(shí)驗(yàn)室(Sandia Nat1nal Laboratories, Albuquerque, NM USA)，1996 年 6 月9-14 日)
[0012]SiC外延的方法已由G.Wagner, D.Schulz和D.Siche在以下文獻(xiàn)中進(jìn)行了綜述:Progress in Crystal Growth and Characterizat1n of Materials (《材料的晶體生長(zhǎng)和表征進(jìn)展》)，47 (2003)第139-165頁。Wagner論述說，如果SiC外延在熱壁反應(yīng)器中進(jìn)行則可獲得有利的結(jié)果，其中對(duì)反應(yīng)室暴露于氣體的所有表面(包括保持SiC襯底的襯托器(susceptor))進(jìn)行主動(dòng)加熱。這與冷壁反應(yīng)器相反，在冷壁反應(yīng)器中僅支撐SiC襯底的襯托器被主動(dòng)加熱，而其他表面被主動(dòng)冷卻或設(shè)計(jì)為不被加熱?，F(xiàn)今，還存在所謂的溫壁CVD系統(tǒng)，其為熱壁設(shè)計(jì)和冷壁設(shè)計(jì)的中間設(shè)計(jì)，其中反應(yīng)室支撐SiC襯底的襯托器被主動(dòng)加熱，并且讓該反應(yīng)室鄰近該加熱表面的頂面和側(cè)面被間接加熱。已出現(xiàn)能夠使SiC外延同時(shí)沉積在數(shù)個(gè)晶片上的溫壁CVD系統(tǒng)供商業(yè)應(yīng)用。Burk，Jr.(US 5，954，881)、Jurgensen等人(W0 2002018670)和 Hecht 等人(Materials Science Forum(《材料科學(xué)論壇》)，第645-648卷(2010)第89-94頁)已經(jīng)對(duì)這類系統(tǒng)進(jìn)行了描述。
[0013]SiC中的缺陷已知能夠限制或破壞缺陷上形成的半導(dǎo)體器件的運(yùn)行。據(jù)Neudeck和Powell報(bào)道，空芯螺旋位錯(cuò)(微管)嚴(yán)重限制SiC 二極管的電壓閉鎖性能(P.G.Neudeck和 J.A.Powell, IEEE Electron Device Letters (《IEEE 電子器件快報(bào)》)，第 15 卷，第2期，第63-65頁，(1994))。Neudeck在1994年綜述了晶體(晶片)和外延來源的缺陷對(duì)功率器件的影響，著重說明了由于螺旋位錯(cuò)和形態(tài)外延缺陷而對(duì)功率器件功能的限制(Neudeck, Mat.Sc1.Forum(《材料科學(xué)論壇》)，第 338-342 卷，第 1161-1166 頁(2000))。據(jù)Hull報(bào)道，當(dāng)在具有較低螺旋位錯(cuò)密度的襯底上制造二極管時(shí)，高電壓二極管反向偏置漏電流的分布轉(zhuǎn)為較低值(Hull等人，Mat.Sc1.forum(《材料科學(xué)論壇》)，第600-603卷，第931-934頁(2009))。據(jù)Lendenmann報(bào)道，雙極性二極管中的正向電壓下降與外延層中源自襯底中的基面位錯(cuò)的基面位錯(cuò)有關(guān)(Lendenmann等人，Mat.Sc1.Forum(《材料科學(xué)論壇》)，第 338-342 卷，第 1161-1166 頁(2000))。
[0014]3.問題陳沭
[0015]需要SiC襯底和外延方面的發(fā)展來降低影響器件運(yùn)行和制造產(chǎn)量的缺陷密度。目前，SiC CVD外延期間在襯底表面上形成的缺陷是影響SiC襯底上的半導(dǎo)體器件的運(yùn)行和產(chǎn)量的最有影響的缺陷。特別是，要求以低導(dǎo)通電阻處理大電流O50A)的SiC功率器件是用相對(duì)大的芯片尺寸(每個(gè)側(cè)面大于7_)制備。為了獲得這些器件的好的制造產(chǎn)量，需要開發(fā)進(jìn)一步減少源于CVD外延的缺陷的方法。這些問題的解決方案必須還能夠產(chǎn)生膜的可重復(fù)且一致的沉積，該膜平滑、厚度且電特性均勻使得這些參數(shù)仍與高的器件制造產(chǎn)量一致。
[0016]在多晶片、溫壁SiC CVD系統(tǒng)中，反應(yīng)氣體被引入至該系統(tǒng)中央的石墨反應(yīng)區(qū)，氣流在徑向方向上并且平行于襯底表面扇出。反應(yīng)區(qū)的底面(或者襯托器)容納有襯底并且被主動(dòng)加熱，從而使其成為反應(yīng)區(qū)中的最熱點(diǎn)。襯托器的加熱可用RF感應(yīng)技術(shù)或通過電阻加熱器進(jìn)行。相鄰的表面被腔室底部的襯托器間接加熱，并且處于低于襯托器目標(biāo)溫度的溫度。由于SiC CVD外延所需要的控制溫度，該反應(yīng)室由石墨構(gòu)造。在其使用前，反應(yīng)區(qū)的零部件通常涂覆有熱解碳或碳化鉭膜，該膜充當(dāng)?shù)挚箒碜允碾s質(zhì)向外擴(kuò)散的屏障。在CVD期間，SiC的副沉積物(ancillary depo