晶格失配異質(zhì)外延膜的制作方法
【專利說明】
【背景技術(shù)】
[0001]可以通過發(fā)展例如單質(zhì)硅(Si)襯底上的高品質(zhì)II1-V族半導(dǎo)體或Si襯底上的IV族半導(dǎo)體來使各種電子和光電器件成為可能。能夠獲得II1-V或IV材料的性能優(yōu)勢的表面層可以主導(dǎo)各種高性能電子器件，例如由諸如但不限于銻化銦(InSb)、砷化銦(InAs)、鍺(Ge)和硅鍺(SiGe)之類的極高迀移率材料制造的CMOS和量子阱(QW)晶體管。諸如激光器、探測器和光伏器件之類的光學(xué)器件也可以由各種其它直接帶隙材料制造，例如但不限于砷化鎵(GaAs)和銦鎵砷(InGaAs)。由于使用Si襯底具有減小成本的額外優(yōu)勢，因此可以通過將這些器件與傳統(tǒng)Si器件單片集成來進一步增強這些器件。
[0002]然而II1-V和IV材料在Si襯底上的生長呈現(xiàn)許多挑戰(zhàn)。晶體缺陷由II1-V半導(dǎo)體外延(EPI)層與Si半導(dǎo)體襯底之間或者IV半導(dǎo)體EPI層與Si半導(dǎo)體襯底之間的晶格失配、極性與非極性失配、以及熱失配產(chǎn)生。當(dāng)EPI層與襯底之間的晶格失配超過幾個百分比時，由失配引起的應(yīng)變變得太大并且通過使EPI膜松弛來在EPI層中產(chǎn)生缺陷。一旦膜厚度大于臨界厚度(即，膜在該厚度以下時完全應(yīng)變并且在超過該厚度時部分松弛)，通過在膜與襯底的界面處以及在EPI膜中創(chuàng)建錯配位錯來使應(yīng)變松弛。EPI晶體缺陷可以是線位錯、堆疊缺陷和孿晶的形式。許多缺陷，尤其是線位錯和孿晶，傾向于傳播到制造半導(dǎo)體器件的“器件層”中。通常，缺陷產(chǎn)生的嚴(yán)重性和II1-V半導(dǎo)體與Si襯底之間或者IV半導(dǎo)體與Si襯底之間的晶格失配的量相關(guān)。
【附圖說明】
[0003]根據(jù)所附權(quán)利要求、一個或多個示例性實施例的以下【具體實施方式】、以及相對應(yīng)的附圖將使本發(fā)明的實施例的特征和優(yōu)點變得顯而易見，附圖中:
[0004]圖l(a)_(e)描繪了本發(fā)明的實施例中的水平異質(zhì)結(jié)構(gòu)。
[0005]圖2(a)_(c)描繪了本發(fā)明的實施例中的垂直異質(zhì)結(jié)構(gòu)。
[0006]圖3(a)_(b)描繪了本發(fā)明的實施例中的垂直異質(zhì)結(jié)構(gòu)。
[0007]圖4(a)_(b)描繪了本發(fā)明的實施例中的垂直異質(zhì)結(jié)構(gòu)。
[0008]圖5描繪了本發(fā)明的實施例中的垂直異質(zhì)結(jié)構(gòu)。
[0009]圖6包括本發(fā)明的實施例中的水平異質(zhì)結(jié)構(gòu)相關(guān)方法。
[0010]圖7包括本發(fā)明的實施例中的垂直異質(zhì)結(jié)構(gòu)相關(guān)方法。
[0011]圖8包括本發(fā)明的實施例中的垂直異質(zhì)結(jié)構(gòu)相關(guān)方法。
【具體實施方式】
[0012]在以下描述中，闡述了許多具體細節(jié)，但可以在沒有這些具體細節(jié)的情況下實踐本發(fā)明的實施例。并未詳細示出公知的電路、結(jié)構(gòu)和技術(shù)以避免使該描述難以理解?！皩嵤├薄ⅰ案鞣N實施例”等指示如此描述的(多個)實施例可以包括特定特征、結(jié)構(gòu)或特性，但不一定每個實施例都包括這些特定特征、結(jié)構(gòu)或特性。一些實施例可以具有針對其它實施例所描述的特征中的一些、全部或沒有這些特征。“第一”、“第二”、“第三”等描述共同的對象并且指示相似對象的不同實例被提及。這種形容詞不暗示所描述的對象必須采用時間上、空間上的給定順序、排名或任何其它方式?！斑B接”可以指示元件彼此直接物理或電接觸，并且“耦合”可以指示元件彼此配合或相互作用，但它們可能或可能不直接物理或電接觸。并且，盡管相似或相同的附圖標(biāo)記可以用于表明不同附圖中的相同或相似的部件，但這樣做并不表示包括相似或相同附圖標(biāo)記的所有附圖構(gòu)成單個或相同實施例。
[0013]晶格失配構(gòu)造的常規(guī)技術(shù)包括沉積厚緩沖層(例如，0.5或更多微米厚)，緩沖層橋接襯底與感興趣層(包括II1-V材料等的器件層)之間的晶格常數(shù)差。在這種常規(guī)技術(shù)中，復(fù)雜的退火和成分分級工藝用于在厚緩沖層內(nèi)使缺陷“彎曲”到彼此中，因此缺陷消失。許多厚緩沖層技術(shù)是耗時、昂貴的、包括不期望的緩沖層表面粗糙度，并且最小缺陷密度仍然很高。
[0014]另一種常規(guī)技術(shù)包括縱橫比捕獲(ART)。ART基于以特定角度向上傳播的線位錯。在ART中，溝槽被制作有足夠高的縱橫比，以使缺陷終止于溝槽的側(cè)壁上，并且終止處上方的任何層無缺陷。
[0015]實施例不同于上述常規(guī)方法并且涉及在襯底上形成EPI膜，其中EPI膜具有與襯底不同的晶格常數(shù)。EPI膜和襯底可以包括不同材料以共同形成具有例如Si和/或SiGe襯底以及II1-V或IV膜的異質(zhì)外延器件。EPI膜可以是多個EPI層或膜的其中之一并且膜可以或可以不包括彼此不同的材料并且可以或可以不彼此直接接觸。此外，就摻雜濃度和/或摻雜極性而言，多個EPI層可以被彼此不同地?fù)诫s。一個實施例包括產(chǎn)生水平取向的異質(zhì)外延結(jié)構(gòu)。另一個實施例包括垂直取向的異質(zhì)外延結(jié)構(gòu)。異質(zhì)外延結(jié)構(gòu)可以包括例如雙極結(jié)型晶體管、異質(zhì)結(jié)雙極晶體管、閘流管和隧穿場效應(yīng)晶體管。本文還描述了其它實施例。
[0016]如上文所提及的，一個實施例包括水平取向的異質(zhì)外延結(jié)構(gòu)。圖1 (a)-(e)和6是關(guān)于水平取向的異質(zhì)外延結(jié)構(gòu)100論述的。在方框605中，形成鰭狀物105(圖1 (a))。鰭狀物105可以直接或間接耦合至襯底101。鰭狀物105可以與淺溝槽隔離(STI)部分110、111 (直接或間接)相鄰。
[0017]在方框610中，EPI包覆層106形成在鰭狀物105上(圖1(b))。在一個實施例中，EPI層106具有與襯底101和/或鰭狀物105失配的晶格常數(shù)。在其它實施例中，不存在這種失配或失配被減小。在一個實施例中，層106是與襯底101 (例如，包括Si (例如Si或SiGe)的襯底)不同的材料(例如，II1-V或IV)，但其它實施例不限于此。在圖1(b)的示例中，層106是N摻雜的。
[0018]如本文所使用的，包覆層是大體上覆蓋結(jié)構(gòu)的一部分的層。例如，層106大體上覆蓋鰭狀物105的側(cè)壁和頂部(但不覆蓋鰭狀物105的底部和可能的其它側(cè)壁)。這區(qū)分該層與諸如STI 110之類的層，STI 110更普遍地形成在襯底101上并且與鰭狀物105相鄰。不要求存在利用包覆層來包覆結(jié)構(gòu)(例如，鰭狀物)的一種特定方法。
[0019]方框615并不包括在所有實施例中(見指示方框的可選性質(zhì)的虛線)。方框615包括在層106之上形成本征半導(dǎo)體包覆層107 (圖1 (c))。其它實施例跳過方框615并且進行到方框620(圖1(d))，其中另一個EPI層(層108)形成在外包覆層之上(例如，層108在省略方框615的情況下直接接觸層106或者在執(zhí)行方框615的情況下直接接觸層107)。在一個實施例中，EPI層108具有與襯底101和/或鰭狀物105失配的晶格常數(shù)。在其它實施例中，不存在這種失配或者該失配被減小。層108可以具有與層106和/或107失配的晶格常數(shù)，但在其它實施例中，不存在這種失配或者該失配被減小。在一個實施例中，層106、107和108的至少其中之一與襯底101的晶格常數(shù)具有晶格失配。在一個實施例中，層108是與襯底101 (例如，包括Si (例如Si或SiGe)的襯底)不同的材料(例如，II1-V或IV)，但其它實施例不限于此。在圖1(d)的示例中，層106是N摻雜的，并且層108是P摻雜的(盡管層107是本征的)，但在其它實施例中，可以執(zhí)行任何不同的摻雜(例如，層106是P摻雜的并且層108是N摻雜的)。
[0020]在方框625中(圖1(e))，去除EPI層106、107、108的部分以露出部分106和116 (均為N摻雜)、107和117 (均為本征)、以及108和118 (均為P摻雜)。例如，增大STI110、111并且往回拋光EPI層106、107、108的頂部?？梢匀コ龍D1(e)的未被示出的