芯片形成方法、提高芯片封裝成品良率的方法
【技術領域】
[0001]本發(fā)明涉及半導體技術領域，特別涉及一種芯片形成方法及提高芯片封裝成品良率的方法。
【背景技術】
[0002]在半導體芯片封裝工藝中，在芯片正面形成焊料凸點，之后將芯片翻轉后與封裝基板連接，在電氣上和機械上連接于電路，此種封裝方法稱為倒裝芯片封裝(flip chip)方法。
[0003]參照圖1，現(xiàn)有的半導體技術的40nm/28nm工藝的高密度I/O芯片，普遍都采用基于銅柱凸塊(Copper Pillar Bump)l的倒裝芯片封裝方法。芯片2正面分布的多個銅柱凸塊I分別與基板3正面的凸起焊盤(Bump Pad)4焊接在一起。接著，在基板3背面形成焊球(Solder Ball) 5，多個焊球5呈球柵陣列結構，焊球5作為引腳。之后，使用表面貼裝技術(Surface Mounted Technology, SMT)將該焊球 5 與印制電路板(Printed Circuit Board,PCB) 7正面的球焊盤8焊接連接。在基板3中存在互連導線，凸起焊盤4和基板3正面的導線6電連接，焊球5和基板3背面的導線6電連接，實現(xiàn)芯片通過基板3和印制電路板7電連接。至此形成芯片封裝成品。
[0004]但是,上述焊接過程均使用回流焊接(reflow soldering)工藝。也就是,將空氣或氮氣加熱到足夠高的溫度后吹向已經(jīng)貼好芯片的基板或印制電路板，讓銅柱凸塊頂端的焊料融化后與凸起焊盤粘結，和讓焊球融化后與球焊盤8粘結。在該過程中，由于芯片材料、基板材料和印制電路板材料之間的熱膨脹系數(shù)不匹配，芯片以及封裝成品受熱作用會產生機械應力，引起封裝成品形變或翹曲。由于銅柱凸塊屬于剛性硬材料，銅柱凸塊正下方的層間介電材料層(Inter-layer Dielectric, ILD)中的多層互連金屬層會受到封裝成品形變或翹曲帶來的應力，引起相鄰兩層互連金屬層之間的層間介電材料層部分斷裂，引起層間介電材料層中的插塞層斷裂。這樣，會造成相鄰兩層互連金屬層之間的互連斷開(Open)，造成芯片失效，例如芯片的某些功能不能正常工作或芯片的性能達不到設計的要求，引起良率降低。

【發(fā)明內容】

[0005]本發(fā)明解決的問題是，使用現(xiàn)有的半導體倒裝芯片封裝方法形成的封裝成品良率較低。
[0006]為解決上述問題，本發(fā)明提供一種芯片形成方法，該芯片形成方法包括:
[0007]提供芯片圖形，所述芯片圖形包括多個互連金屬層圖形，在所述多個互連金屬層圖形中，當一個互連金屬層圖形的金屬密度小于0.3時，在該層互連金屬層圖形的空隙中形成有填充金屬線圖形，使該層互連金屬層圖形和其中的填充金屬線圖形的金屬密度大于等于0.3 ;
[0008]根據(jù)所述芯片圖形形成芯片，包括:根據(jù)所述互連金屬層圖形和其中的填充金屬線圖形，在基底上形成互連金屬層和其中的填充金屬線。
[0009]可選地，所述互連金屬層圖形和其中的填充金屬線圖形的金屬密度大于等于0.5。
[0010]可選地，所述填充金屬線圖形在所述互連金屬層圖形中的空隙中分散排布。
[0011]可選地，所述填充金屬線圖形在所述互連金屬層圖形中的空隙中均勻排布。
[0012]本發(fā)明還提供一種提聞芯片成品封裝成品良率的方法，該提聞半導體倒裝芯片封裝成品良率的方法包括:
[0013]提供前述任一所述的芯片形成方法形成的芯片；
[0014]使用半導體倒裝芯片封裝方法形成芯片封裝成品。
[0015]可選地，所述半導體倒裝芯片封裝方法包括:
[0016]在所述芯片正面形成焊料凸點；
[0017]提供基板，所述基板包括第一面和與所述第一面相對的第二面，所述第一面具有凸起焊盤，將所述焊料凸點和所述凸起焊盤焊接連接；
[0018]在所述第二面形成焊球；
[0019]提供印制電路板，所述印制電路板正面具有球焊盤，將所述焊球和所述球焊盤焊接連接。
[0020]可選地，所述焊料凸點包括位于所述芯片正面的銅柱凸塊、和位于所述銅柱凸塊頂端的錫帽，所述錫帽和所述凸起焊盤焊接連接。
[0021]可選地，所述述銅柱凸塊和所述芯片正面的鍵合焊盤連接。
[0022]可選地，使用回流焊技術，使所述焊料凸點和所述凸起焊盤焊接連接、使所述焊球和所述球焊盤焊接連接。
[0023]與現(xiàn)有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0024]提供芯片圖形，當一個互連金屬層圖形的金屬密度小于0.3時，在該互連金屬層圖形的空隙中形成填充金屬線圖形，使該互連金屬層圖形和其中的填充金屬線圖形的金屬密度大于等于0.3。這樣，在設計芯片圖形階段，就設計芯片的互連金屬層圖形和同層的填充金屬線圖形的金屬密度均大于等于0.3，后續(xù)根據(jù)多個互連金屬層圖形和填充金屬線圖形制作得到互連金屬層和填充金屬線，這增強了相鄰兩層互連金屬層之間的層間介電材料層部分的機械強度。在后續(xù)芯片封裝過程中，焊料凸點下的兩層互連金屬層之間的層間介電材料層能夠承受較大應力，避免甚至消除層間介電材料層和其中的插塞層斷裂的風險，相鄰兩層互連金屬層之間的互連性能良好，最終提高芯片的可靠性與芯片封裝成品的良率，封裝成品的良率能滿足量產的要求。
[0025]而且，使用本技術方案，在芯片圖形設計之初，就預設好填充金屬線的位置，不會影響到后續(xù)生產工藝進程。在預設填充金屬線的位置時，可適時調整互連金屬層中互連金屬線和填充金屬線之間的位置關系，避免后續(xù)形成的填充金屬線對鄰近的互連金屬線中的信號造成干擾。
【附圖說明】
[0026]圖1是現(xiàn)有技術的半導體倒裝芯片封裝的剖面結構示意圖；
[0027]圖2是本發(fā)明具體實施例的芯片圖形的示意圖；
[0028]圖3是本發(fā)明具體實施例的互連金屬線密度大于等于0.3的一互連金屬層的剖面結構示意圖；
[0029]圖4是本發(fā)明具體實施例的包括互連金屬線和填充金屬線的另一互連金屬層的剖面結構示意圖；
[0030]圖5?圖9是本發(fā)明具體實施例的半導體倒裝芯片封裝過程中的剖面結構示意圖。
【具體實施方式】
[0031]針對現(xiàn)有技術存在的問題，通過統(tǒng)計分析，發(fā)現(xiàn):在垂直于芯片正面方向上，發(fā)生斷裂的層間介電材料層兩側的兩層互連金屬層中，其中一層或兩層互連金屬層的金屬密度較小，大約小于0.3。所述金屬密度是指銅柱凸塊正下方的一層互連金屬層在芯片正面投影的表面積，與銅柱凸塊所占芯片正面的表面積之比。當位于銅柱凸塊下的一層互連金屬層的金屬密度小于0.3,則該互連金屬層在垂直于芯片正面方向的兩側層間介電材料層的機械強度不足，在封裝過程中，易引起它兩側的層間介電材料層部分和其中的插塞層斷裂。
[0032]因此，使用本發(fā)明技術方案，在設計芯片圖形，包括設計互連金屬層圖形時，當一個互連金屬層圖形的互連金屬線的金屬密度小于0.3，在該互連金屬層圖形的空隙中設計填充金屬線圖形，以確保該互連金屬層圖形和其中的填充金屬線圖形的金屬密度大于等于0.3。這樣，后續(xù)根據(jù)該互連金屬層圖形得到的所有互連金屬層的金屬密度均大于等于0.3，以降低甚至消除層間介電材料層部分和其中的插塞層斷裂的風險。
[0033]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結合附圖對本發(fā)明的具體實施例做詳細的說明。
[0034]參照圖2，提供芯片圖形，所述芯片圖形包括位于基底100中的器件結構圖形、和位于基底100上的層間介電材料層101中的多個互連金屬層圖形。每個互連金屬層102圖形包括互連金屬線121，且在垂直于芯片正面方向上，相鄰兩層互連金屬層102的互連金屬線121之間通過插塞層(圖中未示出)電連接。
[0035]結合參照圖3，對一個互連金屬互連層102圖形，計算得到其中的互連金屬線121的金屬密度大于等于0.3時，該互連金屬層102圖形僅包括互連金屬線121 ；
[0036]結合參照圖4，對另一個互連金屬層102圖形，計算得到其中的互連金屬線121的金屬密度小于0.3時，在該互連金屬層102圖形的空隙中具有填充金屬線122圖形，確保該互連金屬層102圖形中的互連金屬線121和填充金屬線122的金屬密度大于等于0.3。也就是，填充金屬線122圖形僅是起到補充互連金屬線密度小于0.3的互連金屬層的金屬密度的作用，不參與電信號的連接，也不影響芯片的電性能。為避免信號串擾和短路，填充金屬線122和相鄰的互連金屬線121是相互隔開的。
[0037]使用本技術方案，在設計芯片圖形階段，就設計芯片圖形的所有互連金屬層圖形的金屬密度均大于等于0.3，這樣后續(xù)根據(jù)該互連金屬層圖形制作得到的所有互連金屬層的金屬密度均大于等于0.3，在封裝過程中，焊料凸點下的互連金屬層兩側的層間介電材料層部分具有較強的機械強度，能承受較大的機械應力，避免層間介電材料層和其中的插塞層斷裂的風險，相鄰兩層互連金屬層之間的互連性能良好，芯片封裝成品良率能滿足量產的需求。
[0038]在本實施例中，設計芯片圖形的所有互連金屬層圖形的金屬密度均大于等于0.5，焊料凸點下的互連金屬層兩側的層間介電材料層部分能承受更大的機械應力，更好避免甚至消除層間介電材料層和其中的插塞層斷裂的風險。
[0039]而且，使用本技術方案，在芯片圖形設計之初，就預設好填充金屬線的位置，不會影響到后續(xù)生產工藝進程。在預設填充金屬線的位置時，可適時調整互連金屬層中互連金屬線和填充金屬線之間的位置關系，避免后續(xù)形成的填充金屬線對鄰近的互連金屬線中的信號造成干擾。
[0040]在具體實施