性（memorycoherence) "在這里理解 為其傳統(tǒng)含義：與計算和程序存儲器利用有關，即影響計算機系統(tǒng)的設計的主題，所述計算 機系統(tǒng)中，兩個或更多個處理器或核共享存儲器的共用區(qū)域，并且當其被處理元件中的一 個更新時，所述處理器被通知共用存儲器位置中的共享數(shù)據(jù)值的變化。
[0028] 術語"一致性（consistency) " 或"存儲器一致性（memoryconsistency) " 在這里 理解為其傳統(tǒng)含義：與計算和程序存儲器利用有關的其傳統(tǒng)含義，即用于分布式共享存儲 器或分布式數(shù)據(jù)存儲（文件系統(tǒng)、網絡高速緩存、數(shù)據(jù)庫、復制系統(tǒng)）的模型，其指定允許存 儲器一致并且存儲器運行的結果可預測的規(guī)則。
[0029] 術語"計算系統(tǒng)"在這里理解為表示任何基于微處理器的系統(tǒng)，其包含與32、64、 128 (或其任何整數(shù)倍）位架構兼容的寄存器，其用于電處理數(shù)據(jù)或提出計算分析，將有用 信息傳遞至終端用戶。
[0030] 術語"臨界性能公差（criticalperformancetolerances) "在這里理解為：對于 電路中的所有無源組件來說，在電路被設計為運行的所有運行溫度下將性能值保持在所需 值的±1%內的能力。
[0031] 術語"管芯"在這里理解為其傳統(tǒng)含義：包含完全功能集成電路的分段滑動的半導 體材料。
[0032] 術語"DMA"或直接存儲器存取在這里理解為一種方法，通過該方法，具有避開正常 處理器功能的裝置的系統(tǒng)底盤的外部或內部的裝置更新或讀取主存儲器并用信號通知處 理器操作完成。完成這些通常為了避免慢的存儲器控制器功能和或不需要正常處理器功能 的情況。
[0033] 術語"電陶瓷"在這里理解為其傳統(tǒng)含義：具有增大所采用的電或磁激勵的場密度 的穩(wěn)健的介電性能的復合陶瓷材料。
[0034] 術語"FET"在這里理解為場效應晶體管的其普遍接受的定義，其中施加在絕緣柵 極電極的電壓引起經過用于調制源極電極與漏極電極之間的電流的絕緣體的電場。
[0035] 術語"堆存儲器"在這里理解為指的是與計算和編程的存儲器利用有關的其傳統(tǒng) 含義，即龐大的存儲器，其一般位于RAM中，其具有動態(tài)分配了當前和未來存儲器要求的可 分割的部分。
[0036] 術語"混合存儲立方體（HybridMemoryCube) "在這里理解為指的是DRAM存儲器 架構，其將高速邏輯處理組合在娃貫通電極（through-silieon-via)連結的存儲器管芯的 堆棧內，并且通過混合存儲立方體聯(lián)盟（HybridMemoryCubeConsortium)發(fā)展。
[0037] 術語"集成電路"在這里理解為將大的、非常大的或超大數(shù)量的晶體管元件嵌入其 中的半導體芯片。
[0038] 術語"內核"在這里理解為其在計算機操作系統(tǒng)中的傳統(tǒng)含義，即計算應用與數(shù)據(jù) 處理硬件之間的通信接口，并管理控制基本處理器和I/O設備資源的系統(tǒng)的最低級別的抽 象層。
[0039] 術語"延遲（latency) "或"列地址選通（CAS)延遲"是存儲器控制器通知存儲器 模塊訪問隨機存取存儲器（RAM)模塊上的特定存儲器列的時刻與來自給定存儲器位置的 數(shù)據(jù)在模塊的輸出管腳上可用的時刻之間的延遲時間。
[0040] 術語"IXD"在這里理解為使用液相前驅體溶液來將任意組分或化學復合物的材料 制造為非晶層壓片材或獨立體或者制造為具有原子級化學均勻性和可控制為納米級尺寸 的微結構的晶體層壓片材或獨立體的方法。
[0041] 術語"主存儲器"或"物理存儲器"在這里理解為它們的傳統(tǒng)定義，即不是微處理器 管芯的一部分的存儲器，并且物理上位于通過通常集成在處理器管芯內的輸入/輸出（1/ 0)控制器連接至微處理器的單獨的電子模塊中。
[0042] 術語"排序"在這里理解為與計算和編程的存儲器利用有關的其傳統(tǒng)含義，即特殊 指令的系統(tǒng)，例如存儲器柵欄或屏障，其防止多線程的程序不按順序運行。
[0043] 術語"無源組件"在這里理解為其傳統(tǒng)定義：調制電信號的相位或振幅而不產生功 率增益的電路的元件。
[0044] 術語"流水線（pipeline) "或"指令流水線"在這里理解為計算機的設計中所使用 的技術，以通過并行運行多個操作來增加它們的指令吞吐量（可以在單位時間內執(zhí)行的指 令的數(shù)量）。
[0045] 術語"處理器"在這里理解為可以與微處理器集成電路的傳統(tǒng)定義互換。
[0046] 術語"RISC"在這里理解為與計算系統(tǒng)有關的其傳統(tǒng)含義，即設計為執(zhí)行較小數(shù)量 的計算機指令類型的微處理器，其中每種類型的計算機指令使用專用的一組晶體管，因此 較小數(shù)量的指令類型降低了微處理器的整個晶體管計數(shù)。
[0047] 術語"諧振柵極晶體管"在這里理解為指的是序列號為13/216, 192、名稱為"具有 諧振晶體管柵極的功率場效應晶體管（POWERFETWITHARESONANTTRANSISTORGATE) " 的為德羅什蒙（deRochemont)的美國專利文獻中所公開的任何晶體管架構，其中晶體管轉 換速度不受晶體管柵極的電容的限制，而是以引起柵極電容與嵌入柵極結構內的感應元件 諧振的頻率運行。
[0048] 術語"共享數(shù)據(jù)"在這里理解為與計算和編程的存儲器利用有關的其傳統(tǒng)含義，即 被兩個或更多個微處理器內核同時使用的數(shù)據(jù)元。
[0049] 術語"堆棧"或"基于堆棧的存儲器分配"在這里理解為與計算和編程存儲器利用 有關的其傳統(tǒng)含義，即為數(shù)據(jù)以后進先出協(xié)議被添加或刪除的線程保留的存儲器的區(qū)域。
[0050] 術語"基于堆棧的計算"在這里理解為描述計算系統(tǒng)，其優(yōu)先于傳統(tǒng)寄存器-高速 緩存計算模型而主要使用了基于堆棧的存儲器分配和檢索協(xié)議。
[0051] 術語"標準運行溫度"在這里理解為表示-40°c與+125°C之間的溫度范圍。
[0052] 術語"熱電效應"在這里理解為其傳統(tǒng)定義：即作為物理現(xiàn)象，其中在材料上所施 加的溫差引起了材料內的電壓差，和/或在材料上所施加的電壓差引起了材料內的溫差。
[0053] 術語"熱電材料"在這里理解為其傳統(tǒng)定義：顯示出"熱電效應"的固體材料。
[0054] 術語"緊密公差"或"臨界公差"在這里理解為表示性能值，如在標準工作溫度下 變化小于±1%的電容、電感或電阻。
[0055] 術語"可見性（visibility) "在這里理解為與計算和編程的存儲器利用有關的其 傳統(tǒng)含義，即其他線程被通知對當前的編程線程所做的改變的能力或該能力所帶來的時效 性。
[0056] 術語"II-VI化合物半導體"在這里理解為其傳統(tǒng)意義：描述包含至少一種來自包 括鋅（Zn)、鎘（Cd)或汞（Hg)的元素周期表的IIB族的元素，以及至少一種來自由氧（0)、 硫（S)、硒（Se)或碲（Te)組成的元素周期表的VI族的元素的化合物半導體。
[0057] 術語"III-V化合物半導體"在這里理解為其傳統(tǒng)意義：描述包含至少一種來自包 括硼（B)、鋁（Al)、鎵（Ga)和銦（In)的元素周期表的III族的半金屬元素，以及至少一種 來自由氮（N)、磷（P)、砷（As)、銻（Sb)或鉍（Bi)組成的元素周期表的V族的氣態(tài)或半金屬 元素的化合物半導體。
[0058] 術語"IV-IV化合物半導體"在這里理解為其傳統(tǒng)意義：描述包含多種來自包括碳 (C)、硅（Si)、鍺（Ge)、錫（Sn)或鉛（Pb)的元素周期表的IV族的元素的化合物半導體。
[0059] 術語"IV-VI化合物半導體"在這里理解為其傳統(tǒng)意義：描述包含至少一種來自包 括碳（C)、硅（Si)、鍺（Ge)、錫（Sn)或鉛（Pb)的元素周期表的IV族的元素，以及至少一種 來自由硫（S)、硒（Se)或碲（Te)組成的元素周期表的VI族的元素的化合物半導體。

【發(fā)明內容】

[0060] 本發(fā)明大體涉及一種混合系統(tǒng)芯片，其包含安裝在包含完全集成的功率管理系統(tǒng) 的半導體載體芯片上的多個存儲器和處理器管芯，完全集成的功率管理系統(tǒng)以匹配或接近 處理器內核時鐘速度的速度轉換直流（DC)功率，從而允許數(shù)據(jù)在芯片外物理存儲器和處 理器管芯之間的有效傳送。本發(fā)明涉及在提高性能的同時縮小計算系統(tǒng)的尺寸和成本的方 法和裝置。本發(fā)明涉及在僅微小增加功率消耗的同時提供每處理器管芯表面積的計算性能 中因子增加的方法和裝置。
[0061] 本發(fā)明的一個實施例提供一種混合計算模塊，其包含：包括基板的半導體載體，基 板適于通過在載體基板上形成的導電軌跡和無源電路網絡濾波元件在完全集成的功率管 理電路模塊之間提供電通信，完全集成的功率管理電路模塊具有諧振柵極晶體管以轉換電 功率來驅動數(shù)據(jù)和數(shù)字處理指令集在安裝在半導體載體上的多個分立式半導體管芯之間 的傳送，其中，多個分立式半導體管芯包括：形成中央處理單元（CPU)的至少一個微處理器 管芯，以及具有至少一個存儲器管芯的存儲器組。
[0062] 多個半導體管芯可以包括現(xiàn)場可編程門陣列（FPGA)或提供存儲器控制器功能。 存儲器控制器功能可以是現(xiàn)場可編程的或可以通過靜態(tài)地址存儲器控制器提供的。此外， 多個半導體管芯可以包括圖形處理單元（GPU)或者特定應用集成電路（ASIC)。多個半導體 管芯可以在半導體載體上作為堆棧安裝。模塊還可以包含安裝在混合計算模塊上提供GPU 和現(xiàn)場編程性的多個半導體管芯。CPU和GPU半導體管芯可以包含多個處理核。形成半導 體載體的基板可以是半導體。管理USB、音頻、視頻和其它通信總線接口協(xié)議的有源電路可 以嵌入在半導體基板中。微處理器管芯可以包含多個處理核，或者可以具有占用小于15% 或甚至10%的微處理器管芯的覆蓋區(qū)（footprint)的高速緩存存儲器。多個分立式半導體 管芯可以配置為芯片堆棧?；旌嫌嬎隳K可以包含多個中央處理單元，每個用作分布式處 理核或多個中央處理單元，多個中央處理單元配置為用作容錯性計算系統(tǒng)起作用?；旌嫌?算模塊可以與熱電裝置熱接觸。在半導體載體上形成的無源電路網絡濾波元件可以具有保 持臨界性能公差的性能值。存儲器管芯可以安裝在包含附加的半導體管芯的堆棧中。
[0063] 完全集成的功率管理模塊可以安裝在半導體載體上，并且可以以超過250MHz的 速度轉換功率。完全集成的功率管理模塊可以以在600MHz到60GHz范圍內的速度轉換功 率。完全集成的功率管理模塊可以在半導體載體上形成。
[0064] 半導體載體可以與電光傳動器電通信，電光傳動器通過光纖網絡連接混合計算模 塊和其他系統(tǒng)。電光接口可以包含形成3D電子氣的有源層。
[0065] 本發(fā)明的另一個實施例提供了一種實時存儲器存取計算架構，其包含：混合計算 機模塊，混合計算機模塊包含安裝在半導體載體上的多個分立式半導體管芯，該混合計算 機模塊進一步包含：具有諧振柵極晶體管的完全集成的功率管理模塊，其中完全集成的功 率管理模塊適于以匹配在安裝在混合計算機模塊中鄰近的微處理器管芯上的微處理器的 時鐘速度的速度同步轉換功率以提供實時存儲器存??；適于選擇引用數(shù)據(jù)和/或過程物理 位于的主存儲器中的地址的指針的查找表；使用查找表來選擇由微處理器調用的下一個數(shù) 據(jù)集和/或過程的存儲器管理變量；形成主存儲器的存儲器組，其中，微處理器管芯的大于 等于50%的高速緩存存儲器