22 ;以及
[0039]塑封體6，用于包覆基座11、功率芯片2、橋框架3、控制芯片4和導(dǎo)線5(如圖11-12所示)。
[0040]第一功率芯片21和第二功率芯片22可以為不同的電子組件，在本實(shí)施例中所述第一功率芯片21和和第二功率芯片22均為場(chǎng)效應(yīng)晶體管。
[0041]具體的，放置平臺(tái)31為橋框架3上的鍍銀區(qū)；所述鍍銀區(qū)上設(shè)有銀膠(圖中沒有畫出)，銀膠的作用是能夠隔熱，因?yàn)楣β市酒a(chǎn)生的熱量較多，控制芯片對(duì)熱量比較敏感，銀膠能夠減小功率芯片產(chǎn)生的熱量對(duì)控制芯片的影響，延時(shí)使用壽命。
[0042]具體的，如圖3和圖11-12所示，所述第一功率芯片21和第二功率芯片正面設(shè)有第一柵極200和第一源極(圖中沒有畫出)，第一功率芯片21的背面設(shè)有第一漏極(圖中沒有畫出)；所述第二功率芯片22的正面設(shè)有第二柵極201和第二源極(圖中沒有畫出)，第二功率芯片22的背面設(shè)有第二漏極(圖中沒有畫出)；如圖7-8所示，由于所述橋框架3通過結(jié)合材7分別與第一功率芯片21的背面和第二功率芯片22的正面接觸焊接，因此，所述第一功率芯片21的第一漏極與第二功率芯片22的第二源極通過橋框架3連接。
[0043]本發(fā)明中采用橋框架3使第一功率芯片21和第二功率芯片22在半導(dǎo)體產(chǎn)品內(nèi)部實(shí)現(xiàn)了電性連接，連線電路變短，產(chǎn)品電阻降低，并且為控制芯片提供了放置平臺(tái)，有效的縮小了半導(dǎo)體產(chǎn)品的面積，節(jié)省了 PCB空間，節(jié)省了成本。
[0044]如圖11-13所示，所述導(dǎo)線5包括第一組導(dǎo)線51、第二組導(dǎo)線52和第三組導(dǎo)線53 ;所述第一組導(dǎo)線51，連接所述控制芯片4和所述管腳12 ;所述第二組導(dǎo)線52，用于連接所述第二功率芯片22和所述管腳12 ;所述第三組導(dǎo)線53用于連接所述控制芯片4和第二功率芯片22 ;其中，所述第一功率芯片21的柵極200與所述管腳中一個(gè)焊接，實(shí)現(xiàn)第一功率芯片21與管腳的連接，由于控制芯片4與該管腳通過第一組導(dǎo)線51連接，因此第一功率芯片21和控制芯片4通過該管腳實(shí)現(xiàn)了電性連接。
[0045]本發(fā)明中通過橋框架3和三組導(dǎo)線，實(shí)現(xiàn)了第一功率芯片21、第二功率芯片22和控制芯片4之間彼此都能夠?qū)崿F(xiàn)電性連接，連線電路變短，產(chǎn)品電阻降低，有效的縮小了半導(dǎo)體產(chǎn)品的面積，節(jié)省了 PCB空間，節(jié)省了成本。
[0046]注意，上述僅為本發(fā)明的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會(huì)理解，本發(fā)明不限于這里所述的特定實(shí)施例，對(duì)本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會(huì)脫離本發(fā)明的保護(hù)范圍。因此，雖然通過以上實(shí)施例對(duì)本發(fā)明進(jìn)行了較為詳細(xì)的說明，但是本發(fā)明不僅僅限于以上實(shí)施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述的封裝結(jié)構(gòu)包括: 引線框架，所述的引線框架包括基座和管腳，所述基座包括第一基座和第二基座；所述第一基座和第二基座不接觸； 功率芯片，所述功率芯片包括第一功率芯片和第二功率芯片；所述第一功率芯片倒扣焊接于第一基座上，所述第二功率芯片焊接于第二基座上；其中，第一功率芯片的正面面向第一基座的上表面，第二功率芯片的背面面向第二基座的上表面； 橋框架，所述橋框架通過結(jié)合材分別與第一功率芯片的背面和第二功率芯片的正面接觸焊接，用于連接第一功率芯片和第二功率芯片；所述橋框架上表面設(shè)有放置平臺(tái)； 控制芯片，所述控制芯片焊接于放置平臺(tái)上； 導(dǎo)線，用于連接所述第二功率芯片與所述管腳；連接所述控制芯片與所述管腳，以及連接所述控制芯片和所述第二功率芯片；以及 塑封體，用于包覆基座、功率芯片、橋框架、控制芯片和導(dǎo)線。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述第一功率芯片和第二功率芯片均為場(chǎng)效應(yīng)晶體管。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述放置平臺(tái)為橋框架上的鍍銀區(qū)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述導(dǎo)線包括第一組導(dǎo)線、第二組導(dǎo)線和第三組導(dǎo)線；所述第一組導(dǎo)線，用于連接所述控制芯片和所述管腳；所述第二組導(dǎo)線，用于連接所述第二功率芯片和所述管腳；所述第三組導(dǎo)線用于連接所述控制芯片和第二功率芯片。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述第一功率芯片的正面設(shè)有第一柵極和第一源極，第一功率芯片的背面設(shè)有第一漏極；所述第二功率芯片的正面設(shè)有第二柵極和第二源極，第二功率芯片的背面設(shè)有第二漏極。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述第一功率芯片的第一漏極與第二芯片的第二源極通過橋框架連接。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，其特征在于，所述第一功率芯片的第一柵極與所述管腳中一個(gè)焊接，實(shí)現(xiàn)第一功率芯片與管腳的連接。
【專利摘要】本發(fā)明公開了一種半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，所述的封裝結(jié)構(gòu)包括：引線框架，所述的引線框架包括基座和管腳，所述基座包括第一基座和第二基座；所述第一基座和第二基座不接觸；功率芯片，所述功率芯片包括第一功率芯片和第二功率芯片；橋框架，所述橋框架上表面設(shè)有放置平臺(tái)；控制芯片，所述控制芯片焊接于放置平臺(tái)上；導(dǎo)線以及塑封體。本發(fā)明的有益效果是通過采用橋框架，將第一功率芯片和第二功率芯片進(jìn)行內(nèi)部電性連接，并且為控制芯片提供了放置平臺(tái)；橋框架和導(dǎo)線的使用，使得第一功率芯片、第二功率芯片和控制芯片之間能夠進(jìn)行電性連接，連線電路變短，產(chǎn)品電阻降低，有效的縮小了半導(dǎo)體產(chǎn)品的面積，節(jié)省了PCB空間，節(jié)省了成本。
【IPC分類】H01L25-00, H01L25-07, H01L23-31
【公開號(hào)】CN104600061
【申請(qǐng)?zhí)枴緾N201410849738
【發(fā)明人】曹周
【申請(qǐng)人】杰群電子科技（東莞）有限公司
【公開日】2015年5月6日
【申請(qǐng)日】2014年12月30日