一種半導(dǎo)體芯片的堆疊式3d封裝結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著近年來消費類電子產(chǎn)品消費市場對可攜式電子產(chǎn)品小型化、便攜式的需求迅速增長，對集成電路IC的封裝結(jié)構(gòu)提出了新的要求，舊的封裝產(chǎn)品，實現(xiàn)電子類產(chǎn)品的功能時，至少需要兩個封裝產(chǎn)品，即控制芯片的封裝產(chǎn)品和功率芯片的封裝產(chǎn)品，然后將兩個封裝產(chǎn)品進行電性連接，這樣存在很多缺點，如占用空間較大，連接線路過長導(dǎo)致的電阻增大，這些已經(jīng)不符合人們對電子產(chǎn)品小型化、便攜式的需求。

【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明實施例提供了一種半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，以解決現(xiàn)有技術(shù)中的技術(shù)問題。
[0004]本發(fā)明提供了一種半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，所述的封裝結(jié)構(gòu)包括:
[0005]引線框架，所述的引線框架包括基座和管腳，所述基座包括第一基座和第二基座；所述第一基座和第二基座不接觸；
[0006]功率芯片，所述功率芯片包括第一功率芯片和第二功率芯片；所述第一功率芯片倒扣焊接于第一基座上，所述第二功率芯片焊接于第二基座上；其中，第一功率芯片的正面面向第一基座的上表面，第二功率芯片的背面面向第二基座的上表面；
[0007]橋框架，所述橋框架通過結(jié)合材分別與第一功率芯片的背面和第二功率芯片的正面接觸焊接，用于連接第一功率芯片和第二功率芯片；所述橋框架上表面設(shè)有放置平臺；
[0008]控制芯片，所述控制芯片焊接于放置平臺上；
[0009]導(dǎo)線，用于連接所述第二功率芯片與所述管腳；連接所述控制芯片與所述管腳，以及連接所述控制芯片和所述第二功率芯片；以及
[0010]塑封體，用于包覆基座、功率芯片、橋框架、控制芯片和導(dǎo)線。
[0011]進一步的，所述第一功率芯片和第二功率芯片均為場效應(yīng)晶體管。
[0012]進一步的，所述放置平臺為橋框架上的鍍銀區(qū)。
[0013]進一步的，所述導(dǎo)線包括第一組導(dǎo)線、第二組導(dǎo)線和第三組導(dǎo)線；所述第一組導(dǎo)線，用于連接所述控制芯片和所述管腳；所述第二組導(dǎo)線，用于連接所述第二功率芯片和所述管腳；所述第三組導(dǎo)線用于連接所述控制芯片和第二功率芯片。進一步的，所述第一功率芯片和第二功率芯片正面設(shè)有第一柵極和第一源極，第一功率芯片的背面設(shè)有第一漏極；所述第二功率芯片的正面設(shè)有第二柵極和第二源極，第二功率芯片的背面設(shè)有第二漏極。
[0014]進一步的，所述第一功率芯片的第一漏極與第二芯片的第二源極通過橋框架連接。
[0015]進一步的，所述第一功率芯片的第一柵極與所述管腳中一個焊接，實現(xiàn)第一功率芯片與管腳的連接。
[0016]本發(fā)明的有益效果:通過采用橋框架，將第一功率芯片和第二功率芯片進行內(nèi)部電性連接，并且為控制芯片提供了放置平臺；橋框架和導(dǎo)線的使用，使得第一功率芯片、第二功率芯片和控制芯片之間能夠進行電性連接，連線電路變短，產(chǎn)品電阻降低，有效的縮小了半導(dǎo)體產(chǎn)品的面積，節(jié)省了 PCB空間，節(jié)省了成本。
【附圖說明】
[0017]通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0018]圖1是本發(fā)明實施例中引線框架俯視圖；
[0019]圖2是圖1中沿A-A方向的剖面圖；
[0020]圖3是本發(fā)明實施例中引線框架焊搭載功率芯片的俯視圖；
[0021]圖4是圖3中沿Al-Al方向的剖面圖；
[0022]圖5是本發(fā)明實施例中橋框架的俯視圖；
[0023]圖6是圖5沿A2-A2方向的剖面圖；
[0024]圖7是引線框架、功率芯片和橋框架組合后的俯視圖；
[0025]圖8是圖7沿A3-A3方向的剖面圖；
[0026]圖9是圖7中結(jié)構(gòu)焊接控制芯片后的俯視圖；
[0027]圖10是圖9沿A4-A4方向的剖面圖；
[0028]圖11是本發(fā)明實施例中半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)的俯視圖；
[0029]圖12是圖11中沿A5-A5方向的剖面圖；
[0030]圖13是圖11中沿B-B方向的剖面圖。
【具體實施方式】
[0031]下面結(jié)合附圖和實施例對本發(fā)明作進一步的詳細說明?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部內(nèi)容。
[0032]本發(fā)明實施例提供了一種半導(dǎo)體芯片的堆疊式3D封裝結(jié)構(gòu)，如圖1-12所示，所述的封裝結(jié)構(gòu)包括:
[0033]引線框架1，所述的引線框架I包括基座11和管腳12，所述基座11包括第一基座110和第二基座111 ;所述第一基座110和第二基座111不接觸(如圖1-2所示)；
[0034]功率芯片2，所述功率芯片2包括第一功率芯片21和第二功率芯片22 ;所述第一功率芯21片倒扣焊接于第一基座110上，所述第二功率芯片22焊接于第二基座111上；其中，第一功率芯片21的正面面向第一基座110的上表面，第二功率芯片22的背面面向第二基座111的上表面；
[0035]具體的，所述第一功率芯片21和第二功率芯片22均通過結(jié)合材7分別焊接于第一基座110和第二基座上111 (如圖3-4所示)；
[0036]橋框架3，所述橋框架3通過結(jié)合材7分別與第一功率芯片21的背面和第二功率芯片22的正面接觸焊接，用于連接第一功率芯片21和第二功率芯片22 ;所述橋框架3上表面設(shè)有放置平臺31 (如圖5-8所示)；
[0037]控制芯片4，所述控制芯片4焊接于放置平臺31上；具體的，所述控制芯片4通過結(jié)合材7焊接于放置平臺31上(如圖9-10所示)；
[0038]導(dǎo)線5，用于連接所述第二功率芯片22與所述管腳12 ;連接所述控制芯片4與所述管腳12，以及連接所述控制芯片4和所述第二功率芯片