本發(fā)明實施例涉及半導體領(lǐng)域，并且更具體地，涉及互連件結(jié)構(gòu)及其制造方法。

背景技術(shù)：

在當前小型化半導體器件工藝中，需要使用低k值材料作為在導電互連件間的金屬間介電層和/或?qū)娱g介電層，以降低信號傳播中由于電容效應(yīng)而產(chǎn)生的電阻電容(rc)延遲。正因為如此，介電的介電層常數(shù)越低，相鄰導電線路的寄生電容以及集成電路(ic)的rc延遲就會越低。

然而，目前被視為或用作低k介電材料的材料并不理想。特別是，在基于k值選擇一種材料，并且尤其是基于該材料的低k值時，其它特性，例如硬度或長度，可能在半導體制造工藝中使用并不理想。因此，需要對于使用低k值材料工藝進行改進。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明的一個方面，提供一種方法，包括：在襯底上方沉積第一介電層；在第一介電層上形成第二介電層，第二介電層具有大于第一介電層的硬度和大于第一介電層的k值；在第二介電層上方沉積第三介電層，第三介電層具有小于第二介電層的硬度和小于第二介電層的k值；蝕刻第三介電層、第二介電層和第一介電層以形成暴露襯底上方的第一區(qū)域的第一開口，第一開口具有第一寬度的通孔開口和第二寬度的溝槽開口，溝槽開口與通孔開口重疊，第二寬度大于第一寬度，溝槽開口的底部表面與第二介電層的表面被第一介電層的第一部分或第三介電層的第一部分分離開；以及使用導電材料填充第一開口以形成接觸襯底上方的第一區(qū)域的第一導電互連件，第一導電互連件包括位于通孔開口中的通孔部分和位于溝槽開口中的溝槽部分。

根據(jù)本發(fā)明的另一方面，提供一種方法，包括：在襯底上方的導電元件上方沉積具有第一厚度的第一介電層；實施等離子體處理工藝以在第一介電層上形成插入層，插入層具有大于第一介電層的k值，其中，在等離子體處理工藝之后，第一介電層具有小于第一厚度的第二厚度；在插入層上方沉積第二介電層，第二介電層具有小于插入層的k值；蝕刻第二介電層、插入層和第一介電層以形成暴露襯底上方的導電元件的通孔開口；以及蝕刻第二介電層以形成與通孔開口重疊的溝槽開口，溝槽開口具有大于通孔開口的寬度，第二介電層的第一部分被插在溝槽開口的底部表面和插入層的頂部表面之間。

根據(jù)本發(fā)明的另一方面，提供一種結(jié)構(gòu)，包括：位于襯底上方的第一介電層；位于第一介電層上方并且接觸第一介電層的插入層，插入層具有大于第一介電層的硬度和大于第一介電層的k值；位于插入層上方并且與插入層接觸的第二介電層，第二介電層具有小于插入層的硬度和小于插入層的k值；以及延伸通過第二介電層、插入層和第一介電層以接觸襯底上方的第一區(qū)域的第一導電互連件，第一導電互連件包括第一寬度的通孔部分和第二寬度的溝槽部分，溝槽部分與通孔部分重疊，第二寬度大于第一寬度，溝槽部分的底部表面與插入層的表面被第一介電層的第一部分或第二介電層的第一部分分離開。

附圖說明

結(jié)合附圖閱讀以下詳細說明可更好地理解本公開的各方面。應(yīng)注意到，根據(jù)本行業(yè)中的標準慣例，各種特征不是按比例繪制。實際上，為論述清楚，各種功能件的尺寸可隨意放大或縮小。

圖1至圖6是根據(jù)一些實施例的制造互連結(jié)構(gòu)的中間階段的截面圖。

圖7是根據(jù)一些實施例的互連結(jié)構(gòu)的截面圖。

圖8至圖11是根據(jù)一些實施例的制造互連結(jié)構(gòu)的中間階段的截面圖。

圖12是根據(jù)一些實施例的互連結(jié)構(gòu)的截面圖。

圖13是鰭式場效應(yīng)晶體管(finfet)的示例的三維視圖。

圖14到圖18、圖19a至圖19c、圖20a至圖20c、圖21a至圖21c、圖22a至圖22c、圖23a至圖23c、圖24a至圖24c、圖25a至圖25c、圖26a至圖26c以及圖27a至圖27c是根據(jù)一些實施例制造具有互連結(jié)構(gòu)的finfet的中間階段的截面圖。

具體實施方式

以下公開提供了許多不同的實施例或示例，用于實現(xiàn)本發(fā)明的不同功能。下面描述了組件與設(shè)置的具體示例，以便簡要說明本公開。當然這些只是示例，而并非旨在限制。例如，在隨后的描述中，第一功能件形成于第二功能件上或者上方可能包含其中第一和第二功能件形成直接接觸的實施例，也能可包含其中額外功能件形成于第一和第二功能件之間，以便第一和第二功能件可能不會有直接接觸的實施例。此外，本公開可能會在各種示例中重復引用數(shù)字和/或字母。這種重復是出于簡化和清晰的目的并且其本身不指示討論的各種實施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文使用空間相對術(shù)語，例如“低于”、“下面”、“下方”、“上面”、“上部”等來描述如圖中所示的元件或功能件與另一元件或功能件的關(guān)系。除了附圖所示的取向之外，空間相對術(shù)語還旨在包含使用或操作的器件的不同取向。該裝置可被往其它方向調(diào)整(旋轉(zhuǎn)90度或者有其它取向)，那么本文中使用的空間相對敘詞就可能同樣要進行相對應(yīng)的解釋。

依照各種實施例提供互連結(jié)構(gòu)和形成同樣結(jié)構(gòu)的方法。形成互連結(jié)構(gòu)的中間階段如圖所示。本文討論的一些實施例是在使用雙鑲嵌工藝形成互連件的上下文中進行討論。在其它實施例中，可能使用單鑲嵌工藝。也會進行討論實施例的一些變形方案。一位普通技術(shù)人員將會容易理解在其它實施例范圍內(nèi)預期所做的其它修改。盡管方法實施例是在一個特殊指令下討論的，其它各種實施例可在任何邏輯指令下進行并且可包含本文討論的更少或者更多的步驟。

現(xiàn)在參照圖1，圖1圖示了具有有源器件(未示出)的襯底10、襯底10中的金屬化層(未示出)、與金屬化層連接的導電元件12、可選的蝕刻停止層14以及第一介電層16。襯底10可以是半導體襯底，比如塊狀半導體、絕緣體上半導體(soi)襯底等，其可為摻雜的(例如，摻雜p型或者n型摻雜物)或者無摻雜的。襯底10可為晶圓，比如硅晶圓。一般來說，絕緣體上半導體襯底包含在絕緣體層上形成的半導體材料層。絕緣體層可為例如掩埋氧化物(box)層、氧化硅層等。絕緣體層設(shè)置在襯底(通常是硅襯底或者玻璃襯底)上。其它襯底，例如多層或者具有梯度的襯底也可使用。在一些實施例中，襯底10的半導體材料可包含硅；鍺；包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括鍺化硅、磷砷化鎵、鋁砷化銦、鋁砷化鎵、鎵砷化銦、鎵銦磷和/或鎵銦磷砷的合金半導體；或者它們其中的組合。

有源器件可包含各種可用來生成該設(shè)計中期望的結(jié)構(gòu)和功能部分的有源器件，例如晶體管等，以及無源器件，例如電容器、電阻器和電感器等。有源器件和無源器件可使用任何合適的方法在襯底10內(nèi)或者之上形成。

金屬化層形成于有源器件上方并且被設(shè)計與不同的有源器件連接以形成該設(shè)計的功能電路。在實施例中，金屬化層形成在介電和導電材料的交替層中，并且可通過任何合適的方法(例如，沉積、鑲嵌、雙鑲嵌等)形成。在實施例中，可能有一至四個金屬化層被至少一個層間介電層(ild)彼此分離開，但金屬化層的精確數(shù)量取決于設(shè)計。

導電元件12可形成于金屬化層中或其上方，并且互連件24(在圖1中沒有圖示，但在下面的圖6中進行了圖示和描述)可與該區(qū)域進行物理和導電連接。在實施例中，使用例如鑲嵌或者雙鑲嵌工藝形成的導電元件12可為例如銅的材料，其中開口形成于金屬化層之中，使用導電材料，例如銅填充和/或填滿該開口，以及實施平坦化工藝將導電材料嵌入金屬化層內(nèi)。但是，任何合適的材料和合適的工藝都可用于形成導電元件12。

蝕刻停止層14可形成于襯底10、任何金屬化層以及導電元件12上方。在一些實施例中，蝕刻停止層14可能是氮化硅、碳化硅、氧化硅、低k值材料，例如摻碳氧化物、極低k值材料，例如多孔碳摻雜氧化硅等，或者是它們其中的組合，并且通過化學汽相沉積、物理汽相沉積、原子層沉積、旋涂介電工藝等或者是它們其中的組合進行沉積。

可以形成第一介電層16以幫助將互連件24與其它相鄰電氣布線線路隔離。在實施例中，第一介電層16可能是，例如.，一種低k值薄膜，旨在幫助將互連件24與其它結(jié)構(gòu)隔離。通過隔離互連件24，可能降低互連件24電容電阻(rc)延遲，從而提高通過互連件24電流的整體效率和速度。

在實施例中，第一介電層16可能是一個多孔材料，例如氮碳氧化硅、硅碳氮、碳氧化硅、氧化硅等，并且可能是由最初在蝕刻停止層14(如果存在)的上方形成一個前體層所形成的。前體層可能同時包含一個矩陣材料，以及一個穿插在該矩陣材料間的成孔劑，或者可能只包含不帶成孔劑的矩陣材料。在實施例中，前體層可能，例如，由使用例如等離子體增強化學汽相沉積(pecvd)工藝再沉積矩陣和成孔劑所形成，其中矩陣材料和成孔劑在同一時間被沉積，從而通過將矩陣材料和成孔劑混合在一起形成前體層。然而，如同一位普通技術(shù)人員所指出的，使用同步pecvd工藝進行再沉積不是唯一可用來形成前體層的工藝。任何合適的工藝都同樣可被使用，例如將矩陣材料和成孔劑材料預先混合成一種液體，然后將該混合物旋涂在蝕刻停止層14上。

前體層可形成至足夠的厚度以提供第一介電層16所需要的隔離和布線特性。在實施例中，前體層可形成至在大約至范圍之間的第一厚度t1，例如大約但是，這些厚度只用來說明，并非旨在限制實施例的范圍，因為前體層的精確厚度可能是任何合適的預期厚度。

矩陣材料，或者基介電材料可能是使用例如pecvd工藝形成的，但是任何其它合適的工藝，例如化學汽相沉積(cvd)、物理汽相沉積(pvd)、乃至旋涂都可被使用。pecvd工藝可使用例如甲基二乙氧基硅烷(dems)前體，但是其它前體，例如其它硅烷、烷基硅烷(例如，三甲基硅烷和四甲基硅烷)、硅氧烷(例如，甲基三乙氧基硅烷(mteos)、甲基三甲氧基硅烷(mtmos)、甲基二甲氧基硅烷(mdmos)、甲氧基三甲基硅烷(tmmos)和二甲基二甲氧基硅烷(dmdmos))、線性硅氧烷和環(huán)硅氧烷(例如，八甲基環(huán)四硅氧烷(omcts)和四甲基環(huán)四硅氧烷(tmcts))以及它們的組合等都可被使用。但是，如同一位普通技術(shù)人員所指出的，本文列舉的材料和工藝只用來說明，并非旨在限制實施例，因為任何其它合適的矩陣前體都可能被使用。

為了在矩陣中形成氣孔，從而降低第一介電層16的介電常數(shù)的整體價值，當矩陣材料設(shè)置好后，成孔劑可作為微粒被從矩陣材料中移除。成孔劑可能是一種材料，它足夠大到可以形成氣孔，然而也保持足夠小，以便單個氣孔的大小不會過度以致取代矩陣材料。同樣地，成孔劑可能包含有機分子，例如，甲位松油烯(atrp)(1-異丙基l-4-甲基l-1,3-環(huán)己二烯)或者環(huán)辛烷(船形)或者1,2-二(三乙氧基硅基)硅乙烷。

當成孔劑分散于矩陣材料中形成前體層后，從矩陣材料中移除成孔劑以在其中形成氣孔。在實施例中，通過退火工藝實施成孔劑的移除，退火工藝可以分解以及汽化成孔劑材料，從而使得成孔劑材料擴散并離開矩陣材料，進而留下如同第一介電層16的結(jié)構(gòu)完整的多孔介電材料。例如，在大約200℃到500℃范圍之間，比如大約400℃，以及在大約10秒到600秒范圍之間，比如大約200秒的退火都可被使用。

然而，如同一位普通技術(shù)員工所指出的，以上所描述的熱工藝不是唯一可用來從矩陣材料中移除成孔劑以形成第一介電層16的方法。其它合適的工藝，例如使用紫外輻射照射成孔劑以分解成孔劑或者使用微波分解成孔劑也可使用。用來移除全部或者部分成孔劑的這些以及其它任何合適的工藝都旨在被包含于在實施例范圍內(nèi)。

然而，以上描述的第一介電層16不具有預期的電阻來抵擋在圖案化工藝中可能出現(xiàn)的失衡壓力。例如，相比于位于距離所述通孔開口更遠的溝槽開口，例如從所述通孔移除的第三溝槽開口，位于臨近通孔開口的溝槽開口可能變形量不同。在一個具體例子中，每個溝槽開口可通過工藝進行圖案化以試圖將其形成至具有相似寬度的溝槽開口，但是由于每個開口中的不平衡力，鄰近于通孔開口的溝槽開口具有的預期寬度相比于位于距離通孔開口更遠距離的溝槽開口具有的寬度可能降低了4納米到5納米或者6納米。不同溝槽開口的這種降低和不同可在隨后的金屬化工藝(以下進一步討論)中引起灌縫問題。

圖2圖示了在第一介電層16的上方形成插入層18來提供框架以便為提高第一介電層16和其它后來沉積層的穩(wěn)健性提供額外結(jié)構(gòu)支撐。此外，插入層18的雜質(zhì)相比于簡單地將低k值薄膜改成總膜會更小的影響電容。在實施例中，插入層18是一種材料，其具有強于第一介電層16的硬度和大于第一介電層16的k值。例如，在實施例中，第一介電層16具有的硬度在大約1.5gpa至3.0gpa范圍之間，比如大約2gpa，插入層18可能具有大于大約8gpa的硬度，比如在大約10gpa至13gpa范圍之間，例如大約12gpa。換句話說，插入層18具有的硬度可至少比第一介電層16大5gpa。同樣地，在實施例中，第一介電層16具有的k值在大約2.3至2.9范圍之間，插入層18具有的k值可大于大約3.0.

在一些實施例中，插入層18可包含一種材料，例如硅x氧y(例如，氧化硅2)、硅x碳y(例如，碳化硅)、硅x氧y碳z(例如，碳氧化硅)，以及硅x碳y氮z(例如，硅碳氮)，以及它們其中的組合等。但是，任何合適的材料都可用來為第一介電層16提供額外結(jié)構(gòu)支撐。

在實施例中，插入層18可通過使用一種沉積工藝形成，例如化學汽相沉積(cvd)、原子層沉積(ald)、物理汽相沉積(pvd)、等離子體增強cvd(pecvd)以及旋涂等。在其它實施例中，例如一個實施例中如果形成氧化硅2，例如硅的第一材料的原始層可被沉積或形成，然后可用，例如氧，來處理層，以便插入層18形成最終材料。任何合適的工藝都可用來形成插入層18。插入層18可形成至在大約至的范圍之間的第二厚度t2，例如大約

圖3說明在插入層18的上方形成第二介電層20。在實施例中，第二介電層20可能是由與第一介電層16相似的材料并且以相似的樣式形成的。例如，第二介電層20可包括一種多孔材料，比如原子轉(zhuǎn)移自由基聚合(1-異丙基-4-甲基-1,3-環(huán)己二烯)或者環(huán)辛烷(船形)或者1,2-二(三乙氧基硅基)硅乙烷，這是通過開始放置矩陣材料和成孔劑，然后移除成孔劑形成的。但是，在其它實施例中，第二介電層20可能是與第一介電層16不同的材料。任何合適的材料組合都可形成。在實施例中，第二介電層20可形成至在大約至范圍之間的第三厚度t3，例如大約

圖4圖示了圖案化第二介電層20、插入層18、第一介電層16和蝕刻停止層14(如果存在)以形成暴露部分導電元件12的開口22。開口22允許部分互連件24與導電元件12進行物理和電力接觸。在一些實施例中，開口22是雙鑲嵌開口，其中包含上溝槽截面22a和下通孔截面22b。盡管該實施例說明的是在層16、18和20中的雙鑲嵌開口，本申請中公開的方法也適用于在層中具有單鑲嵌開口的實施例。在包含“第一通孔”圖案化方法或者“第一溝槽”圖案化方法的雙鑲嵌技術(shù)中，上溝槽截面22a和下通孔截面22b可能是使用具有掩模技術(shù)和各向異性蝕刻操作(例如，等離子體蝕刻或者反應(yīng)離子蝕刻)的光刻形成的。

例如，在第一通孔實施例中，第一光刻膠(未示出)形成于第二介電層20的上方并且被圖案化以暴露部分第二介電層20.第一光刻膠可通過使用旋涂技術(shù)形成并且可使用可行的光刻技術(shù)進行圖案化。一旦圖案化第一光刻膠，第一各向異性蝕刻工藝就會被實施以形成通孔開口至導電元件12，并且第一光刻膠可充當蝕刻工藝的掩模。實施第一各向異性蝕刻工藝之后，第一光刻膠被移除，例如通過可行的灰化工藝。移除第一光刻膠之后，第二光刻膠形成于第二介電層20的上方并且被圖案化以暴露部分第二介電層20.第二光刻膠可通過使用旋涂技術(shù)形成并且可使用可行的光刻技術(shù)進行圖案化。一旦圖案化第二光刻膠，第二各向異性蝕刻工藝就會被實施以形成開口的溝槽截面，并且第二光刻膠可充當蝕刻工藝的掩模。實施第二各向異性蝕刻工藝之后，第二光刻膠被移除，例如通過可行的灰化工藝。

鑒于之前的工藝(沒有使用插入層18)會導致附近通孔蝕刻工藝的失衡壓力，這導致了鄰近通孔的溝槽頂部開口彎曲，并且引起器件周圍不同位置的溝槽開口范圍內(nèi)的臨界尺寸不匹配問題，插入層18的存在將會有助于阻止第一介電層16和第二介電層20彎曲或塌陷。同樣地，開口22的頂部將會更好地保持預期形狀，并且穿過器件的開口22可有較小的變化。例如，鑒于之前不具有插入層18的工藝可導致彎曲，這會引起不同開口22范圍內(nèi)的寬度變化，變化范圍在大約5納米至6納米之間，例如大約5.5納米(或者大于預期圖案的10％)，插入層18的雜質(zhì)可能降低開口22頂部彎曲的數(shù)量。

圖5圖示了使用導電材料24填充開口22。在實施例中，開口22可由阻隔層23和導電材料24填充。阻隔層23可包含導電材料，例如氮化鈦，但是其它材料，例如氮化鉭、鈦和電介質(zhì)等也可使用。阻隔層23可使用一種cvd工藝形成，例如pecvd。在一些實施例中，阻隔層23形成至在大約至范圍之間的厚度。但是，其它工藝也可使用，例如濺射或者金屬有機源化學汽相沉積(mocvd)。形成阻隔層23以便畫出開口22的基本形狀的輪廓。

導電材料24可包含銅，但是其它合適的材料也可使用，例如鋁、合金、摻雜多晶硅和它們其中的組合等。導電材料可能是由首先沉積晶種層(沒有在圖5中單獨說明)，然后將銅電鍍在晶種層之上，填充以及滿溢開口22所形成的。

一旦填充開口22，圖6圖示了移除在開口22外面的多余阻隔層23和多余導電材料24以形成互連件24。在一些實施例中，通過一種水磨工藝，例如化學機械研磨(cmp)移除多余阻隔層23和多余導電材料24，但是任何合適的移除工藝都可使用。在一些實施例中，互連件24是雙鑲嵌互連，其中包含溝槽截面24a和通孔截面24b。在一些實施例中，互連件24的通孔截面24b具有高度d1，高度d1是從襯底10的表面開始測量的，在大約至的范圍之間。在一些實施例中，互連件24的溝槽截面24a具有高度d2，高度d2是從溝槽截面24a的頂部表面測量至溝槽截面24a的底部表面，在大約至范圍之間。在一些實施例中，互連件24的溝槽截面24a的底部表面與插入層18的頂部表面被間隔d3離開，間隔d3在大約至范圍之間。

通過形成插入層18來為第一介電層16和第二介電層20提供額外支撐，可減輕或阻止通常出現(xiàn)在圖案化工藝中的損形和彎曲。正因為如此，這些不期望的損形的有害影響(例如沿著開口22頂部變化縮減的寬度)也可被阻止。在隨后的填充工藝中，這種阻止會帶來更小的缺陷。

圖7圖示了根據(jù)另一個實施例的互連結(jié)構(gòu)的截面圖。圖7中的實施例與圖1至圖6說明的實施例相似，除了在該實施例中，插入層18形成于互連件24的溝槽截面中，這與之前實施例形成于通孔截面中相反。第一介電層16、插入層18和第二介電層20的材料和形成工藝與之前描述的實施例相似，除了層的相對厚度可有改變，因此這些層的描述在本文不再重復。關(guān)于該實施例的細節(jié)與之前描述的實施例的細節(jié)相似的在本文也不再重復。

在該實施例中，第一介電層16可具有第四厚度t4，在大約至范圍之間，例如大約插入層18可具有第二厚度t2，以及第二介電層20可具有第五厚度t5，在大約至之間，例如大約在該實施例中，互連件24的溝槽截面24a的底部表面與插入層18的底部表面被間隔d4離開，間隔d4在大約至范圍之間。

圖8至圖11是根據(jù)另一個實施例的制造互連結(jié)構(gòu)中間階段的截面圖。該實施例與圖1至圖6說明的實施例相似，除了在該實施例中，插入層是通過等離子體處理工藝形成的，這與之前實施例通過沉積工藝形成相反。關(guān)于該實施例的細節(jié)與之前描述的實施例的細節(jié)相似的在本文也不再重復。

圖8與以上描述的圖1具有相似的工藝，直到此處對工藝的描述和實施的步驟在本文中不再重復。圖8包含襯底10、導電元件12、可選蝕刻停止層14以及第一介電層16。

圖9圖示了在第一介電層16的上方形成插入層26來提供框架以便為提高第一介電層16和其它后來沉積層的穩(wěn)健性提供額外結(jié)構(gòu)支撐。此外，插入層26的雜質(zhì)相比于簡單地將低k值薄膜改成總膜會更小的影響電容。在實施例中，插入層26是一種材料，其具有強于第一介電層16的硬度和大于第一介電層16的k值。例如，在一些實施例中，第一介電層16具有等于或者小于2.6的k值以及插入層26具有大于2.8的k值，比如大約是3.0。

在一些實施例中，插入層26是通過在第一介電層16上實施等離子體處理工藝形成的。等離子體處理工藝可包含等離子體反應(yīng)氣體，比如氦、氬、氨、二氧化碳、氮氣和氧氣等，或者是它們其中的組合。在一些實施例中，等離子體處理工藝可在溫度范圍從大約200℃到400℃之間、壓強范圍從大約0.5托到10托之間以及處理功率(有時指的是放電功率和/或撞擊強度)范圍從大約100瓦(w)到500w之間實施。在一些實施例中，等離子體系統(tǒng)是直接等離子體系統(tǒng)，在其它實施例中，等離子體系統(tǒng)是遠程等離子體系統(tǒng)。等離子體處理工藝可將第一介電層16的至少一個上部轉(zhuǎn)換至插入層26以便降低第一介電層16的厚度。在一些實施例中，插入層26至少部分形成于等離子體處理第一介電層16，然而，在其它實施例中，插入層26主要包含等離子體處理第一介電層16。

圖10說明在插入層26的上方形成第二介電層20。在實施例中，第二介電層20可能是由與第一介電層16相似的材料并且以相似的樣式形成的。但是，在其它實施例中，第二介電層20可能是與第一介電層16不同的材料。任何合適的材料組合都可形成。在實施例中，第二介電層20可形成至大約至范圍之間的厚度t8，例如大約插入層26可形成至大約至的范圍之間的厚度t7，例如大約第一介電層16可形成至大約至范圍之間的厚度t6，例如大約

第二介電層20形成之后，實施與在以上圖4、5和6中描述的相似的工藝以形成圖11中的結(jié)構(gòu)，其與圖6是相似的工藝。圖4、5和6中的工藝和步驟在以上已經(jīng)描述過了，因此在本文中不再重復。

圖12是根據(jù)另一個實施例制造的互連結(jié)構(gòu)的截面圖。圖12中的實施例與圖8至圖11說明的實施例相似，除了在該實施例中，插入層26形成于互連件24的溝槽截面中，這與之前實施例形成于通孔截面中相反。第一介電層16、插入層26和第二介電層20的材料和形成工藝與之前描述的實施例相似，除了層的相對厚度可有改變，因此這些層的描述在本文不再重復。關(guān)于該實施例的細節(jié)與之前描述的實施例的細節(jié)相似的在本文也不再重復。

在該實施例中，第一介電層16具有厚度t9，在大約至范圍之間，例如大約插入層26具有厚度t7，以及第二介電層20具有厚度t10，在大約至之間，例如大約在該實施例中，互連件24的溝槽截面24a的底部表面與插入層26的底部表面被間隔d4離開。

通過提供插入層作為框架以提供額外結(jié)構(gòu)支撐，第一介電層16和第二介電層20的通常較弱的多孔材料可得到支撐。這種結(jié)構(gòu)支撐有助于減少不同開口間的差異，這種差異可能是由它們與鄰近開口的接近度(或者是缺少接近度)引起的。這樣可以阻止在隨后的灌縫工藝中可能出現(xiàn)的復雜情況。

圖14到圖18，19a-19c,20a-20c,21a-21c,22a-22c,23a-23c,24a-24c,25a-25c,26a-26c和27a-27c是根據(jù)一些實施例制造互連結(jié)構(gòu)的finfet的中間階段的截面圖。

圖13以三維視圖圖示了鰭式場效應(yīng)晶體管(finfet)30的一個示例。finfet30包含襯底32上的鰭片36。襯底32包含隔離區(qū)34，鰭片36從鄰近隔離區(qū)34之間凸起于其上方。柵極介電層38順著鰭片36的側(cè)壁并且位于其頂部表面的上方，以及柵極電極40位于柵極介電層38的上方。源極區(qū)/漏極區(qū)42和44沉積于相對于柵極介電層38和柵極電極40的鰭片36的對邊。圖13還圖示了引用在之后的圖中使用的截面。截面a-a橫過finfet30的溝道、柵極介電層38和柵極電極40。截面b/c-b/c垂直于截面a-a并且沿著鰭片36的縱軸，在例如源極區(qū)/漏極區(qū)42和44之間的電流方向。為了清楚起見，隨后的圖涉及到這些參考截面。

本文討論的一些實施例是在使用后柵極工藝形成finfet的上下文中進行討論。在其它實施例中，可使用前柵極工藝。同樣地，一些實施例預期平面器件中使用的方面，例如平面fet。

圖14至圖27c是根據(jù)例示性實施例制造finfet的中間階段的截面圖。圖14至圖18圖示了圖13中說明的參考截面a-a，除了多個finfet。在圖19a至圖27c中，以“a”名稱結(jié)尾的圖是順著相似的截面a-a說明的,以“b”名稱結(jié)尾的圖是順著相似的截面b/c-b/c說明的并且在襯底上的第一區(qū)域，以及以“c”名稱結(jié)尾的圖是順著相似的截面b/c-b/c說明的并且在襯底上的第二區(qū)域。

圖14圖示了襯底50。襯底50可能是半導體襯底，比如塊狀半導體、絕緣體上半導體(soi)襯底等，其可為摻雜的(例如，摻雜p型或者n型的摻雜物)或者無摻雜的。襯底50可為一個晶圓，比如硅晶圓。一般來說，絕緣體上半導體襯底包含在絕緣體層上形成的半導體材料層。絕緣體層可能是，例如，掩埋氧化物(box)層、氧化硅層等。絕緣體層設(shè)置在襯底上，通常是硅襯底或者玻璃襯底。其它襯底，例如多層或者具有梯度的襯底也可被使用。在一些實施例中，襯底50上的半導體材料可包含硅；鍺；包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括鍺化硅、磷砷化鎵、鋁砷化銦、鋁砷化鎵、鎵砷化銦、鎵銦磷和/或鎵銦磷砷的合金半導體；或者它們其中的組合。

襯底50具有第一區(qū)域50b和第二區(qū)域50c。第一區(qū)域50b(與以“b”結(jié)尾的后面的圖一致)可形成n型器件，例如nmos晶體管，又例如n型finfet。第二區(qū)域50c(與以“c”結(jié)尾的后面的圖一致)可形成p型器件，例如pmos晶體管，又例如p型finfet。

圖15至圖16圖示了鰭片52和隔離區(qū)54在相鄰的鰭片52之間的形成。在圖15中，鰭片52形成于襯底50中。在一些實施例中，鰭片52可通過蝕刻襯底50中的溝槽形成于襯底50中。蝕刻可為任何可行的蝕刻工藝，例如反應(yīng)離子蝕刻(pie)，中性原子束蝕刻(nbe)等，或者是它們之間的組合。蝕刻可為各向異性。

在圖16中，絕緣材料54形成于相鄰的鰭片52之間以形成隔離區(qū)54。絕緣材料54可為氧化物，例如氧化硅，氮化物等，或者是它們之間的組合，以及可通過高密度等離子體化學汽相沉積(hdp-cvd)、流動式化學汽相沉積(fcvd)(例如，將cvd基礎(chǔ)材料沉積于遠程等離子體系統(tǒng)和后固化中以使它轉(zhuǎn)換成另一種材料，例如氧化物)等，或者是它們其中的組合形成的。其它通過任何可行工藝形成的絕緣材料也可使用。一旦形成絕緣材料，可實施退火工藝。在展示的實施例中，絕緣材料54是通過fcvd工藝形成的氧化硅。絕緣材料54可作為隔離區(qū)54被提及。在圖5和步驟204中，還有一種平坦化工藝，例如化學機械研磨(cmp)，可移除任何多余絕緣材料54并且形成同一平面的隔離區(qū)54的頂部表面以及鰭片52的頂部表面。

圖17圖示了隔離區(qū)54的凹陷以形成淺溝槽隔離(sti)區(qū)54。隔離區(qū)54是凹陷的，如此在第一區(qū)域50b和第二區(qū)域50c中的鰭片56可以從相鄰的隔離區(qū)54之間凸出。此外，隔離區(qū)54的頂部表面可具有如圖所示的平面、凸面、凹面(例如碟形的)，或者它們其中的組合。隔離區(qū)54的頂部表面通過合適的蝕刻可形成平面、凸面和/或凹面。隔離區(qū)54可以使用可接受的蝕刻工藝(例如對于隔離區(qū)54的材料是可選用的)形成凹進。例如，使用蝕刻或者應(yīng)用材料siconi工具或者稀氟氫(dhf)酸的化學氧化物移除可被使用。

一位普通技術(shù)人員將會容易理解關(guān)于圖15至圖17描述的工藝只是鰭片56如何形成的一個示例。在其它實施例中，介電層可以形成于襯底50的頂部表面的上方；溝槽可以通過介電層被蝕刻；同質(zhì)外延結(jié)構(gòu)可以在溝槽中外延生長；以及介電層可以凹進以便同質(zhì)外延結(jié)構(gòu)從其中突出形成鰭片。還是在其它實施例中，異質(zhì)外延結(jié)構(gòu)可以為鰭片使用。例如，在圖16中的半導體剝離52可以凹進，以及不同于半導體剝離52的材料可外延生長于它們的位置。在進一步的實施例中，介電層可以形成于襯底50的頂部表面的上方；溝槽可以通過介電層被蝕刻；異質(zhì)外延結(jié)構(gòu)可使用不同于襯底50的材料在溝槽中外延生長；以及介電層可以凹進以便異質(zhì)外延結(jié)構(gòu)從其中突出形成鰭片56。在一些實施例中，其中同質(zhì)外延或者異質(zhì)外延結(jié)構(gòu)外延生長，生長材料可在生長中原位摻雜，這可消除之前和之后的注入，盡管原位和注入摻雜可能一起使用。更進一步，這可對于在nmos區(qū)域外延生長一種材料不同于其在pmos區(qū)域是有利的。在不同的實施例中，鰭片56可包含硅鍺(硅x鍺1-x，其中x可以在大約0到100之間)、碳化硅、純鍺或者基本上純鍺、iii-v族化合物半導體、ii-vi族物復合半導體等。例如，可用于形成iii-v族化合物半導體的材料包括但不僅限于，砷化銦、砷化鋁、砷化鎵、磷化銦、氮化鎵、銦鎵砷、砷化銦鋁、銻化鎵、銻化鋁、磷化鋁、磷化鎵等。

在圖17中，合適的陷區(qū)可形成于鰭片56、鰭片52和/或襯底50中。例如，p型陷區(qū)可形成于第一區(qū)域50b中，以及n型陷區(qū)可形成于第二區(qū)域50c中。

不同區(qū)域50b和50c的不同注入步驟可通過使用光刻膠或者其它掩模(未示出)實現(xiàn)。例如，光刻膠形成于第一區(qū)域50b中的鰭片56和隔離區(qū)54的上方。光刻膠被圖案化以暴露襯底50的第二區(qū)域50c，例如pmos區(qū)域。光刻膠可以通過使用旋涂技術(shù)形成并且可以使用可行的光刻技術(shù)進行圖案化。一旦光刻膠被圖案化，n型雜質(zhì)注入就會在第二區(qū)域50c中實施，并且光刻膠可充當掩模來充分地阻止n型雜質(zhì)注入第一區(qū)域50b，例如nmos區(qū)域。n型雜質(zhì)可為磷、砷等，注入第一區(qū)域以形成相等濃度至或者小于1018cm-3，例如從大約1017cm-3至1018cm-3范圍內(nèi)。注入之后，光刻膠被移除，例如通過可行的灰化工藝。

接著第二區(qū)域50c的注入后，光刻膠形成于第二區(qū)域50c中的鰭片56和隔離區(qū)54的上方。光刻膠被圖案化以暴露襯底50的第一區(qū)域50b，例如nmos區(qū)域。光刻膠可以通過使用旋涂技術(shù)形成并且可以使用可行的光刻技術(shù)進行圖案化。一旦光刻膠被圖案化，p型雜質(zhì)注入可會在第一區(qū)域50b中實施，并且光刻膠可充當掩模來充分地阻止p型雜質(zhì)注入第二區(qū)域，例如pmos區(qū)域。n型雜質(zhì)可為硼、bf2等，注入第一區(qū)域以形成相等濃度至或者小于1018cm-3，例如從大約1017cm-3至1018cm-3范圍之間。注入之后，光刻膠可被移除，例如通過可行的灰化工藝。

在第一區(qū)域50b和第二區(qū)域50c注入后，可實施退火以激活已被注入的p型和n型雜質(zhì)。注入可在第一區(qū)域50b中形成p型陷區(qū)，例如，nmos區(qū)域，以及在第二區(qū)域50c中形成n型陷區(qū)，例如，pmos區(qū)域。在一些實施例中，外延鰭片的生長材料可在生長中原位摻雜，這可消除注入，盡管原位和注入摻雜可能一起使用。

在圖18中，偽介電層58形成于鰭片56上。偽介電層58可為，例如，氧化硅、氮化硅、它們其中的組合等，以及可根據(jù)可行的技術(shù)進行沉積或者熱生長。偽柵極層60形成于偽介電層58的上方，以及掩模層62形成于偽柵極層60的上方。偽柵極層60可沉積于偽偽介電層58的上方并且被平坦化，例如通過cmp。掩模層62可沉積于偽柵極層60的上方。偽柵極層60可由，例如，多晶硅組成，但是其它在隔離區(qū)54的蝕刻中具有高蝕刻選擇性的材料也可使用。掩模層62可包含，例如，氮化硅等。在該示例中，單偽柵極層60和單掩模層62橫穿第一區(qū)域50b和第二區(qū)域50c形成。在其它實施例中，分離偽柵極層可形成于第一區(qū)域50b和第二區(qū)域50c中，以及分離掩模層可形成于第一區(qū)域50b和第二區(qū)域50c中。

在圖19a、19b和29c中，掩模層62可通過使用可行的光刻和蝕刻技術(shù)進行圖案化以在第一區(qū)域50b(如圖19b所示)中形成掩模72以及在第二區(qū)域50c(如圖19c所示)中形成掩模78。掩模72和78的圖案化通過可行的蝕刻技術(shù)可被轉(zhuǎn)移到偽柵極層60和偽介電層58以在第一區(qū)域50b中形成偽柵極70以及在第二區(qū)域50c中形成偽柵極76。偽柵極70和76覆蓋鰭片56的各自的溝道區(qū)。偽柵極70和76也可具有一個縱向大致垂直于各自的外延鰭片的縱向。

在圖20a、20b和20c中，柵極密封間隔件80可以形成于各自的偽柵極70和76和/或鰭片56的暴露表面上。熱氧化或者沉積接著是各向異性蝕刻可形成柵極密封間隔件80。

柵極密封間隔件80形成之后，可實施輕摻雜源極區(qū)/漏極區(qū)(ldd)的注入。與以上在圖17中討論的注入相似，掩模，例如光刻膠，可形成于第一區(qū)域50b的上方，例如，nmos區(qū)域，同時暴露第二區(qū)域50c，例如，pmos區(qū)域，以及p型雜質(zhì)可被注入至第二區(qū)域50c中的暴露鰭片56中。然后掩模可被移除。隨后，掩模，例如光刻膠，可形成于第二區(qū)域50c的上方同時暴露第一區(qū)域50b，以及n型雜質(zhì)可被注入至第一區(qū)域50b中的暴露鰭片56中。然后掩模可被移除。n型雜質(zhì)可為任何之前討論的n型雜質(zhì)，以及p型雜質(zhì)可為任何之前討論的p型雜質(zhì)。輕摻雜源極區(qū)/漏極區(qū)可具有從大約1015cm-3至1016cm-3的雜質(zhì)濃度?？墒褂猛嘶饋砑せ钭⑷腚s質(zhì)。

還是在圖20a、20b和20c中，外延源極區(qū)/漏極區(qū)82和84形成于鰭片56中。在第一區(qū)域50b中，外延源極區(qū)/漏極區(qū)82形成于鰭片56中，以便每個偽柵極70沉積于各自相鄰的外延源極區(qū)/漏極區(qū)對82之間。在一些實施例中，外延源極區(qū)/漏極區(qū)82可延伸至鰭片52中。在第二區(qū)域50c中，外延源極區(qū)/漏極區(qū)84形成于鰭片56中，以便每個偽柵極76沉積于各自相鄰的外延源極區(qū)/漏極區(qū)對84之間。在一些實施例中，外延源極區(qū)/漏極區(qū)84可延伸至鰭片52中。

在第一區(qū)域50b，例如，nmos區(qū)域中的外延源極區(qū)/漏極區(qū)82可通過掩模第二區(qū)域50c，例如，pmos區(qū)域形成，以及共形沉積偽間隔件層于第一區(qū)域50b中，接著實施共向異性蝕刻，以形成沿著第一區(qū)域50b中的偽柵極70和/或柵極密封間隔件80側(cè)壁的偽柵極間隔件(未示出)。然后，蝕刻第一區(qū)域50b中的外延鰭片的源極區(qū)/漏極區(qū)以形成凹陷。第一區(qū)域50b中的外延源極區(qū)/漏極區(qū)82外延生長于凹陷中。外延源極區(qū)/漏極區(qū)82可包含任何可行材料，例如適合于n型finfet的。例如，如果鰭片56是硅，外延源極區(qū)/漏極區(qū)82可包含硅、碳化硅、碳化硅顆粒、磷化硅等。外延源極區(qū)/漏極區(qū)82可具有從鰭片56的各自表面凸起的表面以及可具有晶面。隨后，如同第二區(qū)域50c上的掩模，第一區(qū)域50b中的偽柵極間隔件被移除，例如，通過蝕刻。

在第二區(qū)域50c，例如，pmos區(qū)域中的外延源極區(qū)/漏極區(qū)84可通過掩模第一區(qū)域50b，例如，nmos區(qū)域形成，以及共形沉積偽間隔件層于第二區(qū)域50c中，接著實施共向異性蝕刻，以形成沿著第二區(qū)域50c中的偽柵極76和/或柵極密封間隔件80側(cè)壁的偽柵極間隔件(未示出)。然后，蝕刻第二區(qū)域50c中的外延鰭片的源極區(qū)/漏極區(qū)以形成凹陷。第二區(qū)域50c中的外延源極區(qū)/漏極區(qū)84外延生長于凹陷中。外延源極區(qū)/漏極區(qū)84可包含任何可行材料，例如適合于p型finfet的。例如，如果鰭片56是鍺，外延源極區(qū)/漏極區(qū)84可能包含鍺化硅、鍺硅硼、鍺、鍺錫等。外延源極區(qū)/漏極區(qū)84可具有從鰭片56的各自表面凸起的表面以及可具有晶面。隨后，如同第一區(qū)域50b上的掩模，第二區(qū)域50c中的偽柵極間隔件被移除，例如，通過蝕刻。

在圖21a、21b和21c中，柵極間隔件86沿著偽柵極70和76的側(cè)壁形成于柵極密封間隔件80上。柵極間隔件86可通過共形沉積材料然后各向異性蝕刻材料形成。柵極間隔件86的材料可為氮化硅、硅碳氮、它們其中的組合等。

外延源極區(qū)/漏極區(qū)82和84和/或外延鰭片可被注入摻雜物以形成源極區(qū)/漏極區(qū)，這與之前討論的形成輕摻雜源極區(qū)/漏極區(qū)的工藝相似，然后實施退火。源極區(qū)/漏極區(qū)可具有從大約1019cm-3至1021cm-3范圍之間的雜質(zhì)濃度。第一區(qū)域50b，例如，nmos區(qū)域中的源極區(qū)/漏極區(qū)的n型雜質(zhì)可為任何之前討論的n型雜質(zhì)，以及第二區(qū)域50c，例如，pmos區(qū)域中的源極區(qū)/漏極區(qū)的p型雜質(zhì)可為任何之前討論的p型雜質(zhì)。在其它實施例中，外延源極區(qū)/漏極區(qū)82和84在生長中可為原位摻雜。

在圖22a、22b和22c中，ild88沉積于圖21a、21b和21c說明的結(jié)構(gòu)上方。在實施例中，ild88是通過流動cvd形成的流動薄膜。在一些實施例中，ild88是由介電材料形成的，例如磷硅酸玻璃(psg)、硼硅酸鹽玻璃(bsg)、硼磷硅酸鹽玻璃(bpsg)、未摻雜的硅酸鹽玻璃(usg)等，以及可通過任何合適的方法進行沉積，例如cvd或者pecvd。

在圖23a、23b和23c中，實施例如cmp的平坦化工藝以通過偽柵極70和76的頂部表面平坦化ild88的頂部表面。cmp也可移除偽柵極70和76上的掩模72和78。因此，偽柵極70和76的頂部表面會通過ild88暴露。

在圖24a、24b、和24c中，直接位于偽柵極70和76下面的偽柵極70和76、柵極密封間隔件80以及部分偽介電層58在蝕刻步驟中被移除，以便形成凹陷90。每個凹陷90暴露各自鰭片56的溝道區(qū)域。每個溝道區(qū)域沉積于相鄰外延源極區(qū)/漏極區(qū)對82和84之間。在移除過程中，當蝕刻偽柵極70和76時，偽介電層58可被當做蝕刻停止層使用。移除偽柵極70和76之后，偽介電層58和柵極密封間隔件80也可移除。

在圖25a、25b和25c中，柵極介電層92和96以及柵極電極94和98形成為替換柵極。柵極介電層92和96共形沉積于凹陷90中，例如鰭片56的頂部表面和側(cè)壁上、柵極間隔件86的側(cè)壁上以及ild88的頂部表面上。與一些實施例一致，柵極介電層92和96包含氧化硅、氮化硅，或者其中的多層介質(zhì)。在其它實施例中，柵極介電層92和96包含高介電常數(shù)材料，以及在這些實施例中，柵極介電層92和96具有高于大約7.0的k值并且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛以及其中組合的金屬氧化物或者硅酸鹽。柵極介電層92和96的形成方法可包含分子束沉積(mbd)、原子層沉積(ald)和pecvd等。

接下來，柵極電極94和98分別沉積于柵極介電層92和96的上方，并且填充凹陷90的剩余部分。柵極電極94和98可由例如錫、氮化鉭、碳化鉭、一氧化碳、釕、鋁、其中的組合，或者其中多層的金屬摻雜材料形成。完成柵極電極94和98的填充之后，在步驟228中，可實施例如cmp的平坦化工藝以移除柵極介電層92和96以及柵極電極94和98材料的多余部分，其中多余部分位于ild88的頂部表面的上方。產(chǎn)生的柵極電極94和98材料以及柵極介電層92和96的剩余部分因此會形成產(chǎn)生的finfet的替換柵極。

柵極介電層92和96的形成可同時發(fā)生，以便柵極介電層92和96由同樣的材料組成，以及柵極電極94和98的形成可同時發(fā)生，以便柵極電極94和98是同樣的材料組成。然而，在其它實施例中，柵極介電層92和96可由不同工藝形成，這樣柵極介電層92和96就可由不同材料組成，以及柵極電極94和98可由不同工藝形成，這樣柵極電極94和98就可由不同材料組成。當使用不同的工藝時，不同的掩模步驟可用來遮蓋和暴露合適的區(qū)域。

在圖26a、26b和26c中，ild100沉積于ild88的上方。還是如圖26a、26b和26c所示，觸點102和104通過ild100和ild88形成，以及觸點106和108通過ild100形成。在實施例中，ild100是通過流動cvd方法形成的流動薄膜。在一些實施例中，ild100由介電材料形成，例如psg、bsg、bpsg、usg等，以及可通過任何合適的方法進行沉積，例如cvd或者pecvd。觸點102和104的開口是通過ild88和100形成的。觸點106和108的開口是通過ild100形成的。這些開口可同時形成于相同的工藝，或者不同的工藝。這些開口可通過使用可行的光刻和蝕刻技術(shù)形成。例如擴散阻隔層、黏附層等的襯墊以及導電材料形成于開口中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭等。導電材料可為銅、銅合金、銀、金、鎢、鋁、鎳等。實施例如cmp的平坦化工藝以移除ild100表面的多余材料。剩余的襯墊和導電材料形成開口中的觸點102和104。退火工藝可被實施以分別在外延源極區(qū)/漏極區(qū)82和84以及觸點102和104間的界面上形成硅化物。觸點102物理和電力地連接于外延源極區(qū)/漏極區(qū)82，觸點104物理和電力地連接于外延源極區(qū)/漏極區(qū)84，觸點106物理和電力地連接于柵極電極94，以及觸點108物理和電力地連接于柵極電極98。

在圖27a、27b和27c中，金屬間介電層(imd)110沉積于ild100的上方。還是如圖27a、27b和27c所示，互連件124、126、128和130通過imd110形成并在下方的ild100內(nèi)與各自的導電功能件接觸(例如，觸點102、104、106和/或108)。在實施例中，imd110是多層薄膜堆疊件，其通過同以上圖1-7和/或圖8-12和對應(yīng)段落所述的方法形成。對應(yīng)蝕刻停止層14的層114同上所述，對應(yīng)第一介電層16的層116同上所述，對應(yīng)插入層18或26的層118同上所述，以及對應(yīng)第二介電層20的層120同上所述。這些層與其在以上之前實施例中描述的對應(yīng)層相似，其說明在本文不再重復?；ミB件124、126、128和130的開口通過imd110形成的方法與以上在圖4和對應(yīng)段落中描述的方法相似。這些開口可同時形成于相同的工藝，或者不同的工藝?；ミB件124、126、128和130形成的方法與以上在圖5-6和/或圖11-12和對應(yīng)段落中描述的方法相似?；ミB件124物理和電力地連接于觸點106，互連件126物理和電力地連接于觸點108，互連件128物理和電力地連接于觸點102，以及互連件130物理和電力地連接于觸點104。

盡管沒有明確顯示，一位普通技術(shù)人員將會容易理解更近一步的工藝步驟可實施于圖27a、27b和27c中的結(jié)構(gòu)上。例如，不同的imd以及它們對應(yīng)的金屬化可形成于imd110的上方。

通過提供插入層(例如，層18、26和/或118)作為框架以提供額外結(jié)構(gòu)支撐，環(huán)繞介電層(例如，層16、20、116和/或120)通常較弱的多孔材料可得到支撐。這種結(jié)構(gòu)支撐有助于減少不同開口間的差異，這種差異可能是由它們與鄰近開口的接近度(或者是缺少接近度)引起的。這樣可以阻止在隨后的灌縫工藝中可能出現(xiàn)的復雜情況。

一個實施例是一種方法，其包含了沉積第一介電層于襯底上方，形成第二介電層于第一介電層上，第二介電層具有強于第一介電層的硬度和高于第一介電層的k值，以及沉積第三介電層于第二介電層的上方，第三介電層具有弱于第二介電層的硬度以及低于第二介電層的k值。該方法進一步包含了蝕刻第三介電層、第二介電層以及第一介電層以在襯底上方形成暴露第一區(qū)域的第一開口，第一開口具有第一寬度的通孔開口和第二寬度的溝槽開口，溝槽開口覆蓋通孔開口，第二寬度大于第一寬度，溝槽開口的底部表面與第二介電層的表面被第一介電層的第一部分或者第三介電層的第一部分離開，使用導電材料填充第一開口以形成與襯底第一區(qū)域接觸的第一導電互連件，第一導電互連件包括通孔開口中的通孔部分和溝槽開口中的溝槽部分。

另一個實施例是一種方法，其包含了沉積具有第一厚度的第一介電層于襯底上方的導電元件上方，實施等離子體處理工藝以在第一介電層上形成插入層，插入層具有高于第一介電層的k值，其中，當實施等離子體處理工藝之后，第一介電層具有小于第一厚度的第二厚度，以及沉積第二介電層于插入層上方，第二介電層具有低于插入層的k值。該方法還包含了蝕刻第二介電層、插入層以及第一介電層以在襯底上方形成暴露導電元件的通孔開口，以及蝕刻第二介電層以形成溝槽開口覆蓋通孔開口，溝槽開口具有大于通孔開口的寬度，第二介電層的第一部分插入于溝槽開口的底部表面和插入層的頂部表面之間。

進一步的實施例是一種結(jié)構(gòu)，其包含了第一介電層位于襯底上方；插入層位于第一介電層上方并與其接觸，插入層具有強于第一介電層的硬度和高于第一介電層的k值，第二介電層位于插入層上方并與其接觸，第二介電層具有弱于插入層的硬度和和低于插入層的k值，以及第一導電互連件通過第二介電層、插入層和第一介電層延伸并與襯底上方的第一區(qū)域接觸，第一導電互連件包含第一寬度的通孔部分和第二寬度的溝槽部分，溝槽部分覆蓋通孔部分，第二寬度大于第一寬度，溝槽部分的底部表面與插入層的表面被第一介電層的第一部分或者第二介電層的第一部分離開。

根據(jù)本發(fā)明的一個方面，提供一種方法，包括：在襯底上方沉積第一介電層；在第一介電層上形成第二介電層，第二介電層具有大于第一介電層的硬度和大于第一介電層的k值；在第二介電層上方沉積第三介電層，第三介電層具有小于第二介電層的硬度和小于第二介電層的k值；蝕刻第三介電層、第二介電層和第一介電層以形成暴露襯底上方的第一區(qū)域的第一開口，第一開口具有第一寬度的通孔開口和第二寬度的溝槽開口，溝槽開口與通孔開口重疊，第二寬度大于第一寬度，溝槽開口的底部表面與第二介電層的表面被第一介電層的第一部分或第三介電層的第一部分分離開；以及使用導電材料填充第一開口以形成接觸襯底上方的第一區(qū)域的第一導電互連件，第一導電互連件包括位于通孔開口中的通孔部分和位于溝槽開口中的溝槽部分。

根據(jù)本發(fā)明的一個實施例，襯底上方的第一區(qū)域包括導電元件，第一導電互連件接觸導電元件。

根據(jù)本發(fā)明的一個實施例，第二介電層接觸第一導電互連件的通孔部分。

根據(jù)本發(fā)明的一個實施例，第二介電層接觸第一導電互連件的溝槽部分。

根據(jù)本發(fā)明的一個實施例，在第一介電層上形成第二介電層包括：在第一介電層上實施等離子體處理工藝以在第一介電層上形成第二介電層，其中，在等離子體處理工藝之后，第一介電層的厚度小于在等離子體處理工藝之前第一介電層的厚度。

根據(jù)本發(fā)明的一個實施例，在第一介電層上形成第二介電層包括：在第一介電層上沉積第二介電層。

根據(jù)本發(fā)明的一個實施例，使用導電材料填充第一開口包括：使用阻隔層為第一開口加襯里；使用導電材料填充帶襯里的第一開口；以及平坦化導電材料、阻隔層和第三介電層以移除第三介電層的頂部表面上方的多余的導電材料和阻隔層，以形成接觸襯底上方的第一區(qū)域的第一導電互連件。

根據(jù)本發(fā)明的一個實施例，方法還包括：在襯底上方沉積蝕刻停止層，第一介電層形成在蝕刻停止層上方并且接觸蝕刻停止層，第一開口延伸通過蝕刻停止層。

根據(jù)本發(fā)明的一個實施例，第一介電層具有小于或等于2.6的k值，并且第二介電層具有大于或等于2.8的k值。

根據(jù)本發(fā)明的另一方面，提供一種方法，包括：在襯底上方的導電元件上方沉積具有第一厚度的第一介電層；實施等離子體處理工藝以在第一介電層上形成插入層，插入層具有大于第一介電層的k值，其中，在等離子體處理工藝之后，第一介電層具有小于第一厚度的第二厚度；在插入層上方沉積第二介電層，第二介電層具有小于插入層的k值；蝕刻第二介電層、插入層和第一介電層以形成暴露襯底上方的導電元件的通孔開口；以及蝕刻第二介電層以形成與通孔開口重疊的溝槽開口，溝槽開口具有大于通孔開口的寬度，第二介電層的第一部分被插在溝槽開口的底部表面和插入層的頂部表面之間。

根據(jù)本發(fā)明的一個實施例，第一介電層具有小于或等于2.6的k值，并且插入層具有大于或等于2.8的k值。

根據(jù)本發(fā)明的一個實施例，方法還包括：使用導電材料填充通孔開口和溝槽開口以形成接觸襯底上的導電元件的第一導電互連件，第一導電互連件包括位于通孔開口中的通孔部分和位于溝槽開口中的溝槽部分。

根據(jù)本發(fā)明的一個實施例，插入層接觸第一導電互連件的通孔部分。

根據(jù)本發(fā)明的一個實施例，方法還包括：在襯底及襯底內(nèi)的導電元件上方沉積蝕刻停止層，第一介電層形成在蝕刻停止層上方并且接觸蝕刻停止層，通孔開口延伸通過蝕刻停止層。

根據(jù)本發(fā)明的一個實施例，導電元件是導電觸頭，導電觸頭電力接觸鰭式場效應(yīng)晶體管(finfet)的源極區(qū)/漏極區(qū)。

根據(jù)本發(fā)明的另一方面，提供一種結(jié)構(gòu)，包括：位于襯底上方的第一介電層；位于第一介電層上方并且接觸第一介電層的插入層，插入層具有大于第一介電層的硬度和大于第一介電層的k值；位于插入層上方并且與插入層接觸的第二介電層，第二介電層具有小于插入層的硬度和小于插入層的k值；以及延伸通過第二介電層、插入層和第一介電層以接觸襯底上方的第一區(qū)域的第一導電互連件，第一導電互連件包括第一寬度的通孔部分和第二寬度的溝槽部分，溝槽部分與通孔部分重疊，第二寬度大于第一寬度，溝槽部分的底部表面與插入層的表面被第一介電層的第一部分或第二介電層的第一部分分離開。

根據(jù)本發(fā)明的一個實施例，襯底上方的第一區(qū)域包括導電元件，第一導電互連件接觸導電元件。

根據(jù)本發(fā)明的一個實施例，導電元件是導電觸頭，導電觸頭電力接觸鰭式場效應(yīng)晶體管(finfet)的源極區(qū)/漏極區(qū)。

根據(jù)本發(fā)明的一個實施例，插入層接觸第一導電互連件的通孔部分。

根據(jù)本發(fā)明的一個實施例，插入層接觸第一導電互連件的溝槽部分。

前述內(nèi)容概述了多個實施例的特征，從而使得本領(lǐng)域的技術(shù)人員能較好地理解本公開的所述方面。本領(lǐng)域技術(shù)人員應(yīng)理解，其可以輕松地將本公開作為基礎(chǔ)，用于設(shè)計或修改其它工藝或結(jié)構(gòu)，從而達成與本文實施例所介紹的相同目的和/實現(xiàn)相同的優(yōu)點。本領(lǐng)域技術(shù)人員還應(yīng)認識到，這種等效結(jié)構(gòu)并不背離本公開的精神和范圍，并且其可以進行各種更改、替換和變更而不背離本公開的精神和范圍。