技術編號：11235622
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明實施例涉及半導體領域，并且更具體地，涉及互連件結構及其制造方法。背景技術在當前小型化半導體器件工藝中，需要使用低K值材料作為在導電互連件間的金屬間介電層和/或?qū)娱g介電層，以降低信號傳播中由于電容效應而產(chǎn)生的電阻電容(RC)延遲。正因為如此，介電的介電層常數(shù)越低，相鄰導電線路的寄生電容以及集成電路(IC)的RC延遲就會越低。然而，目前被視為或用作低K介電材料的材料并不理想。特別是，在基于K值選擇一種材料，并且尤其是基于該材料的低K值時，其它特性，例如硬度或長度，可能在半導體制造工藝中使用并不...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。