專利名稱：用于絕緣體上硅結(jié)構(gòu)多米諾電路中雙極性消除的方法與裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾(domino)電路中雙極性消除的方法與裝置。
相關(guān)技術(shù)描述絕緣體上硅結(jié)構(gòu)(SOI)技術(shù)是一種目前用于提高數(shù)字邏輯電路性能的增強(qiáng)型硅技術(shù)。應(yīng)用SOI技術(shù)設(shè)計(jì)者可提高數(shù)字邏輯集成電路的運(yùn)行速度同時(shí)降低其總功率消耗。這些技術(shù)上的進(jìn)步將導(dǎo)致開(kāi)發(fā)以較小的功率操作的更復(fù)雜與更快的計(jì)算機(jī)集成電路。
互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)復(fù)合多米諾邏輯(CDL)電路或稱多米諾電路已經(jīng)公知。CMOS多米諾電路提供一個(gè)例如NOR功能或NAND功能的邏輯功能，響應(yīng)多個(gè)輸入信號(hào)提供一個(gè)邏輯輸出信號(hào)。許多多米諾電路包括一個(gè)被計(jì)時(shí)控制以預(yù)充電一個(gè)中間節(jié)點(diǎn)導(dǎo)致輸出達(dá)到一個(gè)預(yù)定的邏輯狀態(tài)的P溝道場(chǎng)效應(yīng)晶體管。
如

圖1中表示，SOI半導(dǎo)體包括一薄層布置在例如二氧化硅(SiO2)或玻璃的絕緣體頂部上的硅，與一個(gè)建立在此結(jié)構(gòu)頂部的MOS晶體管。在絕緣體層頂部建立MOS晶體管的主要優(yōu)點(diǎn)是減小晶體管的內(nèi)部電容。這是通過(guò)在硅襯底與為使器件用作晶體管而要求的雜質(zhì)之間布置絕緣體氧化層而實(shí)現(xiàn)的。減小晶體管內(nèi)部電容可提高它的運(yùn)行速度。應(yīng)用SOI技術(shù)可制造更快的MOS晶體管從而得到用于更快的電子裝置的具有更高性能的半導(dǎo)體。
參看圖1與圖2，圖中示出SOI FET與寄生的雙極性器件。隨同SOIFET存在一個(gè)稱為雙極性放電的問(wèn)題。把一個(gè)MOS晶體管布置在一個(gè)SOI層頂部上的固有缺點(diǎn)是MOS晶體管實(shí)際上布置成與一個(gè)雙極性結(jié)型晶體管并聯(lián)，如圖2中所示。如果MOS晶體管通過(guò)足夠的電流，寄生的雙極性晶體管將接通。這引起不希望有的稱為雙極性放電的效應(yīng)從而降低MOS晶體管的性能。
通常，寄生的雙極性效應(yīng)在常規(guī)的塊狀NMOS晶體管中不表現(xiàn)出來(lái)，因?yàn)殡p極性晶體管的基極總是保持在地電位，從而保持雙極性晶體管處于關(guān)斷狀態(tài)。在SOI FET情況下，MOS FET器件本體(B)即雙極性晶體管的基極的電位是浮動(dòng)的，且可通過(guò)當(dāng)MOS FET的漏極(D)與源極(S)端都處于高電位時(shí)引入的結(jié)泄漏而充電至高電位。接著，如果源極(S)被拉至低電位，基極區(qū)(B)中的浮獲電荷有效地成為寄生基極電流。此寄生基極電流起動(dòng)雙極性晶體管并在MOS FET的漏極端產(chǎn)生集電極電流。流入雙極性結(jié)型晶體管的這個(gè)集電極電流即雙極性放電是不希望有的，因?yàn)樗鹪趧?dòng)態(tài)電路的漏節(jié)點(diǎn)上非預(yù)期的電荷損失。該雙極性放電降低MOS SOI FET器件的性能，并能導(dǎo)致動(dòng)態(tài)電路的功能失效，引起邏輯電路輸出錯(cuò)誤的值。
高速CMOS電路常采用一種利用預(yù)充電以提高晶體管柵極速度的多米諾電路技術(shù)，在每個(gè)時(shí)鐘周期內(nèi)把各電路節(jié)點(diǎn)預(yù)充電至某一電平。使用SOI FETs的問(wèn)題是寄生的雙極性晶體管會(huì)引起預(yù)充電各電路節(jié)點(diǎn)的雙極性放電。
因此存在消除預(yù)充電的SOI多米諾電路中寄生的雙極性晶體管效應(yīng)或雙極性消除的需要。
發(fā)明概述本發(fā)明的主要目的是提供改進(jìn)的絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路。另外的目的是提供基本上沒(méi)有負(fù)作用的并克服現(xiàn)有技術(shù)結(jié)構(gòu)的許多缺點(diǎn)的SOI多米諾電路。
簡(jiǎn)略地說(shuō)，提供用于在絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法與裝置。用于在絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置包括一個(gè)多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管。一個(gè)輸入接至此多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管。一個(gè)預(yù)放電裝置與所述多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管連接。在多米諾電路的預(yù)充電方式期間起動(dòng)此預(yù)放電裝置，使得SOI寄生雙極性晶體管不被接通。
根據(jù)本發(fā)明的特征，一個(gè)動(dòng)態(tài)輸入電路把輸入接至多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管。在預(yù)充電方式期間動(dòng)態(tài)輸入電路的輸出為低電平。在求值方式(evaluate mode)期間動(dòng)態(tài)輸入電路的輸出相當(dāng)于輸入。動(dòng)態(tài)輸入電路的輸出用于門控預(yù)放電裝置。
附圖簡(jiǎn)述依據(jù)下面對(duì)表示在各附圖中的本發(fā)明的各優(yōu)選實(shí)施例的詳細(xì)描述，可最好地了解本發(fā)明及上述的與其它的目的與優(yōu)點(diǎn)，這些附圖中圖1是表示一個(gè)常規(guī)的絕緣體上硅結(jié)構(gòu)(SOI)N溝道場(chǎng)效應(yīng)晶體管(NFET)的剖視圖；圖2是表示包括一個(gè)雙極性結(jié)型晶體管的圖1中的常規(guī)的絕緣體上硅結(jié)構(gòu)(SOI)N溝道場(chǎng)效應(yīng)晶體管(NFET)的示意圖；圖3是表示優(yōu)選實(shí)施例的一個(gè)預(yù)放電動(dòng)態(tài)門電路的示意圖；圖4是表示為優(yōu)選實(shí)施例的絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除而提供的圖3的預(yù)放電動(dòng)態(tài)門電路的示意圖；圖5是一個(gè)表示優(yōu)選實(shí)施例的動(dòng)態(tài)緩沖電路的示意圖；圖6是一個(gè)表示為優(yōu)選實(shí)施例的絕緣體上硅結(jié)構(gòu)結(jié)構(gòu)(SOI)多米諾電路中雙極性消除而提供的圖5中的預(yù)放電動(dòng)態(tài)緩沖電路的示意圖；與圖7是一個(gè)表示用于優(yōu)選實(shí)施例的絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的另一個(gè)動(dòng)態(tài)邏輯電路的示意圖。
優(yōu)選實(shí)施例的詳細(xì)描述現(xiàn)在參看附圖，在圖3中，表示優(yōu)選實(shí)施例的一個(gè)總體由標(biāo)記號(hào)300標(biāo)記的預(yù)放電動(dòng)態(tài)門電路。圖4表示用于優(yōu)選實(shí)施例的總體由標(biāo)記號(hào)400標(biāo)記的絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的預(yù)放電動(dòng)態(tài)門電路300。
預(yù)放電動(dòng)態(tài)門電路300包括一個(gè)N溝道場(chǎng)效應(yīng)晶體管(NFET)302與一個(gè)P溝道場(chǎng)效應(yīng)晶體管(PFET)304。一個(gè)低CLK信號(hào)關(guān)斷時(shí)鐘柵控的NFET302而接通PFET304。一個(gè)高電平的CLK信號(hào)接通NFET302而關(guān)斷PFET304。當(dāng)CLK信號(hào)為低時(shí)，不管IN信號(hào)如何，預(yù)放電動(dòng)態(tài)門電路300的OUT信號(hào)為L(zhǎng)OW(低)。當(dāng)CLK信號(hào)為高時(shí)，OUT等于IN信號(hào)。
圖4中，絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路包括分別連接在一個(gè)電源電壓VDD與一個(gè)預(yù)充電節(jié)點(diǎn)XPRE之間的一個(gè)受時(shí)鐘控制的預(yù)充電P溝道場(chǎng)效應(yīng)晶體管(PFET)402與一個(gè)第二PFET404。一個(gè)反相器406連接在預(yù)充電節(jié)點(diǎn)XPRE與PFET404的柵極之間。PFET402的柵極接收一個(gè)時(shí)鐘信號(hào)CLK。PFET402、404的源極接至正電源干線VDD。這兩個(gè)PFET的漏極接至預(yù)充電節(jié)點(diǎn)XPRE。在預(yù)充電方式期間，預(yù)充電PFET402在低電平時(shí)鐘周期被接通以把預(yù)充電節(jié)點(diǎn)XPRE預(yù)充電至高電平或1值電平。在求值方式期間PFET402在高電平時(shí)鐘周期被關(guān)斷。多米諾電路包括連接在正電源干線VDD與地之間的PFET408與一個(gè)N溝道FET(NFET)410。預(yù)充電節(jié)點(diǎn)XPRE接至PFET408與NFET410的柵極。PFET408與NFET410各漏極與源極的連接經(jīng)由一根標(biāo)記OUT的導(dǎo)線提供SOI多米諾電路的輸出。
多米諾電路包括多個(gè)串聯(lián)在預(yù)充電節(jié)點(diǎn)XPRE與受時(shí)鐘控制的NFET430的源節(jié)點(diǎn)NCLK之間的NFET412、414；416、418；420、422；424、426的層疊。預(yù)放電PFET432、434、436、438分別連接在地與各串聯(lián)的NFET412、414；416、418；420、422；424、426的源極與漏極的連接點(diǎn)即標(biāo)記為X0、X1、X2與X3的節(jié)點(diǎn)之間。預(yù)放電PFET432、434、436與438由連接輸入A0、A1、A2與A3的各預(yù)放電動(dòng)態(tài)門電路300的輸出所柵控。預(yù)放電PFET432、434、436和438的用途是消除SOI NFET中的雙極性放電問(wèn)題。
根據(jù)本發(fā)明的特征，通過(guò)確保SOI雙極器件決不接通來(lái)消除雙極性寄生問(wèn)題。優(yōu)選實(shí)施例的各電路保證此寄生晶體管的基極上決沒(méi)有足以能使它接通的電壓。利用預(yù)放電PFET432、434、436與438對(duì)地的放電特定擴(kuò)散保證將不存在足夠的基極電壓。在CLK為低的預(yù)充電方式期間預(yù)放電PFET432、434、436與438接通。
在預(yù)充電狀態(tài)期間輸入CLK為低態(tài)有效，這時(shí)節(jié)點(diǎn)XPRE被充電至高電平。在預(yù)充電狀態(tài)期間，由預(yù)放電動(dòng)態(tài)門電路300提供的所有輸入均為低電平。因此在預(yù)充電狀態(tài)期間PFET432、434、436與438有效地把節(jié)點(diǎn)X0、X1、X2與X3放電至一個(gè)高于地的P溝道門限電壓。結(jié)果，NFET412、416、420與424的體電壓不能達(dá)到高至足以觸發(fā)NFET412、416、420與424的相應(yīng)的寄生雙極NPN晶體管。結(jié)果，保護(hù)節(jié)點(diǎn)XPRE免除非預(yù)定的放電。
參看圖5，表示優(yōu)選實(shí)施例的一個(gè)總體由標(biāo)記號(hào)500標(biāo)記的動(dòng)態(tài)緩沖電路。圖6表示用于優(yōu)選實(shí)施例的絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路600中雙極性消除的動(dòng)態(tài)緩沖電路500。預(yù)放電動(dòng)態(tài)門電路300以十分相似于動(dòng)態(tài)緩沖電路500的方法工作以解決相似的問(wèn)題。圖6中把在SOI多米諾電路400中使用的相同標(biāo)記號(hào)用于SOI多米諾電路600中相似或相同的元件。
動(dòng)態(tài)電路500類似地處理來(lái)自一個(gè)非多米諾邏輯塊的且在多米諾電路預(yù)充電狀態(tài)期間可能為高電平的輸入情況。動(dòng)態(tài)緩沖電路500布置成一個(gè)多米諾塊，其中有關(guān)的輸入進(jìn)入新多米諾塊的求值組件504中的一個(gè)較下面的NFET器件502。由于動(dòng)態(tài)緩沖電路500是一個(gè)多米諾電路，在預(yù)充電期間它的輸出將是低電平或處于下降電平。求值組件504包括連接在電源電壓VDD與地之間的同輸入柵控NFET502串聯(lián)在一起的受時(shí)鐘控制的PFET506加NFET508。一個(gè)預(yù)充電PFET510連接在預(yù)充電節(jié)點(diǎn)PRE之間。動(dòng)態(tài)緩沖電路500包括連接在電源干線VDD與地之間的一個(gè)PFET512與一個(gè)N溝道FET(NFET)514。預(yù)充電節(jié)點(diǎn)PRE接至PFET512與NFET514的柵極。PFET512與NFET514的各漏極與源極的連接點(diǎn)提供動(dòng)態(tài)緩沖電路500的輸出。
當(dāng)CLK＝0時(shí)，動(dòng)態(tài)緩沖電路500阻止IN信號(hào)通過(guò)，從而迫使OUT信號(hào)為低。然而。當(dāng)CLK＝1時(shí)，OUT信號(hào)將等于IN信號(hào)。由于要把到達(dá)多米諾門的所有輸入信號(hào)處理成在預(yù)充電狀態(tài)期間當(dāng)CLK＝0時(shí)不管其狀態(tài)如何，因此在此電路前面增加動(dòng)態(tài)緩沖電路500是解決此問(wèn)題的一個(gè)辦法。這時(shí)迫使所有輸入信號(hào)在預(yù)充電期間均為低電平，其在預(yù)充電狀態(tài)期間起動(dòng)或接通放電器件PFET432、434、436與438。
圖7表示優(yōu)選實(shí)施例的一個(gè)總體由標(biāo)記號(hào)700標(biāo)記的替代的SOI多米諾電路。SOI多米諾電路700有較少的晶體管因而運(yùn)行速度比SOI多米諾電路400與600稍快。此SOI多米諾電路包括一對(duì)連接在電源干線VDD與預(yù)充電節(jié)點(diǎn)YPRE之間的預(yù)充電PFET702與704。柵極接至預(yù)充電節(jié)點(diǎn)YPRE的一個(gè)PFET706與一個(gè)NFET708連接在VDD與地之間。它們?cè)谝桓鶚?biāo)記OUT的引線上提供SOI多米諾電路700的輸出。
圖7表示雙極性寄生的NFET710的源極與NFET712的漏極連接處的有關(guān)節(jié)點(diǎn)XC怎樣通過(guò)PFET714放電，從而消除雙極性寄生的威脅。在預(yù)充電期間PFET716將總是下拉項(xiàng)部的求值NFET710的柵極，以消除潛通路。NFET718是一個(gè)“通行門”它在預(yù)充電期間禁止但通過(guò)來(lái)自非多米諾邏輯的A0輸入，且只在時(shí)鐘的求值階段期間可以是高電平或低電平。NFET718最好是一個(gè)低域值FET，而由于此輸入不驅(qū)動(dòng)一個(gè)求比值電路，因而通過(guò)的信號(hào)是否只達(dá)到VDD減去NFET718的域值電壓Vt是不要緊的。SOI多米諾電路700只使用3個(gè)FET714、716與718，且唯一的延遲是通過(guò)經(jīng)過(guò)通行門NFET718的A0。由FET714、716與718形成的輸入電路只是對(duì)預(yù)充電期間不保證是下降電平的預(yù)充電多米諾電路的輸入才需要。接至由NFET720、722、724與728形成的求值組件的輸入可以來(lái)自多米諾邏輯電路并在預(yù)充電狀態(tài)期間為低電平。
圖7中，使用A0作為優(yōu)選實(shí)施例的帶有雙極性消除輸入電路700的一個(gè)例子，但輸入A0、A1、A2的任一或全部都可使用此技術(shù)。應(yīng)了解動(dòng)態(tài)門300與動(dòng)態(tài)緩沖電路500可帶有在預(yù)放電期間不保證是下降電平的輸入A0、A1、A2、A3的任一或全部。
應(yīng)當(dāng)了解可使用帶有一個(gè)加在它們的柵極上的反向時(shí)鐘的NFET來(lái)代替PFET714與716。事實(shí)上，如果把一個(gè)NFET用于PFET716以保證NFET718的柵極牢靠地保持在地電位而非地電位以上的域限值，則將產(chǎn)生一個(gè)更安全的設(shè)計(jì)。注意如果A0為低電平或下降電平，當(dāng)CLK再次變高時(shí)，在求值期間它將被迅速地帶低至地電位。低域限PFET用于PFET716是一個(gè)慎重使用的器件，因低域限PFET716的域值將低于NFET718的正常域值。由于加在NFET718源極上的一個(gè)小電壓不會(huì)產(chǎn)生雙極性寄生問(wèn)題，因此任一NFET或者PFET可用于PFET714。
應(yīng)懂得本發(fā)明的原理適用于由PFET組成的多米諾邏輯電路。
已參照附圖中表示的本發(fā)明各實(shí)施例的細(xì)節(jié)而描述了本發(fā)明，這些細(xì)節(jié)并不意味著限制如附加的權(quán)利要求書(shū)中聲明的本發(fā)明的范圍。
權(quán)利要求
1.一種用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法包括步驟提供一個(gè)接至一個(gè)多米諾SOI場(chǎng)效應(yīng)晶體管的放電器件；與在多米諾電路的預(yù)充電方式期間起動(dòng)所述放電器件。
2.根據(jù)權(quán)利要求1的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法，其中在多米諾電路的預(yù)充電方式期間起動(dòng)所述放電器件的步驟包括通過(guò)一個(gè)動(dòng)態(tài)電路把一個(gè)輸入接至所述多米諾SOI場(chǎng)效應(yīng)晶體管與利用所述動(dòng)態(tài)電路的輸出以起動(dòng)所述放電器件，所述動(dòng)態(tài)電路在所述預(yù)充電方式期間提供一個(gè)低輸出。
3.根據(jù)權(quán)利要求2的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法，其中所述動(dòng)態(tài)電路在求值方式期間提供一個(gè)相應(yīng)于所述輸入的輸出。
4.根據(jù)權(quán)利要求3的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法，包括提供一個(gè)用作所述動(dòng)態(tài)電路的動(dòng)態(tài)門電路的步驟。
5.根據(jù)權(quán)利要求4的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法，包括提供由一對(duì)場(chǎng)效應(yīng)晶體管組成的所述動(dòng)態(tài)門電路的步驟，所述一對(duì)場(chǎng)效應(yīng)晶體管的一個(gè)柵控場(chǎng)效應(yīng)晶體管連接在所述輸入與所述多米諾SOI場(chǎng)效應(yīng)晶體管之間。
6.根據(jù)權(quán)利要求5的用于絕緣于上硅(SOI)多米諾電路中雙極性消除的方法，包括提供所述一對(duì)場(chǎng)效應(yīng)晶體管的另一個(gè)場(chǎng)效應(yīng)晶體管用于放電所述柵控場(chǎng)效應(yīng)晶體管的步驟。
7.根據(jù)權(quán)利要求3的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法，包括提供一個(gè)用作所述動(dòng)態(tài)電路的動(dòng)態(tài)緩沖電路的步驟。
8.根據(jù)權(quán)利要求7的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法，包括提供一個(gè)用作所述動(dòng)態(tài)電路的動(dòng)態(tài)緩沖電路的步驟，所述動(dòng)態(tài)緩沖電路包括一個(gè)多米諾邏輯塊。
9.一種用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置包括一個(gè)多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管；一個(gè)接至所述多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管的輸入；與一個(gè)接至所述多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管的預(yù)放電器件；所述預(yù)放電器件在所述多米諾電路的預(yù)充電方式期間被起動(dòng)。
10.根據(jù)權(quán)利要求9的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述預(yù)充電器件在所述多米諾電路的求值方式期間關(guān)斷。
11.根據(jù)權(quán)利要求9的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，包括一個(gè)用于起動(dòng)所述預(yù)充電器件的動(dòng)態(tài)電路。
12.根據(jù)權(quán)利要求11的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述動(dòng)態(tài)電路包括一個(gè)動(dòng)態(tài)門電路，所述動(dòng)態(tài)門電路包括一個(gè)第一場(chǎng)效應(yīng)晶體管，把所述輸入連接至所述多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管。
13.根據(jù)權(quán)利要求12的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述動(dòng)態(tài)門電路包括一個(gè)連接在所述第一場(chǎng)效應(yīng)晶體管與地之間的第二場(chǎng)效應(yīng)晶體管。
14.根據(jù)權(quán)利要求11的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述動(dòng)態(tài)電路包括一個(gè)動(dòng)態(tài)緩沖電路。
15.根據(jù)權(quán)利要求14的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述動(dòng)態(tài)緩沖電路包括一個(gè)多米諾邏輯塊。
16.根據(jù)權(quán)利要求11的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述動(dòng)態(tài)電路在所述預(yù)充電方式期間提供一個(gè)低輸出。
17.根據(jù)權(quán)利要求11的用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置，其中所述動(dòng)態(tài)電路在求值方式期間把所述輸入接至所述多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管。
全文摘要
簡(jiǎn)單地說(shuō),提供用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的方法與裝置。用于絕緣體上硅結(jié)構(gòu)(SOI)多米諾電路中雙極性消除的裝置包括一個(gè)多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管(402)。一個(gè)輸入接至此多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管(402)。一個(gè)預(yù)放電器件連接所述多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管(402)。預(yù)放電器件在多米諾電路的預(yù)充電方式期間起動(dòng),使SOI寄生雙極性晶體管不起動(dòng)。一個(gè)動(dòng)態(tài)輸入電路(300)把輸入接至多米諾絕緣體上硅結(jié)構(gòu)(SOI)場(chǎng)效應(yīng)晶體管(402)。在預(yù)充電方式期間動(dòng)態(tài)輸入電路(300)的輸出為低電平。在求值方式期間動(dòng)態(tài)輸入電路(300)的輸出相當(dāng)于輸入。動(dòng)態(tài)輸入電路(300)的輸出用于柵控預(yù)放電器件。
文檔編號(hào)H01L29/66GK1344436SQ99816482
公開(kāi)日2002年4月10日 申請(qǐng)日期1999年8月27日 優(yōu)先權(quán)日1999年3月16日
發(fā)明者安德魯·D·達(dá)維斯, 薩爾瓦特·N·斯特里諾, 杰弗·V·特蘭, 羅伯特·R·威廉斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司