專利名稱：半導(dǎo)體集成電路器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，尤其涉及當將其應(yīng)用于具有高性能和高穩(wěn)定性的高度集成的電路器件時更有效的技術(shù)。
背景技術(shù)：
隨著提高半導(dǎo)體器件的性能和半導(dǎo)體器件微型化的趨勢，已經(jīng)頻繁采用能夠減小掩膜的對準誤差的自對準技術(shù)。
例如，在日本專利申請未審公開號No.平11(1999)-26714中所公開的技術(shù)就是用氮化硅膜覆蓋構(gòu)成DRAM存儲單元的MISFET(金屬-絕緣體半導(dǎo)體場效應(yīng)晶體管)的柵極；形成由氧化硅膜構(gòu)成的層間絕緣膜；然后形成用于連接MISFET的源和漏區(qū)的栓塞。在要形成上述栓塞的連接孔的加工步驟中，分兩個步驟進行蝕刻，即第一蝕刻子步驟允許蝕刻氧化硅膜，但不允許很容易地蝕刻氮化硅膜，第二蝕刻子步驟允許蝕刻氮化硅膜。由于加工的DRAM存儲單元的MISFET(選擇MISFET)具有最小的加工尺寸，因此，在形成柵極之間的連接孔時，柵極圖形和連接孔圖形之間的掩膜誤對準不可避免，不用自對準技術(shù)就不可能實現(xiàn)連接孔的精確加工。在上述文獻公開的技術(shù)中，覆蓋柵極的氮化硅膜起蝕刻停止膜的作用，從而可以用與柵極自對準的方式加工連接孔。
根據(jù)上述技術(shù)，形成的氧化硅膜比作為層間絕緣膜的氧化硅膜和作為蝕刻停止膜的氮化硅膜更薄，使得在上述第一蝕刻子步驟中，可以進行充分的過蝕。甚至在晶片上可以形成具有均勻厚度的小連接孔或大縱橫比的連接孔，另外，可以提高加工余量。在第二蝕刻子步驟中，由于作為蝕刻停止膜的氮化硅膜具有足夠小的厚度，即使進行充分的過蝕，也可以避免襯底的過度蝕刻。簡言之，可以以和襯底表面自對準的方式形成連接孔。特別是，當連接孔的底部與元件隔離區(qū)疊加時，有一種可能性就是構(gòu)成元件隔離區(qū)的氧化硅膜被過蝕。采用兩步蝕刻，可以將元件隔離區(qū)的過蝕控制在允許的范圍內(nèi)。結(jié)果，可以抑制由于襯底(元件隔離區(qū))的過蝕而引起的MISFET的漏電流，從而在DRAM的情況下，可以提高刷新性能。
例如，可以將上述關(guān)于襯底表面的自對準工藝應(yīng)用于利用大馬士革工藝的布線步驟中。具體來說，當在層間絕緣膜中限定用于金屬化的布線溝槽或連接孔時，預(yù)先在對應(yīng)于布線溝槽的底部或連接孔的底部位置形成薄的氮化硅膜，然后，以與上述兩步蝕刻步驟相同的方式形成布線溝槽或連接孔。在該步驟中，能夠抑制在布線溝槽或連接孔的底部的部件過蝕，提高布線溝槽或連接孔深度的一致性，確實實現(xiàn)布線層之間的連接。
氮化硅膜有各種形成方法，例如熱CVD(化學(xué)汽相淀積)和等離子CVD。例如，在日本專利申請未審公開號No.平2(1990)-224430中公開了一種技術(shù)，利用單硅烷(SiH4)和氮(N2)作為原料氣體，通過ECR(電子回旋共振)形成的氮化硅膜作為層間絕緣膜或鈍化膜。在日本專利申請未審公開號No.昭63(1988)-132434中公開了一種技術(shù)，利用單硅烷(SiH4)和氮(N2)作為原料氣體，通過ECR-CVD形成的氮化硅膜作為鈍化膜。
然而，本發(fā)明人認為，上述技術(shù)仍然存在問題。只有本發(fā)明人通過測試和研究得到了對下面要描述的問題的認識，這些內(nèi)容還沒有被公開過。
隨著半導(dǎo)體器件小型化和性能提高的趨勢，已經(jīng)對熱處理進行了嚴格的控制。對于半導(dǎo)體器件的小型化，需要精確控制擴散層(雜質(zhì)半導(dǎo)體區(qū))的位置和深度。在精確控制形成了擴散層之后，最好不要進行高溫工藝，，因為這樣會引起雜質(zhì)的擴散，從而引起擴散層的位置變化。還需要精確控制擴散層中的雜質(zhì)濃度，使得最好能夠避免估計會引起雜質(zhì)濃度波動的、擴散層中雜質(zhì)的再擴散。對于半導(dǎo)體器件性能的提高，則希望在雜質(zhì)擴散層上或柵極的表面上形成硅化物層。由于硅化物層不耐熱，因此在形成硅化物層之后進行高溫工藝會引起各種問題，例如，由于硅化物層和硅層之間的再反應(yīng)，導(dǎo)致硅化物層的成分變化，由于這種成分變化，降低了所述硅化物層的導(dǎo)電率，硅化物層中應(yīng)力增加，出現(xiàn)孔隙。
因此，不可能形成覆蓋柵極的、用于自對準的氮化硅膜，或者利用熱CVD、高溫(通常700度或更高)形成膜的方法，形成氮化硅膜，該氮化硅膜用于以自對準的方式，形成大馬士革工藝的布線溝槽或連接孔。根據(jù)本發(fā)明人的認識，通過熱CVD形成氮化硅膜還伴隨著另外一個問題，在形成膜的過程中產(chǎn)生的活潑的氫(H)在擴散層或MISFET的溝道區(qū)中擴散，從而引起閾電壓(Vth)的波動。
因此，本發(fā)明人研究了利用等離子CVD形成氮化膜，這樣可以在低溫(一般大約400度)形成膜。
然而，通過等離子CVD形成的氮化硅膜具有缺陷，該缺陷可以使器件的性能惡化。
上述缺陷是在要形成氮化硅膜的表面上產(chǎn)生等離子感應(yīng)損害，該損害是由等離子工藝或離子轟擊中產(chǎn)生的殘基而引起的。這會導(dǎo)致其上要形成氮化硅膜的多晶硅膜(柵極)或擴散層(半導(dǎo)體襯底)中的雜質(zhì)(硼(B)、磷(P)等)失活，或者多晶硅膜或擴散層中的懸掛鍵增加，引起它們的電阻增加。
在通過等離子CVD形成氮化硅膜時，由于好的階梯覆蓋，因此采用單硅烷(SiH4)、氨(NH3)和氮(N2)作為原料氣體，但是這種利用SiH4/NH3/N2作為原料形成的等離子CVD膜(氮化硅膜)含有許多氫(H)。通過后續(xù)的熱處理，氫從膜中釋放，引起膜(氮化硅膜)的應(yīng)力增加。膜的應(yīng)力增加是器件特性惡化的誘因。顯著的增加會引起膜的剝離，并且可能引起器件失效。
因此，所釋放的氫氣在半導(dǎo)體襯底的用作柵極的多晶硅層或擴散層(源。漏)中擴散，成為在多晶硅膜或擴散層中失活雜質(zhì)的原因，導(dǎo)致了柵極或源。漏電阻的增加。
這樣在多晶硅膜或擴散層中釋放和擴散的氫更便于多晶硅膜和擴散層中雜質(zhì)(特別是硼(B))的運動，便于雜質(zhì)(特別是硼(B))在MISFET的溝道區(qū)中擴散。該效應(yīng)會引起MISFET閾電壓(Vth)的波動，從而使半導(dǎo)體器件的性能惡化。
如上所述，在低溫形成的氮化硅膜中，估計膜中包含的許多氫會使器件的特性惡化。即使在淀積狀態(tài)時，利用SiH4/NH3/N2作為原料氣體形成的氮化硅膜包含許多的氫。該缺陷假定也可以通過下列方法來解決，即對得到的膜進行熱處理，以從膜中釋放氫。從而減小其氫的含量。但該方法在熱處理后會引起膜的剝離，產(chǎn)生另外的物質(zhì)。另外，當剛好在膜剝離的位置形成接觸孔時，會出現(xiàn)連接部件的有效區(qū)失效，從而引起接觸部分的導(dǎo)電失效。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種技術(shù)，能夠在低溫形成用于自對準的氮化硅膜，同時減小氫的含量。
本發(fā)明的另一個目的是提供一種膜的形成方法，能夠在形成氮化硅膜時，減小等離子感應(yīng)損害。
本發(fā)明的再一個目的是提供一種半導(dǎo)體器件，其中多晶硅膜的電阻具有小的波動，并且MISFET的閾電壓具有小的波動。
本發(fā)明的再一個目的是提供一種具有高性能和高穩(wěn)定性的半導(dǎo)體器件。
從這里的描述和附圖，本發(fā)明的上述和其它的目的、新穎的特征將變得顯而易見。
下面將綜述由本申請所公開的典型發(fā)明。
在本發(fā)明的半導(dǎo)體器件及其制造工藝中，當通過等離子CVD形成時，在350度或更高的溫度(最好400度或更高)形成用于自對準的氮化硅膜。另外，利用具有單硅烷和氮作為原料氣體的二元氣體來形成氮化硅膜。
在350度或更高的溫度(最好400度或更高)形成氮化硅膜使其能夠在淀積狀態(tài)下減小膜中的氫含量，從而抑制膜應(yīng)力的增加，以及在后續(xù)的熱處理中釋放的氫增加。另外，用二元氣體(單硅烷和氮)使其能夠減小等離子感應(yīng)損害，從而減小淀積狀態(tài)時的氫含量。通過這些努力，可以防止用于自對準的氮化硅膜的剝離，抑制膜中包含的氫的釋放。通過抑制氫從膜中釋放，可以防止柵極或源和漏區(qū)中雜質(zhì)的失活，從而可以抑制電阻的波動和MISFET閾電壓的波動。結(jié)果，可以得到高穩(wěn)定性的半導(dǎo)體。不用說，當考慮采用硅化物層來提高半導(dǎo)體器件(MISFET)的性能時，氮化硅膜的形成溫度不用設(shè)得像采用熱CVD時的溫度那樣高。
在本發(fā)明中，為了防止水的侵入，步驟的分布是重要的，因此將利用三元原料氣體(單硅烷、氨和氮)、通過等離子CVD形成的氮化硅膜作為鈍化膜應(yīng)用于半導(dǎo)體器件中，該器件的性能不依賴于鈍化膜中的氫含量。
當比較用于自對準的氮化硅膜和鈍化膜時，前者具有更小的氫含量，并且在更高的溫度下形成。
下面將列出這里所公開的本發(fā)明。
1.一種根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上有選擇地形成第一絕緣膜(例如，元件隔離區(qū))；(b)在半導(dǎo)體襯底的表面上，形成通過第二絕緣膜(例如，柵絕緣膜)的第一導(dǎo)體件(例如，柵極)；(c)在半導(dǎo)體襯底表面上的區(qū)中形成半導(dǎo)體層(例如，源、漏)，其中第一絕緣膜和第一導(dǎo)體件不存在；(d)形成第三絕緣膜(例如，用于自對準的膜)，以覆蓋第一導(dǎo)體件、半導(dǎo)體層和第一絕緣膜；(e)在第三絕緣膜上形成第四絕緣膜(例如，層間絕緣膜)；(f)在第四和第三絕緣膜中形成第一開口(例如，接觸孔)；(g)在第一開口中形成第二導(dǎo)體件(例如，栓塞)和(h)在第四絕緣膜上形成第五絕緣膜(例如，鈍化膜)，其中第三和第五絕緣膜是通過等離子CVD形成的氮化硅膜，第三絕緣膜在高于第五絕緣膜的溫度下形成。
2.根據(jù)第一項的半導(dǎo)體器件的制造方法，其中第一和第四絕緣膜是氧化硅膜，形成第一開口的步驟包括在允許第四絕緣膜比第三絕緣膜的蝕刻量大的條件下蝕刻第四絕緣膜；在允許第三絕緣膜比第一絕緣膜的蝕刻量大的條件下蝕刻第三絕緣膜。
3.根據(jù)第一項的半導(dǎo)體器件的制造方法，其中利用含氨的反應(yīng)氣體形成第五絕緣膜，而利用不含氨的反應(yīng)氣體形成第三絕緣膜。
4.根據(jù)第一項的半導(dǎo)體器件的制造方法，在步驟(c)和(d)之間還包括在半導(dǎo)體層的表面上形成硅化物層的步驟。
5.根據(jù)第四項的半導(dǎo)體器件的制造方法，其中第二導(dǎo)體件包含第一導(dǎo)體層(例如，氮化鈦層)和第二導(dǎo)體層(例如，鎢層)，第一導(dǎo)體層比第二導(dǎo)體層薄，并且位于第二導(dǎo)體層的下面。
6.根據(jù)第一項的半導(dǎo)體器件的制造方法，在步驟(g)和(h)之間還包括步驟(i)形成第三導(dǎo)體件(例如，互連)；(j)在形成在第五絕緣膜中的第二開口中連接，以露出第三導(dǎo)電件的部分，第三導(dǎo)體件具有外連接導(dǎo)體件(例如，連接導(dǎo)線或突起電極)。
7.根據(jù)第一項的半導(dǎo)體器件的制造方法，其中第一導(dǎo)體件由含硼的硅層形成。
8.根據(jù)第一項的半導(dǎo)體器件的制造方法，其中導(dǎo)體件由三個導(dǎo)體層制成，即由硅制成的第一導(dǎo)體層、第二導(dǎo)體層、由難熔金屬(例如，鈦、鈷或鎢)制成的(例如，作為阻擋層的氮化鎢)第三導(dǎo)體層。
9.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上有選擇地形成第一絕緣膜(例如，元件隔離區(qū))；(b)在半導(dǎo)體襯底的表面上，形成通過第二絕緣膜(例如，柵絕緣膜)的第一導(dǎo)體件(例如，柵極)；(c)在半導(dǎo)體襯底表面上的區(qū)中形成半導(dǎo)體層(例如，源、漏)，其中第一絕緣膜和第一導(dǎo)體件不存在；(d)形成第三絕緣膜(例如，用于自對準的膜)，以覆蓋第一導(dǎo)體件、半導(dǎo)體層和第一絕緣膜；(e)在第三絕緣膜上形成第四絕緣膜(例如，層間絕緣膜)；(f)在第四和第三絕緣膜中形成第一開口(例如，接觸孔)；(g)在第一開口中形成第二導(dǎo)體件(例如，栓塞)和(h)在第四絕緣膜上形成第五絕緣膜(例如，鈍化膜)，其中第三和第五絕緣膜是通過等離子CVD形成的氮化硅膜，第三絕緣膜具有比第五絕緣膜小的氫含量。
10.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上形成第一絕緣膜(例如，用于自對準的膜)；(b)在第一絕緣膜上形成第二絕緣膜(例如，用于金屬化的絕緣膜)；(c)在第二和第一絕緣膜中形成開口(例如，用于大馬士革的溝槽)；(d)在開口中形成導(dǎo)體層(例如，互連)；和(e)在導(dǎo)體層上形成第三絕緣膜(例如，鈍化膜)，其中第一和第三絕緣膜是通過等離子CVD形成的氮化硅膜，第一絕緣膜是在比第三絕緣膜的溫度高的溫度下形成的。
11.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上形成第一絕緣膜(例如，用于自對準的膜)；(b)在第一絕緣膜上形成第二絕緣膜(例如，用于金屬化的絕緣膜)；(c)在第二和第一絕緣膜中形成開口(例如，用于大馬士革的溝槽)；(d)在開口中形成導(dǎo)體層(例如，互連)；和(e)在導(dǎo)體層上形成第三絕緣膜(例如，鈍化膜)，其中第一和第三絕緣膜是通過等離子CVD形成的氮化硅膜，第一絕緣膜具有比第三絕緣膜小的氫含量。
12.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上有選擇地形成第一絕緣膜(例如，元件隔離區(qū))；(b)在半導(dǎo)體襯底表面上的區(qū)中形成半導(dǎo)體層(例如，源、漏)，其中第一絕緣膜不存在；(c)在半導(dǎo)體層的表面上形成難熔金屬硅化物層；(d)形成第二絕緣膜(例如，用于自對準的膜)，以覆蓋難熔金屬硅化物層和第一絕緣膜；(e)在第二絕緣膜上形成第三絕緣膜(例如，層間絕緣膜)；(f)在第三和第二絕緣膜中形成開口(例如，接觸孔)；和(g)在開口中形成導(dǎo)體件(例如，栓塞)，其中第二絕緣膜是在400度或更高的溫度下通過等離子CVD形成的氮化硅膜。
13.根據(jù)第12項描述的半導(dǎo)體器件的制造方法，其中利用具有單硅烷和氮而不含有氨的反應(yīng)氣體來形成第二絕緣膜。
14.根據(jù)第12項描述的半導(dǎo)體器件的制造方法，其中第三絕緣膜是氧化硅膜，形成所述開口的步驟包括在允許第三絕緣膜比第二絕緣膜的蝕刻量大的條件下蝕刻第三絕緣膜；在允許第二絕緣膜比第一絕緣膜的蝕刻量大的條件下蝕刻第二絕緣膜。
15.根據(jù)第12項描述的半導(dǎo)體器件的制造方法，其中硅化物層的形成步驟還包括(h)在半導(dǎo)體層和第一絕緣膜上淀積難熔金屬膜；(i)熱處理半導(dǎo)體襯底，從而在半導(dǎo)體層的表面上形成硅化物層；和(j)除去第一絕緣膜上的難熔金屬膜。
16.根據(jù)第12項的半導(dǎo)體器件的制造方法，其中導(dǎo)體件包含第一導(dǎo)體層和第二導(dǎo)體層，第一導(dǎo)體層比第二導(dǎo)體層薄，并位于第二導(dǎo)體層的下面。
17.根據(jù)第16項的半導(dǎo)體器件的制造方法，其中第一導(dǎo)體層是氮化鈦層，而第二導(dǎo)體層是鎢層。
18.一種根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上有選擇地形成第一絕緣膜(例如，元件隔離區(qū))；(b)在半導(dǎo)體襯底的表面上，形成通過第二絕緣膜(例如，柵絕緣膜)的第一導(dǎo)體件(例如，柵極)；(c)在半導(dǎo)體襯底表面上的區(qū)中形成半導(dǎo)體層(例如，源、漏)，其中第一絕緣膜和第一導(dǎo)體件不存在；(d)形成第三絕緣膜(例如，用于自對準的膜)，以覆蓋第一導(dǎo)體件、半導(dǎo)體層和第一絕緣膜；(e)在第三絕緣膜上形成第四絕緣膜(例如，層間絕緣膜)，其中第一導(dǎo)體件是含硼的硅膜，第三絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
19.根據(jù)第18項的半導(dǎo)體器件的制造方法，其中利用具有單硅烷和氮而不含有氨的反應(yīng)氣體來形成第三絕緣膜。
20.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上形成第一絕緣膜(例如，用于自對準的膜)；(b)在第一絕緣膜上形成第二絕緣膜(例如，用于形成大馬士革溝槽的絕緣膜)；(c)在第二和第一絕緣膜中形成開口(例如，用于大馬士革的溝槽)；(d)在開口中形成導(dǎo)體層(例如，互連)，其中第一絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
21.根據(jù)第20項的半導(dǎo)體器件的制造方法，其中第二絕緣膜是氧化硅膜。
22.根據(jù)第20項的半導(dǎo)體器件的制造方法，其中形成導(dǎo)體的步驟包括形成作為下層的第一導(dǎo)體層和作為上層的第二導(dǎo)體層，第二導(dǎo)體層由銅制成，第一導(dǎo)體層起防止銅擴散的作用。
23.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括(a)通過第一絕緣膜(例如，柵絕緣膜)，在半導(dǎo)體襯底上淀積第一導(dǎo)體層、第二導(dǎo)體層、第三導(dǎo)體層以及第二絕緣膜(例如，頂絕緣膜)，其中第一導(dǎo)體層由硅制成，第二導(dǎo)體層和第三導(dǎo)體層由難熔金屬制成；(b)將第二絕緣膜以及第三、第二和第一導(dǎo)體層加工成預(yù)定圖形；和(c)在第二絕緣膜上形成第三絕緣膜(例如，用于自對準的膜)，其中第二絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
24.根據(jù)第23項的半導(dǎo)體器件的制造方法，其中第三絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
25.根據(jù)本發(fā)明的半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)有選擇地形成在半導(dǎo)體襯底表面上的第一絕緣膜(例如，元件隔離區(qū))；
(c)通過第二絕緣膜(例如，柵絕緣膜)，形成在半導(dǎo)體襯底表面上的第一導(dǎo)體件(例如柵極)；(d)在半導(dǎo)體襯底的表面上，設(shè)置在第一絕緣膜和第一導(dǎo)體件之間的半導(dǎo)體層(例如，源.漏，擴散層，互連)；(e)形成在第一導(dǎo)體件、第一絕緣膜和半導(dǎo)體層上的第三絕緣膜(例如，用于自對準的膜)；(f)形成在第三絕緣膜上的第四絕緣膜(例如，層間絕緣膜)；(g)形成在開口中的第二導(dǎo)體件(例如，栓塞)，所述開口限定在第三和第四絕緣膜中；和(h)形成在第二導(dǎo)體件上的第五絕緣膜(例如，鈍化膜)，其中第三和第五絕緣膜是通過等離子CVD形成的氮化硅膜，第三絕緣膜的氫含量比第五絕緣膜小。
26.根據(jù)第25項的半導(dǎo)體器件，其中第二導(dǎo)體件包含第一導(dǎo)體層和第二導(dǎo)體層，第一導(dǎo)體層比第二導(dǎo)體層薄，并且位于第二導(dǎo)體層的下面。
27.根據(jù)第26項的半導(dǎo)體器件，其中第一導(dǎo)體件是氮化鈦層，第二導(dǎo)體層是鎢層。
28.根據(jù)第25項的半導(dǎo)體器件，其中難熔金屬硅化物層形成在半導(dǎo)體層的表面上。
29.根據(jù)第25項的半導(dǎo)體器件，其中第一導(dǎo)體件由含硼的硅層形成。
30.根據(jù)本發(fā)明的半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)通過第一絕緣膜(例如，柵絕緣膜)，形成在半導(dǎo)體襯底上的第一導(dǎo)體件(例如，柵極)；(c)形成在第一導(dǎo)體件上的第二絕緣膜(例如，頂絕緣膜)；和(d)形成在第二絕緣膜上的第三絕緣膜(例如，鈍化膜)，其中第二和第三絕緣膜是通過等離子CVD形成的氮化硅膜，第二絕緣膜具有比第三絕緣膜更小的氫含量。
31.根據(jù)第30項的半導(dǎo)體器件，還包括(e)在半導(dǎo)體襯底的表面上，設(shè)置在第一導(dǎo)體件的相對端部上的第一和第二導(dǎo)體區(qū)，
其中第一導(dǎo)體件起晶體管的柵的作用，第一和第二半導(dǎo)體區(qū)起晶體管的源和漏的作用，在從源向漏的方向上，第二絕緣膜具有與第一導(dǎo)體件基本上相等的寬度。
32.根據(jù)第30項的半導(dǎo)體器件，還包括(e)形成在第二絕緣膜上的第二導(dǎo)體件(例如，互連)和(f)與第二導(dǎo)體件連接的外連接導(dǎo)體件(例如，突起)，其中第三絕緣膜具有開口，在該開口中，外連接導(dǎo)體件已經(jīng)與第二導(dǎo)體件連接。
33.根據(jù)本發(fā)明的半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)通過第一絕緣膜(例如，柵絕緣膜)，形成在半導(dǎo)體襯底上的第一導(dǎo)體件(例如，柵極)，并具有側(cè)壁；(c)形成在第一導(dǎo)體件側(cè)壁上的第二絕緣膜(例如，側(cè)壁)；和(d)形成在第一導(dǎo)體膜上的第三絕緣膜(例如，鈍化膜)，其中第二和第三絕緣膜是通過是通過等離子CVD形成的氮化硅膜，第二絕緣膜具有比第三絕緣膜更小的氫含量。
34.根據(jù)第33項的半導(dǎo)體器件，還包括(3)形成在第二絕緣膜上的第二導(dǎo)體件(例如，互連)和(f)與第二導(dǎo)體件連接的外連接導(dǎo)體件(例如，突起)，其中第三絕緣膜具有開口，在該開口中，外連接導(dǎo)體件已經(jīng)與第二導(dǎo)體件連接。
35.根據(jù)本發(fā)明的半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)半導(dǎo)體襯底上的第一絕緣膜(例如，用于自對準的膜)；(c)第一絕緣膜上的第二絕緣膜(例如，用于形成布線溝槽的絕緣膜)；(d)形成在第一開口中的第一導(dǎo)體件(例如，互連)，所述第一開口限定在第一和第二絕緣膜中；(e)第一導(dǎo)體件上的第三絕緣膜(例如，層間絕緣膜)；(f)第三絕緣膜上的第二導(dǎo)體件(例如，互連)，和(g)第二導(dǎo)體件上的第四絕緣膜(例如，鈍化膜)，其中第一和第四絕緣膜是通過等離子CVD形成的氮化硅膜，第一絕緣膜具有比第四絕緣膜更小的氫含量。
36.根據(jù)第35項的半導(dǎo)體器件，還包括(h)與第二導(dǎo)體件連接的外連接導(dǎo)體件，其中第四絕緣膜具有第二開口，在該第二開口中，外連接導(dǎo)體件已經(jīng)與第二導(dǎo)體件連接。
37.根據(jù)第36項的半導(dǎo)體器件，其中第二絕緣膜是氧化硅膜。
38.根據(jù)第12項的半導(dǎo)體器件的制造方法，在步驟(a)和(b)之間，還包括形成由硅材料制成的第一導(dǎo)體件(例如，柵極)的步驟，其中在步驟(c)中，在第一導(dǎo)體件的表面上形成高熔點硅化物層。
39.根據(jù)第25項的半導(dǎo)體器件，其中第一導(dǎo)體件由硅材料制成。在第一導(dǎo)體件的表面上已經(jīng)形成了難熔金屬硅化物層。
40.根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，包括形成用于自對準第一氮化硅膜和形成用于鈍化的第二氮化硅膜，其中利用包含單硅烷和氮的原材料氣體，通過等離子CVD形成第一氮化硅膜，利用包含單硅烷、氨和氮的原材料氣體，通過等離子CVD形成第二氮化硅膜。
41.根據(jù)第40項的半導(dǎo)體器件的制造方法，其中在比第二氮化硅膜的溫度高的溫度下形成第一氮化硅膜。
42.根據(jù)第40項的半導(dǎo)體器件的制造方法，其中在400度或更高的溫度下形成第一氮化硅膜。
43.本發(fā)明的半導(dǎo)體器件，包括用于自對準的第一氮化硅膜和用于鈍化的第二氮化硅膜，其中在根據(jù)對第一氮化硅膜的FT-IR分析得到的Si-H/Si-N鍵合比R1和根據(jù)對第二氮化硅膜的FT-IR分析得到的Si-H/Si-N鍵合比R2之間，有R1＜R2的關(guān)系。
44.根據(jù)第43項的半導(dǎo)體器件，其中通過FT-IR分析，第一氮化硅膜的Si-H鍵合是2×1021cm-3或更小。
括弧中的內(nèi)容只是舉例，本發(fā)明并不限于此。
下面將簡要描述通過上面所公開的發(fā)明中的典型發(fā)明所能得到的效果。
(1)可以在低溫下形成用于自對準的氮化硅膜，具有小的氫含量。
(2)當形成氮化硅膜時，可以減小等離子感應(yīng)圖像。
(3)可以提供一種半導(dǎo)體器件，其中多晶膜電阻具有較小的波動，MISFET的閾電壓具有較小的波動。
(4)可以提供高性能和高穩(wěn)定性的半導(dǎo)體器件。
附圖的簡要說明

圖1-14是截面圖，按照步驟的順序，說明本發(fā)明實施例1的半導(dǎo)體器件的制造方法；圖15是曲線圖，顯示了在不同的膜形成溫度下，氮化硅膜中的氫含量；圖16是曲線圖，顯示了通過氮化硅膜的退火，氫含量變化率和退火后應(yīng)力變化之間的關(guān)系；圖17畫出了當給含硼的多晶硅膜上的氮化硅膜退火時，多晶硅膜的薄膜電阻與退火溫度的曲線圖；圖18是顯示MISFET的NBTI特性的曲線圖；圖19是說明平帶電壓的偏移量的曲線圖；圖20-42是截面圖，按照步驟順序，說明本發(fā)明實施例2的DRAM的制造方法。
實現(xiàn)本發(fā)明的最佳模式下面將基于附圖詳細描述本發(fā)明。在用于描述實施例的所有附圖中，功能相同的部件用相同的參考標號來表示，重復(fù)的描述將被省略。
(實施例1)圖1-14是截面圖，按步驟的順序，說明了根據(jù)本發(fā)明實施例1的半導(dǎo)體器件的制造方法。
如圖1(a)所示，在半導(dǎo)體襯底1的主表面上形成了元件隔離區(qū)2，半導(dǎo)體襯底1例如由p-型單晶硅制成。該元件隔離區(qū)2可以按如下方式形成。首先，依次在半導(dǎo)體襯底1的主表面上形成氧化硅膜(SiO)和氮化硅(SiN)膜。利用布圖的光致抗蝕劑膜，蝕刻氮化硅膜。利用該蝕刻的氮化硅膜作為掩膜，在半導(dǎo)體襯底1中形成了淺溝槽。淀積絕緣膜例如氧化硅膜，以埋入淺溝槽，接著通過CMP(化學(xué)機械拋光)從除了淺溝槽以外的區(qū)除去氧化硅膜。然后通過濕蝕等，除去氮化硅膜，從而形成了元件隔離區(qū)2(第1項中的第一絕緣膜)。
用布圖的光致抗蝕劑膜作為掩膜，離子注入雜質(zhì)，以形成p型阱3和n型阱4。在p型阱3中，離子注入了p導(dǎo)電率型雜質(zhì)，例如硼(B)，而在n型阱4中，離子注入了n導(dǎo)電率型雜質(zhì)，例如磷(p)。以這種方式，在p型阱3中形成了n溝道型MISFETQn，在n型阱4中形成了p溝道型MISFETQp。
如圖1(b)所示，在每個p型阱3和n型阱4的每個區(qū)上，形成了氧化硅膜5(第1項中的第二絕緣膜)。氧化硅膜5將作為MISFET的柵絕緣膜，并且通過如熱CVD形成。
然后，形成多晶硅膜6。該多晶硅膜6將作為MISFET的柵極(第1項中的第一導(dǎo)體件)，并且通過如CVD形成。
如圖1(c)所示，用光致抗蝕劑膜(未示出)作為掩膜，在要形成n溝道型MISFETQn的區(qū)(p型阱3的區(qū))中，將n型雜質(zhì)(例如磷(P))離子注入到多晶硅膜6中，從而形成多晶硅膜的n型區(qū)6n。用光致抗蝕劑膜(未示出)作為掩膜，在要形成p溝道型MISFETQp的區(qū)(n型阱4的區(qū))中，將p型雜質(zhì)(例如硼(B))離子注入到多晶硅膜6中，從而形成了多晶硅膜的p型區(qū)6p。
分別在多晶硅膜6的兩個區(qū)中離子注入使其能夠構(gòu)成所謂的雙柵結(jié)構(gòu)，其中在n溝道型MISFET的情況下，柵極的導(dǎo)電率型變?yōu)閚型，在p溝道型MISFET的情況下，柵極的導(dǎo)電率型變?yōu)閜型。通過采用這種雙柵結(jié)構(gòu)，可以減小MISFET的Vth(閾電壓)，從而可以形成低壓驅(qū)動的MISFET。傳統(tǒng)的半導(dǎo)體器件伴隨這下列缺陷當采用含硼(B)的多晶硅膜作為柵極的部分時，由于硼具有很大的熱擴散系數(shù)，從柵極(多晶硅膜)擴散的硼到達溝道區(qū)(阱)，導(dǎo)致MISFET的閾電壓波動。然而，在本實施例中，如下所述，采用氫含量小的氮化硅膜作為用于自對準工藝的膜，以致抑制了硼的擴散，可以保持半導(dǎo)體器件的高穩(wěn)定性。這些在下面將進行更具體的描述。
如圖2(a)所示，將多晶硅膜6、6n、6p形成為預(yù)定的圖形，從而形成柵極7。對于所述的布圖，用光致抗蝕劑膜(未示出)作為掩膜，進行干蝕。柵極7可以看作起互連的作用。
如圖2(b)所示，用光致抗蝕劑膜(未示出)作為掩膜，將n型雜質(zhì)(例如，磷或砷(As))離子注入到p型阱3中，從而形成n型半導(dǎo)體區(qū)8(第1項中的半導(dǎo)體層)。柵極7還起掩膜的作用，使得n型半導(dǎo)體區(qū)8以與柵極7自對準的方式形成。用光致抗蝕劑膜(未示出)作為掩膜，將p型雜質(zhì)(例如硼)離子注入到n型阱4中，從而形成了p型半導(dǎo)體區(qū)9(第1項中的半導(dǎo)體層)。同樣，柵極7作為掩膜，使得p型半導(dǎo)體區(qū)9以與柵極7自對準的方式形成。
如圖2(c)所示，在柵極7的側(cè)壁上形成了側(cè)壁10。例如，通過在柵極7的側(cè)壁上淀積氧化硅膜，然后各向異性蝕刻該氧化硅膜來形成這些側(cè)壁10，氧化硅膜的厚度足以提供好的階梯覆蓋。
與圖2(b)的步驟一樣，分別在p型阱3和n型阱4的區(qū)中形成了n+型半導(dǎo)體區(qū)11和p+型半導(dǎo)體區(qū)12。分別以比n型半導(dǎo)體區(qū)8和p型半導(dǎo)體區(qū)9更高的濃度向n+型半導(dǎo)體區(qū)11和p+型半導(dǎo)體區(qū)12引入雜質(zhì)。在該離子注入步驟中，側(cè)壁10起掩膜的作用，使得n+型半導(dǎo)體區(qū)11和p+型半導(dǎo)體區(qū)12以與側(cè)壁10自對準的方式形成。這樣，形成了由n型半導(dǎo)體區(qū)8和n+型半導(dǎo)體區(qū)11或p型半導(dǎo)體區(qū)9和p+型半導(dǎo)體區(qū)12形成的、具有LDD(輕摻雜漏)結(jié)構(gòu)的源.漏。
如圖3(a)所示，在寬的元件隔離區(qū)2上形成了電阻元件。在元件隔離區(qū)2上，該電阻元件由導(dǎo)體膜R、覆蓋導(dǎo)體膜R的絕緣膜13和絕緣膜13上的引出電極14形成。對于導(dǎo)體膜R，可以采用具有相當高電阻的金屬(例如，鎢)或其中引入了相當少量的雜質(zhì)的半導(dǎo)體膜(例如，多晶硅膜)。對于絕緣膜，可以采用氧化硅膜或氮化硅膜。對于引出電極13，可以采用多晶硅膜。導(dǎo)體膜R可以通過在半導(dǎo)體襯底1的所有表面上淀積導(dǎo)體膜，然后對其布圖來形成。然后，通過CVD、濺射等類似方法，淀積絕緣膜13。打開連接孔之后，通過如CVD淀積多晶硅膜，接著將該多晶硅膜布圖為預(yù)定的圖形，從而形成引出電極14。
上面例舉的電阻元件設(shè)有引出電極14，但也可以采用另一類型的電阻元件，該元件不用設(shè)置引出電極14，直接通過栓塞來引出。在這種情況下，如果導(dǎo)體膜R由多晶硅膜制成，需要用絕緣膜覆蓋導(dǎo)體膜R的表面，以防止在下面要描述的硅化物步驟中，在多晶硅膜的整個表面上形成硅化物。
在形成圖2(c)所示的側(cè)壁10之前，可以形成(布圖)導(dǎo)體膜R，接著形成用于形成側(cè)壁10的絕緣膜，以覆蓋導(dǎo)體膜R。在這種情況下，通過用形成的覆蓋布圖的導(dǎo)體膜R的光致抗蝕劑膜作為掩膜，各向異性蝕刻絕緣膜，可以在導(dǎo)體膜R的形成區(qū)中形成覆蓋導(dǎo)體膜R的絕緣膜13，并且可以同時形成側(cè)壁10。
如圖3(b)所示，在半導(dǎo)體襯底1的整個表面上淀積金屬膜15。對于金屬膜15，采用難熔金屬例如鈦、鎢或鈷。金屬膜15是通過CVD、濺射等方法淀積的。
如圖3(c)所示，利用如RTA(快速熱退火)熱處理半導(dǎo)體襯底1。通過該熱處理，在金屬膜15與硅材料接觸的區(qū)中，出現(xiàn)硅化物形成反應(yīng)。從而形成硅化物層16。當金屬膜15由鈷制成時，該硅化物層16是硅化鈷(CoSi)。有選擇地除去金屬膜15的未反應(yīng)部分。可以在允許蝕刻金屬膜15而不允許蝕刻硅化物層16的條件下濕蝕金屬膜的未反應(yīng)部分。
這樣，在要形成接觸的區(qū)中，柵極7上的硅化物層16、n+型半導(dǎo)體區(qū)11、p+型半導(dǎo)體區(qū)12和引出電極14的形成使其能夠減小與栓塞的連接電阻，而且在構(gòu)成互連的區(qū)中，例如柵極7、n+型半導(dǎo)體區(qū)11和p+型半導(dǎo)體區(qū)12中，還可以減小薄膜電阻。結(jié)果，減小了布線電阻和布線-布線電阻，因此提高了元素的反應(yīng)速率，從而提高了半導(dǎo)體器件的性能。
硅化物層16本身是不耐熱的，隨著其晶相的變化，電阻也不同(尤其在硅化鈷的情況下)，即使由具有小電阻的晶相構(gòu)成，通過后續(xù)的熱處理，也會發(fā)生向具有大電阻的晶相的相變?？梢赃x擇的是，在硅化物層和非硅化物形成的硅區(qū)的界面處進行硅化物形成反應(yīng)，硅化物層中硅元素比降低，導(dǎo)致晶體結(jié)構(gòu)的化學(xué)計量偏移。在這種情況下，電阻增加成為問題。而且，當未反應(yīng)金屬區(qū)存在時，未反應(yīng)金屬形成其硅化物，同時，通過后續(xù)的熱處理轉(zhuǎn)移到硅區(qū)，從而在未反應(yīng)金屬存在處出現(xiàn)孔隙。如果這種孔隙形成在接觸部分，它們會增加接觸電阻，甚至引起連接失效。
本實施例不存在這種硅化物層16的耐熱問題，因為如下所述，后續(xù)的熱處理在抑制的溫度下進行，特別是，用于自對準的膜(氮化硅膜)通過等離子CVD而不通過熱CVD在相當?shù)偷臏囟认滦纬?。簡言之，避免耐熱問題可以采用硅化物層16，使其能夠提高半導(dǎo)體器件的性能。
如圖4(a)所示，在半導(dǎo)體襯底1的整個表面上形成氮化硅膜17(第1項中的第三絕緣膜)。該氮化硅膜17用于自對準工藝，如下所述。
在350度或更高，最好在400度或更高的溫度下，通過等離子CVD形成氮化硅膜17。通過等離子CVD，氮化硅膜可以在比熱CVD更低的溫度下形成，熱CVD需要700度或更高(例如，大約780度)的溫度來形成膜。因此，不必考慮硅化物層16的耐熱問題。
另外，利用具有硅烷(單硅烷(SiH4))和氮(N2)的原料氣體來形成氮化硅膜17，原料氣體中不含有氨(NH3)。在這一點上，它不同于后面要描述的鈍化膜。鈍化膜是利用含有單硅烷、氮和氨的原料氣體，在大約350度形成的。因為對于該膜來說，好的階梯覆蓋是很重要的，因此鈍化膜利用含氨的原料氣體來形成，而氮化硅膜17利用不含氨的原料氣體來形成。鈍化膜在大約350度的相當?shù)偷臏囟认滦纬?，而氮化硅?7的形成溫度需要350度或更高，最好400度或更高。簡言之，形成氮化硅膜17不用氨，而形成鈍化膜需用氨。另外，氮化硅膜17在比鈍化膜的溫度更高的溫度下形成。在本說明書中，術(shù)語“溫度”指的是襯底溫度。
通過利用這種不會氨的原料氣體，可以減小氮化硅膜17中的氫含量。由于氮化硅膜17中的氫含量降低了，即使通過后續(xù)的熱處理(例如，當層間絕緣膜由PSG(磷硅酸鹽玻璃)或SOG(玻璃上的旋轉(zhuǎn))制成時，在大約700度燒結(jié)或致密化)，也可以防止從氮化硅膜17中釋放氫。如上所述，氫的釋放增加了氮化硅膜的應(yīng)力，估計會引起氮化硅膜17的剝離或連接孔底部的連接失效。另外，釋放的氫使引入雜質(zhì)的硅層(柵極7、n+型半導(dǎo)體區(qū)11、p+型半導(dǎo)體區(qū)12、引出電極14)中的雜質(zhì)(特別是硼)失活，從而增加其電阻。它使雜質(zhì)(特別是硼)的轉(zhuǎn)移更便利，這樣，認為雜質(zhì)(特別是硼)可以擴散轉(zhuǎn)移到MISFET的溝道區(qū)，使閾電壓波動。由于氫氣的釋放所導(dǎo)致的氮化硅膜應(yīng)力的增加、硅層電阻的波動和增加、MISFET的閾值電壓的波動成為了最終的半導(dǎo)體器件失效和性能損壞的原因。但是在此例中，氮化硅膜17在淀積狀態(tài)中沒有包含如此多的氫，因此不會出現(xiàn)這類問題。
無氨原料氣體的采用可以減少在氮化硅膜17形成時等離子感應(yīng)的損害。當原料氣包含氨時，由于氨的添加引起的彭寧效應(yīng)，等離子估計具有增加的密度。在此例中，由于原料氣中沒有氨，等離子密度不會出現(xiàn)過多的增加，因此可以抑制等離子損害或離子轟擊。結(jié)果，可以減小對將作為襯底的、其上形成氮化硅膜17的硅層(柵極7、n+型半導(dǎo)體區(qū)11、p+型半導(dǎo)體區(qū)12和引出電極14、或硅化物層16)的損壞，可以防止懸掛鍵的產(chǎn)生和由于這些懸掛鍵導(dǎo)致的電阻的增加。
如上所述，包含在氮化硅膜17中的氫氣相對較少，至少小于下面要提到的鈍化膜(氮化硅膜)中的含量。
下面將描述本發(fā)明人關(guān)于在氨化硅膜17中氫含量或與氫含量有關(guān)的氮化硅膜的質(zhì)量的測試結(jié)果。
圖15是表示以不同的膜形成溫度(淀積溫度)的氮化硅膜中氫含量的曲線圖。菱形數(shù)據(jù)點表示在淀積狀態(tài)中膜的氫含量，方形數(shù)據(jù)點表示在以780℃退火10秒鐘后膜中的氫含量。線A是表示在淀積狀態(tài)膜的氫含量的測試線，線B是表示退火后的膜中氫含量的測試線。從線A中明顯看出，淀積溫度越高，膜中氫含量越低，隨著淀積溫度的增加，線A和線B之間的區(qū)別(通過退火釋放的氫含量)變得越小。這就表示通過增加淀積溫度，可以減少淀積狀態(tài)中氫的含量并且可以降低由退火釋放的氫的含量。
圖16是說明通過退火氫含量的變化率與退火后應(yīng)力位移之間的關(guān)系的曲線圖。線C是經(jīng)過每個數(shù)據(jù)點的測試線。這里，氫含量變化率是用退火后的氫含量除以淀積狀態(tài)的氫含量獲得的。此圖表明，氫含量變化率與退火后應(yīng)力位移之間有著密切關(guān)系。氫含量變化率越大(淀積溫度越高)，應(yīng)力位移越小。以約0.7(線D)的線作為界線，在氫含量變化率較小(淀積溫度較低)的區(qū)域中出現(xiàn)膜的脫落，在其較大(淀積溫度較高)的區(qū)域中，沒有出現(xiàn)膜的脫落。測試結(jié)果表明，通過將淀積溫度設(shè)置在400℃，幾乎可以完全防止氮化硅膜的脫落。這就是為什么最好將氮化硅膜17的形成溫度設(shè)置在400℃或更高的原因。
圖17是曲線圖，其中繪出含硼多晶硅膜退火后的薄膜電阻與退火溫度之間的關(guān)系，在上述含硼多晶硅膜上已經(jīng)淀積了氮化硅膜。誤差條附在每個數(shù)據(jù)上。
三角形的數(shù)據(jù)點表示通過采用含有單硅烷和氮氣(二元原料氣)的原料氣在400攝氏度下形成的氮化硅膜的數(shù)據(jù)；線E是連接這些數(shù)據(jù)的測試線。
黑色圓形數(shù)據(jù)點表示利用具有單硅烷、氨氣和氮氣(三元原料氣)的原料氣在360攝氏度形成的氮化硅膜的數(shù)據(jù)；線F是連接這些數(shù)據(jù)的測試線。
菱形數(shù)據(jù)點G是表示有關(guān)其上沒有淀積氮化硅膜的無退火多晶硅膜的薄膜電阻(在淀積狀態(tài))的參考數(shù)據(jù)。當然其顯示了最低的電阻。
方形數(shù)據(jù)點表示用于參考提供的不同的對照數(shù)據(jù)。點H是用NH3等離子處理的，點I是用N2等離子處理的，點J是用NH3/N2O等離子處理的，點K是用N2等離子處理、之后在950攝氏度熱處理10秒鐘的多晶硅膜的數(shù)據(jù)。
圖17中的數(shù)據(jù)顯示，當利用二元氣體在400攝氏度形成氮化硅膜(線E)時，多晶硅膜的薄膜電阻低于(換句話說，更接近于在淀積狀態(tài)的多晶硅膜)利用三元氣體(線F)在360攝氏度形成氮化硅膜時的，表明了多晶硅膜沒有惡化。在有關(guān)用NH3等離子處理的數(shù)據(jù)(點H)或有關(guān)用N2等離子處理的數(shù)據(jù)(點I)和有關(guān)用NH3/N2O等離子處理的數(shù)據(jù)(點J)之間的對照對于解釋采用二元氣體形成的氮化硅膜和采用三元氣體形成的氮化硅膜的電阻間的差別是有益的。點H和I的數(shù)據(jù)對應(yīng)于兩元氣體的數(shù)據(jù)(線E)，點J的數(shù)據(jù)對應(yīng)于三元氣體的數(shù)據(jù)(線F)。在這些數(shù)據(jù)中薄膜電阻幾乎相等。來自一元氣體的等離子體形成在每個NH3等離子體和N2離子體中。換句話說，來自二元氣體的等離子形成在NH3/N2O等離子中，在這種情況下，彭寧效應(yīng)，也就是一種其中等離子分裂程度與一元氣體的情況相比更高的現(xiàn)象，預(yù)計會出現(xiàn)。據(jù)推測，在點H和I的數(shù)據(jù)與點J的數(shù)據(jù)之間的差別歸因于多晶硅膜的等離子感應(yīng)損害，這是由彭寧效應(yīng)導(dǎo)致的。當對線E和線F進行類似的分析時，當采用三元氣體(線F)淀積氮化硅膜時出現(xiàn)由氨氣引起的彭寧效應(yīng)。與二元氣體(線E)相比，用作襯底的多晶硅膜受到許多等離子感應(yīng)損害，估計有增加的電阻。實驗表明，在本例中，作為氮化硅膜17，采用利用兩元氣體、在400攝氏度或更高的襯底溫度下形成的氮化硅膜，柵極7或類似物可以保持低的電阻，并可以保持高的半導(dǎo)體器件的性能。
即使在高溫下退火，利用二元氣體所形成的氮化硅膜的薄膜電阻也不會增加的這么高；而通過在高溫下退火，利用三元氣體形成的氮化硅膜的薄膜電阻大幅度增加。有關(guān)用N2等離子、接著在950攝氏度熱處理10秒鐘的多晶硅膜處理的數(shù)據(jù)(點K)作為參考來解釋依靠退火溫度、薄膜電阻變化的存在是有益的。點K的數(shù)據(jù)表明多晶硅膜僅受到N2等離子處理和隨后的熱處理，因此多晶硅膜的薄膜電阻的增加推測是由于這種處理。簡言之，沒有氫氣的影響，如點K所示，出現(xiàn)了薄膜電阻在一定程度的增加。采用二元氣體在約950攝氏度熱處理(退火)的數(shù)據(jù)(線E)幾乎等于點K的，但是采用三元氣體的數(shù)據(jù)(線F)表明薄膜電阻有大的增加。如圖15所示，當采用二元氣體時，氫氣的影響是可以忽略的，但當采用三元氣體時，釋放了大量的氫氣。由于此氫氣，多晶硅膜的電阻估計會增加。簡言之，預(yù)計隨著退火溫度的增加，會出現(xiàn)多晶硅膜電阻的增加(線F)，這是由于釋放的氫氣使在多晶硅膜中的雜質(zhì)(硼)失去活性。本試驗表明，作為本發(fā)明的氮化硅膜17，采用由兩元氣體、在400攝氏度或更高溫度下形成的氮化硅膜，即使在氮化硅膜形成后、需要高處理溫度的步驟存在的情況下，也可以抑制柵極7等電阻的波動、保持半導(dǎo)體器件的可靠性。
因此，作為本實施例的氮化硅膜17，采用利用含有硅烷和氮氣的原料氣、通過等離子CVD、在400攝氏度或更高的襯底溫度下形成的氮化硅膜，可以防止氮化硅膜17的脫落、抑制由氮化硅膜17釋放的氫氣，從而改善半導(dǎo)體器件的性能和可靠性。
如圖4(b)所示，形成層間絕緣膜18(在第1項中的第四絕緣膜等)。層間絕緣膜18由如氮化硅膜制成，上述氧化硅膜是通過如CVD形成的。選擇性地，PSG、SOG等膜也可以用作層間絕緣膜18。例如PSG或SOG等可自流動的膜可以很好地埋入小型化的柵電極7，促進表面平整性。當采用PSG或SOG，可以進行例如燒結(jié)或稠化等熱處理。由于按如上所述抑制了從氮化硅膜17中釋放的氫氣，因此就不會出現(xiàn)否則將會在熱處理后出現(xiàn)的問題，例如氮化硅膜17的脫落、柵極7電阻的增加或波動、閾值電壓的波動。
層間絕緣膜18的表面可以被平面化，例如通過CMP(化學(xué)機械拋光)。
如圖5(a)所示，具有限據(jù)連接孔圖形限定的開口的光致抗蝕劑膜19在層間絕緣膜18上形成。采用這種光致抗蝕劑膜19作為掩膜，進行刻蝕以部分地形成連接孔20(在第一項中的第一開口等)。在允許刻蝕氧化硅膜而不易刻蝕氮化硅膜的條件下進行這種刻蝕(第一刻蝕步驟)。這種條件的選擇可以使氮化硅膜17起刻蝕停止層的功能。即使連接孔深度不同，這種刻蝕也能夠暴露出氮化硅膜17的上表面。換句話說，可以采取充分地過刻蝕直到形成最深的孔，由此深度不同的孔可以準確地形成。另外，即使在晶片上的刻蝕速率不均勻，也可以進行充分地過刻蝕，直到最后完成刻蝕孔的加工。由此可以增加連接孔的加工裕度。
如圖5(b)中所示，進行第二刻蝕以除去連接孔20底端部分的氮化硅膜17，由此完成連接孔20的開口。在易于氮化硅膜的刻蝕而不易于氧化硅膜刻蝕的條件下進行第二刻蝕。即使在第二刻蝕時進行充分地過刻蝕，也可以抑制在下面的半導(dǎo)體襯底1(元件隔離區(qū)2)的過多的刻蝕。具體來說，氮化硅膜17比層間絕緣膜18薄得多，這樣當?shù)枘?7的厚度刻蝕了至多約一半時，在第二刻蝕步驟中的過刻蝕是充分地。由此，在第二刻蝕步驟中的過刻蝕可以在一定程度上被抑制，不會出現(xiàn)對元件隔離區(qū)2等的過多刻蝕而導(dǎo)致麻煩。這可以防止MISFET性能和可靠性方面的損壞并使半導(dǎo)體器件保持高的性能和可靠性，否則，由于在元件隔離區(qū)2等處的過刻蝕，將會出現(xiàn)上述問題。
如上所述，氮化硅膜17不會輕易脫落，因此在連接孔20的此開口步驟中不會出現(xiàn)氮化硅膜17的脫落。
如圖6(a)所示，栓塞21在連接孔20中形成，例如，以下述方式。氮化鈦(TiN)膜形成在包括每個連接孔20內(nèi)部的半導(dǎo)體襯底1的整個表面上。此氮化鈦膜可以由例如CVD形成。由于CVD優(yōu)秀的階梯覆蓋(step coverage)，氮化鈦膜能夠以均勻的厚度形成，甚至在微小連接孔20的內(nèi)部。由于氮化硅膜17不會輕易脫落，氮化鈦膜的階梯覆蓋不會被打亂。在下一位置，于是形成了嵌入連接孔中的鎢(W)膜。鎢膜例如通過CVD形成。即使微小的連接孔20也可以同樣用鎢通過CVD嵌入。然后通過CMP將連接孔20外部的區(qū)域中的氮化鈦膜和鎢膜除去，由此形成了栓塞21。
如圖6(b)中所示，氮化硅膜22是在層間絕緣膜18和栓塞21之上形成的，接著形成用于第一布線層的絕緣膜23。此氮化硅膜22是在絕緣膜23中形成溝槽時用作刻蝕停止的膜，因此采用相對于氮化硅膜對絕緣膜23具有選擇性刻蝕的材料。作為絕緣膜23，為了將互連間的容量抑制的盡可能小，采用具有小的介電常數(shù)的材料。例如，絕緣膜23是氧化硅膜。選擇性地，絕緣膜23可以是具有小介電常數(shù)的有機SOG膜或含氟SOG膜。用氮化硅膜22和絕緣膜23，將形成第二層互連。因此通過對第二互連所必需的厚度的設(shè)定來決定它們的總厚度?？紤]互連間容量的減損，由高介電常數(shù)的氮化硅膜制成的氮化硅膜22在具有足夠的厚度以顯示其停止層功能的范圍內(nèi)具有盡可能薄的厚度是理想的。
作為氮化硅膜22，可以采用與氮化硅膜17相似的方式形成氮化硅膜利用含有單硅烷和氮氣的原料氣、通過等離子CVD、以400攝氏度或更高的襯底溫度形成。通過將相似于氮化硅膜17的膜應(yīng)用到氮化硅膜22，沒有象熱CVD一樣的高溫步驟而形成的并且抑制了氫氣釋放量的膜可以用作停止膜。結(jié)果，即使在此步驟后仍存在導(dǎo)致氫氣釋放的步驟，也不會出現(xiàn)氮化硅膜22的脫落，抑制了氫氣的釋放，因此就沒有會導(dǎo)致MISFET的特性損害的氫氣釋放的空間。
如圖7(a)中所示，將具有根據(jù)第一布線層的布線圖形形成的開口的光致抗蝕劑膜24布圖在絕緣膜23上，并用此光致抗蝕劑膜24作為掩膜，進行第一刻蝕。在絕緣膜23中，通過此第一刻蝕，部分地限定了布線溝槽25。此刻蝕在氧化硅膜易于刻蝕而氮化硅膜不易于刻蝕的條件下進行。然后將氮化硅膜22用作刻蝕停止膜。
如圖7(b)所示，第二刻蝕在允許氮化硅膜刻蝕的條件下進行。由于如上所述，氮化硅膜22形成的足夠薄，在第二刻蝕時不必太多的過刻蝕，可以抑制層間絕緣膜18的過分刻蝕。通過這種兩階段刻蝕，布線溝槽25可以均勻準確的形成。
然后，在布線溝槽25的內(nèi)部形成了第一布線層的互連26。互連26由阻擋層和主導(dǎo)電層形成。阻擋層由例如氮化鈦膜制成。主導(dǎo)電層由例如銅制成。阻擋層具有防止銅在附近擴散的功能，出于此目的，可以采用氮化鈦膜。但阻當層并不限于氮化鈦層，也可以采用具有防止銅擴散功能的其它金屬膜。除了氮化鈦膜之外，可以采用鉭(Ta)或氮化鉭(TaN)。作為阻擋層，采用氮化鈦膜的例子將描述如下。如上所述，可以采用鉭或氮化鉭代替。銅膜用作主導(dǎo)電層可以通過例如電鍍形成。電鍍前，可以通過濺射法形成薄銅膜作為籽膜。選擇性地，可以通過濺射法形成銅膜。在這種情況下，建議將已經(jīng)通過濺射法形成的銅膜通過熱處理的方法流態(tài)化，由此改善在連接孔或布線溝槽中的嵌入性能。在以下的描述中，由電鍍形成的銅膜將作為例子。如上所述，可以用濺射法代替。
如下形成互連26。氮化鈦膜在包括布線溝槽25內(nèi)部的整個半導(dǎo)體襯底1上形成，接著形成銅膜以嵌入布線溝槽25。將由此形成的氮化鈦膜和銅膜的金屬疊層膜27嵌入到布線溝槽25中(圖8(a))。
為了氮化鈦膜和銅膜的形成，例如，可分別采用CVD和電鍍。在通過電鍍形成銅膜之前，可以先通過例如濺射法形成銅籽膜。然后，通過CMP除去布線溝槽25外部區(qū)域中的銅膜和氮化硅膜，由此形成了互連26(圖8(b))。
如圖9(a)所示，停止絕緣膜28和層間絕緣膜29在互連26和絕緣膜23上順序形成。停止絕緣膜28由具有對層間絕緣膜29選擇性刻蝕的材料形成，例如可以采用氮化硅膜。例如，層間絕緣膜29由氧化硅膜制成。作為停止絕緣膜28，可以采用與氮化硅膜17相似的條件形成的氮化硅膜。
具有依據(jù)連接孔圖形的開口的光致抗蝕劑膜布圖在層間絕緣膜29上。用這種光致抗蝕劑膜作為掩膜，刻蝕層間絕緣膜29。按照這種刻蝕，選擇條件以防止氮化硅膜的順利刻蝕、但有利于氧化硅膜的刻蝕，由此用停止絕緣膜28作為刻蝕停止膜可以刻蝕層間絕緣膜29。然后，在選擇刻蝕氮化硅膜的條件下刻蝕停止絕緣膜28，由此形成連接孔30。如上所述，通過這種兩階段刻蝕，就可以抑制在下面的膜的過分刻蝕。
然后在連接孔30的內(nèi)部形成栓塞31。這些栓塞31如下形成。首先，阻擋層在包括連接孔30內(nèi)部的整個半導(dǎo)體襯底1上形成，接著形成用于嵌入這些連接孔30的銅(Cu)膜。將連接孔30外部區(qū)域中的銅膜和阻擋膜通過CMP除去，從而形成栓塞31。
如圖9(b)所示，與互連26相似，形成氮化硅膜32和氧化硅膜33，接著通過這些氧化硅膜33和氮化硅膜32的兩階段刻蝕形成布線溝槽34。與互連26相似的互連35在布線溝槽34的內(nèi)部形成。作為氮化硅膜32，可以采用與上述氮化硅膜22相似的氮化硅膜。
如圖10所示，以與栓塞31相似的方式形成栓塞39。首先，形成停止絕緣膜36和層間絕緣膜37。通過停止絕緣膜36和層間絕緣膜37的兩階段刻蝕，形成連接孔38。在這些連接孔38的內(nèi)部，形成與栓塞31相似的栓塞39。
然后在層間絕緣膜37上形成互連40。例如，互連40是鈦膜、鋁膜、氮化鈦膜的疊層膜。例如，互連40是通過依次淀積鈦膜、鋁膜、氮化鈦膜，然后通過照相平版印刷術(shù)將這些膜刻蝕成預(yù)定圖形而形成的。
如圖11所示，形成用于覆蓋互連40的絕緣膜41，接著在絕緣膜41上形成絕緣膜42。例如，絕緣膜41是通過CVD由氧化硅膜形成。絕緣膜42由例如SOG制成。SOG膜的采用可以平整源自互連40的表面上的不均勻。在形成此SOG膜時，進行熱處理使SOG膜重新流動，但這樣并不會使制成的半導(dǎo)體器件失去高性能和可靠性，這是因為在剝離電阻和抑制氫氣釋放方面優(yōu)異的氮化硅膜已經(jīng)用于氮化硅膜17和22。氧化硅膜可以進一步形成在絕緣膜42上。
在絕緣膜42上，形成互連43(在第1項中的第三導(dǎo)體件等)?；ミB43包括鍵合焊盤，并與外連接導(dǎo)體件連接(例如，突起)。互連42由例如鋁膜制成。并通過例如濺射法形成。
如圖12所示，形成氮化硅膜44(在第一項中的第五絕緣膜等)以覆蓋互連43。此氮化硅膜44是構(gòu)成鈍化膜的膜，用于阻止來自半導(dǎo)體器件外部的水或雜質(zhì)的入侵。另外，其阻止α射線的傳播，由此防止了半導(dǎo)體器件的故障。氮化硅膜44需要具有階梯覆蓋以滿足上述功能。因此，氮化硅膜44利用具有單硅烷、氨氣和氮氣的原料氣體，通過等離子CVD，在約350攝氏度的襯底溫度形成。在這樣的條件下形成氮化硅膜可以使膜具有優(yōu)秀的階梯覆蓋，由此形成的膜可以有效地防止水和雜質(zhì)的入侵。如上所述，氮化硅膜44在與氮化硅膜17、22不同的條件下形成。氮化硅膜44在低于氮化硅膜17和22的溫度下形成。氨用于前面的膜的形成，而氨不用于后面的膜的形成。依據(jù)應(yīng)用目的在不同條件下形成氮化硅膜是本實施例的特性。
如圖13所示，形成氧化硅膜45以覆蓋氮化硅膜44。氮化硅膜44和氧化硅膜45用作鈍化膜。如圖14所示，連接孔46形成在氧化硅膜45和氮化硅膜44中以露出互連43。在形成突起底層金屬47以覆蓋此連接孔46之后，形成突起48作為外連接導(dǎo)體件。突起48以差不多球形的形狀形成但在此圖中忽略了它的一部分?？梢酝ㄟ^照相平版印刷術(shù)和刻蝕形成連接孔46，而突起底層金屬47可以通過淀積在整個半導(dǎo)體襯底1上的金屬膜的布圖形成。作為突起底層金屬47，例如可以采用金；作為突起48，例如可以采用金和焊劑。
然后，在安裝在封裝襯底之后，半導(dǎo)體器件完成，但忽略了對其的說明。
這里，以突起48為例作為外連接導(dǎo)體件，但作為選擇，也可以采用例如連接布線的內(nèi)部引線。經(jīng)過金線連接到引線框架，接著用樹脂壓模，但忽略了對此步驟的描述。
本實施例的半導(dǎo)體器件也可以應(yīng)用到所謂的WPP(晶片加工封裝)，其中，在經(jīng)過例如聚酰亞胺的樹脂膜重新定位和重新走線的形成后，在此重新定位和重新走線的焊盤區(qū)域上形成突起，然后將晶片分成單獨的半導(dǎo)體器件。
本實施例的效果將依據(jù)圖18和19描述。圖18是說明MISFET的NBTI(負偏溫度不穩(wěn)定性)特性的曲線圖。曲線中的線L是本實施例的半導(dǎo)體器件的數(shù)據(jù)線。線M、N、O是用于對照的數(shù)據(jù)線。這些數(shù)據(jù)是通過下述方法獲得的將利用含有單硅烷、氨氣和氮氣的原料氣體、通過等離子CVD、在約350攝氏度的襯底溫度下形成的氮化硅膜(在與氮化硅膜44相似的條件下形成的膜)應(yīng)用于對應(yīng)本實施例的氮化硅膜17的膜。線M、N、O中的氮化硅膜采用不同的設(shè)備形成。
如圖18中所示，線L在源-漏電壓(Vgs)的實際利用狀態(tài)(例如，Vgs＝-1V)下顯示出最大的壽命時間(tau說明off-態(tài)電流的增長倍數(shù)的特性值)。換句話說，本實施例的半導(dǎo)體器件在可靠性方面優(yōu)于其它情況(線M、N、O)。從壽命tau通過對數(shù)表示的事實判斷，本實施例半導(dǎo)體器件的可靠性格外的優(yōu)異。
圖19是說明平帶電壓偏移量(Vfb)。作為MISFET，采用具有摻雜到柵極的p-型雜質(zhì)(硼)的p-溝道型MISFET。在曲線中，在右側(cè)的數(shù)據(jù)(沒有NH3)是本實施例的半導(dǎo)體器件的；在左側(cè)的數(shù)據(jù)(有NH3)是通過以下方法獲得的半導(dǎo)體器件將利用具有單硅烷、氨氣和氮氣的原料氣體、通過等離子CVD、在約550攝氏度的襯底溫度形成的氮化硅膜(在與氮化硅膜44相似的條件下形成的膜)應(yīng)用到對應(yīng)本發(fā)明的氮化硅膜17的膜。
如圖19中所示，當原料氣包含NH3時(在左側(cè))，Vfb偏移達到1.4V；當原料氣中不含NH3時(在右側(cè))，僅大約為0.45V。考慮通過雜質(zhì)(硼)從柵極擴散而出現(xiàn)的Vfb偏移，表明在本實施例的半導(dǎo)體器件中有效地抑制了硼從柵極的擴散。
根據(jù)本實施例，由于氮化硅膜17、22是利用含有單硅烷氣體和氮氣(沒有氨氣)的原料氣、通過等離子CVD、在400攝氏度或更高的襯底溫度下形成的，因此可以抑制這些氮化硅膜17、22的脫落、阻止從這些膜中氫氣的釋放。結(jié)果，半導(dǎo)體器件可以保持高的性能和可靠性。
在用于氮化硅膜17的氮化硅膜(第一氮化硅膜)和用于氮化硅膜44的氮化硅膜(第二氮化硅膜)之間比較，表明在通過FT-IR方法測量的Si-H鍵合與Si-N鍵合的比率之間的差別。具體來說，在第一氮化硅膜的Si-H/Si-N鍵合比率R1與在第二氮化硅膜的Si-H/Si-N鍵合比率R2之間存在關(guān)系R1＜R2。由本發(fā)明人的FT-IR測量表明第一氮化硅膜的Si-H鍵合值是1×1021cm-3，Si-N鍵俁值10×1021cm-3，第二氮化硅膜的SiH鍵合值是11×1021cm-3，Si-N鍵合值是6×1021cm-3。因此推測從第二氮化硅膜釋放的氫氣主要源自Si-H鍵合。
(實施例2)接下來將以圖20至42的步驟順序描述根據(jù)本發(fā)明實施例2的DRAM(動態(tài)隨機存儲器)的制造方法。在每個描述襯底橫截面的附圖中，其中將形成DRAM的存儲單元的區(qū)域(存儲單元陣列)在左側(cè)說明，同時外圍電路區(qū)域在右側(cè)說明。
如圖20中所示，約350nm深的元件隔離溝槽102通過半導(dǎo)體襯底101中(以下將簡稱為“襯底”)照相平版印刷術(shù)和刻蝕來限定，此襯底是由比電阻約10Ωcm的p-型單晶硅形成。然后通過約850攝氏度到900攝氏度的濕氧化或約1000攝氏度的干熱氧化將薄(約10nm厚)氧化硅膜106形成在元件隔離溝槽102的內(nèi)壁上。氧化硅膜(以下將稱作“TEOS氧化膜”)以約400nm的厚度淀積，例如，通過利用臭氧(O3)和四乙氧基硅烷(TEOS)作為原料氣的等離子CVD，以用此膜嵌入元件隔離溝槽102。對此氧化硅膜進行CMP(化學(xué)機械拋光)以除去在除了元件隔離區(qū)102的區(qū)域以外的區(qū)域中的氧化硅膜，在元件隔離溝槽102內(nèi)部留下氧化硅膜107，由此形成元件隔離區(qū)。
如圖21所示，在對襯底101離子注入p-型雜質(zhì)(硼)和n-型雜質(zhì)(磷)之后，這些雜質(zhì)通過約1000攝氏度的熱處理擴散，由此p-型阱103和n-型阱105形成在襯底101的的存儲單元陣列中，p-型阱103和n-型阱104形成在襯底101的外圍電路區(qū)域中。襯底101的表面(p-型阱103和n-型阱104)用氫氟酸清洗液濕洗，接著通過約800攝氏度的熱氧化在p-型阱103和n-型阱104的每個表面上形成約6nm厚的清潔柵氧化膜108。
如圖22中所示，已經(jīng)用磷(P)摻雜的約100nm厚的低電阻多晶硅膜109a通過CVD在柵氧化膜108上淀積，接著通過濺射法在其上淀積約5nm厚的WN膜109b和約50nm厚的W膜109c。在W膜上，約100nm厚的氧化硅膜110a通過CVD淀積。
為了減輕W膜109c的應(yīng)力和WN膜109b的密度，在例如氮氣的惰性氣氛中以約800攝氏度熱處理。出于在此熱處理時保護W膜109c表面以及緩解氮化硅膜(110b)間界面應(yīng)力的目的，在W膜109c上形成氧化硅膜110a，其中上述氮化硅膜(110b)是在隨后步驟中淀積在氧化硅膜110a上的。
如圖23所示，在氧化硅膜110a上淀積了約100nm厚的氮化硅膜110b之后，用光致抗蝕劑膜(未示出)干蝕氮化硅膜110b，用掩膜將氮化硅膜110b留在將形成柵電極的區(qū)域中。
氮化硅膜110b以與實施例1的氮化硅膜17相似的條件形成。具體來說，是利用含有單硅烷和氮氣的原料氣、通過等離子CVD、以400攝氏度或更高的襯底溫度形成的。如下說述，在將被形成在存儲單元區(qū)中的連接孔的自對準加工時采用此氮化硅膜110b作為柵極的頂絕緣層。如果氫氣從這個頂絕緣膜釋放，將會出現(xiàn)如實施例1中所述的問題，例如由于剝離、柵極或源漏電阻的增加或波動、MISFET閾值電壓的波動而導(dǎo)致連接孔的加工失敗。在此例中，這些問題可以通過采用不易導(dǎo)致氫氣釋放的氮化硅膜而避免，例如氮化硅膜110b用作頂絕緣膜。
在除去光致抗蝕劑膜之后，用氮化硅膜110b作為掩膜干蝕氧化硅膜110a、W膜109c、WN膜109b和多晶硅膜109a，由此，在每個存儲單元陣列和外圍電路區(qū)域中構(gòu)成了由多晶硅膜109a、WN膜109b、W膜109c形成的柵極109。在柵極109上，形成具有氧化硅膜110a和氮化硅膜110b的頂絕緣膜110。形成在存儲單元陣列中的柵極10用作字線WL。在此例中，頂絕緣膜110包括氧化硅膜110a，但氧化硅膜110a不是必須的。頂絕緣膜110可以僅由氮化硅膜110b形成。
如圖25所示，通過在柵極109的兩側(cè)的p-型阱103中離子注入n-型雜質(zhì)(磷或砷)，形成n-型半導(dǎo)體區(qū)111；通過將p-型雜質(zhì)(硼)離子注入到n-型阱104中，形成p型半導(dǎo)體區(qū)112。
如圖26所示，約50m厚的氮化硅膜113淀積在襯底101上。用光致抗蝕劑膜(未示出)覆蓋存儲單元陣列中的襯底101的上部，各向異性刻蝕外圍電路區(qū)的氮化硅膜113，由此在外圍電路區(qū)中柵極109的側(cè)壁上形成側(cè)壁隔片113a。
與氮化硅膜110b相似的方式形成氮化硅膜113，利用含有單硅烷和氮氣的原料氣、通過等離子CVD、在約400攝氏度的襯底溫度。在存儲單元陣列區(qū)中，在將要形成在存儲單元陣列中的連接孔的自對準加工時，此氮化硅膜113與氮化硅膜110b一起采用。簡言之，在存儲單元陣列中用作柵極的側(cè)壁。如果氫氣從這種氮化硅膜113釋放，會出現(xiàn)與實施例1中所描述的同樣的問題，例如，由于剝離、柵極或源漏電阻的增加或波動、MISFET閾值電壓的波動而導(dǎo)致連接孔的加工失敗。但在此例中，這些問題可以通過利用氫氣釋放抑制氮化硅膜，例如氮化硅膜113來避免。
由氮化硅113形成的側(cè)壁隔片113a也由氮化硅膜形成，不允許氫氣輕易的釋放。因此，在外圍電路區(qū)中具有同樣的效果。
通過在外圍電路區(qū)域?qū)-型雜質(zhì)(磷或砷)離子注入到p-型阱103，形成n+型半導(dǎo)體區(qū)114(源，漏)；通過將p-型雜質(zhì)(硼)離子注入到n-型阱104，形成p+型半導(dǎo)體區(qū)(源，漏)。通過到此為止所描述的步驟，在外圍電路區(qū)域中形成n溝道型MISFETQn和p溝道型MISFETQp，每個都裝配有源和具有LDD(輕微摻雜漏)結(jié)構(gòu)的漏。
如圖27中所示，氧化硅膜116在柵極109上形成，接著進行氧化硅膜116的化學(xué)機械拋光以平整其表面。
如圖28中所示，用光致抗蝕劑(未示出)膜作為掩膜，干蝕存儲單元陣列的氧化硅膜116，接著干蝕氧化硅膜116下面的氮化硅膜13，由此在n-型半導(dǎo)體區(qū)111的上面形成接觸孔118、119。
在使得氧化硅(氧化硅膜116)的刻蝕速率大于氮化硅膜的刻蝕速率的條件下刻蝕氧化硅膜116，這樣可以避免氮化硅膜113的完全去除。另一方面，在使得氮化硅膜的刻蝕速率大于硅(襯底)或氧化硅的刻蝕速率以防止襯底101或氧化硅膜107的深刻蝕的條件下刻蝕氮化硅膜113。另外，在允許氮化硅膜113的各向異性刻蝕的條件下刻蝕氮化硅膜113，由此將氮化硅膜113留在柵極109(字線WL)的每個側(cè)壁上。這可以以與柵極109(字線WL)自對準的方式形成具有微小直徑的接觸孔118、119。
如圖30所示，n-型雜質(zhì)(磷或砷)經(jīng)過接觸孔118、119離子注入到存儲單元陣列的p-型阱103(n-型半導(dǎo)體區(qū)111)，由此形成n+型半導(dǎo)體區(qū)117(源、漏)。通過到此所述步驟，在存儲單元陣列中形成了由n溝道型構(gòu)成的存儲選擇MISFETQs。
如圖31所示，栓塞120形成在接觸孔118、119的內(nèi)部。這些柵塞120通過以下方法形成用含氫氟酸的清洗液濕洗接觸孔118、119的內(nèi)部，通過CVD在包括接觸孔118、119內(nèi)部的氧化硅膜116上淀積具有n型雜質(zhì)(例如磷(P)摻雜其中)的低電阻多晶硅膜，背蝕(或通過CMP拋光)多晶硅膜以使其僅留在接觸孔118、119的內(nèi)部。
如圖32所示，通過CVD在氧化硅膜116上淀積約20nm厚的氧化硅膜121之后，用光致抗蝕劑膜(未示出)作為掩膜，干蝕在外圍電路區(qū)域中的氧化硅膜121和底層氧化硅膜116，由此在n溝道型MISFETQn的源和漏(n+型半導(dǎo)體區(qū)114)以及p溝道型MISFETQp的源和漏(p+型半導(dǎo)體區(qū)115)的上面分別形成接觸孔122和接觸孔123。同時在柵極109(或在n溝道型MISFETQn的未說明區(qū)域中的柵極109)上形成接觸孔124，在存儲單元陣列的接觸孔118上形成通孔125。
如圖33所示，在n溝道型MISFETQn的源和漏(n+型半導(dǎo)體區(qū)114)、p溝道型MISFETQp的源和漏(p+型半導(dǎo)體區(qū)115)的每個表面上形成硅化物膜126之后，在接觸孔122、123、124和通孔125的內(nèi)部形成接觸孔118內(nèi)部的栓塞120、栓塞127。
例如，上述硅化物膜126通過以下方法形成通過濺射法在包括接觸孔122、123、124和通孔125內(nèi)部的氧化硅膜121上淀積約30nm厚的Ti膜和約20nm厚的TiN膜，在約650℃熱處理襯底101。例如，通過以下方法形成栓塞127通過CVD在包括接觸孔122、123、124和通孔125內(nèi)部的TiN膜上淀積約50nm的TiN膜和約300nm厚的W膜，通過CMP將在氧化硅膜121上的W膜、TiN膜、Ti膜拋光以便只在接觸孔122、123、124和通孔125內(nèi)部留下這些膜。
在源.漏(n+型半導(dǎo)體區(qū)114，p+型半導(dǎo)體區(qū)115)和形成在其上的栓塞127之間的界面上，硅化物膜126(由硅化鈦制成)的形成可以減少在源。漏(n+型半導(dǎo)體區(qū)114，p+型半導(dǎo)體區(qū)115)和栓塞127之間的接觸電阻，使得構(gòu)成外圍電路的MISFET(n溝道型MISFETQn，p溝道型MISFETQp)的工作速度得以善。
如圖34所示，在存儲單元陣列的氧化硅膜121上形成位線BL，同時在外圍電路區(qū)域中的氧化硅膜121上形成第一層互連130到133。例如，可以通過濺射法在氧化硅膜121上淀積約100nm厚的W膜、然后用光致抗蝕劑膜作為掩膜干蝕這些W膜的方法形成位線BL和第一層互連130至133。此時，已經(jīng)整平過放置在位線BL和互連130至133下面的氧化硅膜116，這樣便于位線BL和互連130至133以高尺寸精度布圖。
如圖35所示，約300nm厚的氧化硅膜134形成在位線BL和第一層互連130至133上。此氧化硅膜134是以上述氧化硅膜116相似的方式形成。
如圖36所示，通過CVD法在氧化硅膜134上淀積約200nm厚的多晶硅膜135之后，用光致抗蝕劑膜作為掩膜干蝕存儲單元陣列的多晶硅膜135，由此在接觸孔119上的多晶硅膜135中形成溝槽136。
如圖37所示，側(cè)壁隔片137在溝槽136的側(cè)壁上形成，接著用這些側(cè)壁隔片137和多晶硅膜135作為掩膜干蝕氧化硅膜134和底層氧化硅膜121，以形成接觸孔119上的通孔138。在溝槽136的側(cè)壁上的側(cè)壁隔片137通過下述方法形成在包括溝槽136內(nèi)部的多晶硅膜135上淀積多晶硅膜，然后通過各向異性刻蝕留下在溝槽136側(cè)壁上的多晶硅膜。
通過在具有側(cè)壁隔片137(在其側(cè)壁上形成)的溝槽13的6底部形成通孔138，通孔138的直徑小于底層接觸孔119的直徑。這可以確保位線BL和通孔138的對準容限，即使減少存儲單元尺寸，由此防止了嵌入通孔138內(nèi)部的栓塞139和位線BL之間的短路。
通過干蝕除掉多晶硅膜135和側(cè)壁隔片137后，如圖38所示，在通孔138的內(nèi)部形成栓塞139。此栓塞139通過下述方式形成通過CVD在包括通孔138內(nèi)部的氧化硅膜上淀積具有n型雜質(zhì)(磷)摻雜的低電阻多晶硅膜，然后通過背蝕只在通孔138內(nèi)部留下此多晶硅膜。
如圖39所示，由CVD在氧化硅膜134上淀積約100nm厚的氮化硅膜140，接著通過CVD在氮化硅膜140上淀積氧化硅膜141。用光致抗蝕劑膜(未示出)作為掩膜，干蝕存儲單元陣列中的氧化硅膜141，然后干蝕位于氧化硅膜141下的氮化硅膜140，由此在通孔138上形成溝槽142。沿著此溝槽142的內(nèi)壁形成信息存儲電容器的下層電極，因此為了擴大下層電極的表面積，形成溝槽142的氧化硅膜141必須淀積到一定的厚度(例如，約1.3μm)，由此增加了電荷累積量。
作為氮化硅膜140，作為選擇，可以采用含有單硅烷和氮氣的原料氣體、通過等離子CVD、在400攝氏度或更高的襯底溫度形成氮化硅膜。
如圖40所示，在包括溝槽142內(nèi)部的氧化硅膜141上，淀積具有n型雜質(zhì)(磷)摻雜其中的、具有約50nm厚的非晶硅膜143a之后，通過背蝕氧化硅膜141上的非晶硅膜143a，非晶硅膜143a沿著溝槽142的側(cè)壁保留。然后用氫氟酸清洗液濕洗留在溝槽142內(nèi)部的非晶硅膜143a的表面。然后在真空下，將單硅烷(SiH4)供給非晶硅膜143a的表面，接著通過襯底101的熱處理將非晶硅膜143a轉(zhuǎn)換成多晶硅膜，與此同時，允許硅粒在表面上生長。通過這種處理，具有粗糙表面的多晶硅膜143沿著溝槽142的內(nèi)壁形成。多晶硅膜143用作數(shù)據(jù)存儲電容器的下層電極。
如圖41所示，約15nm厚的氧化鉭(Ta2O5)膜通過CVD在包括溝槽142內(nèi)部的氧化硅膜141上淀積，接著在氧氣中以800攝氏度熱處理3分鐘以使氧化鉭膜144結(jié)晶化，同時將氧氣供給膜以修正缺陷。氧化鉭膜144用作數(shù)據(jù)存儲電容器的電容器絕緣膜。在通過結(jié)合CVD和濺射法在包括溝槽142內(nèi)部的氧化鉭膜144上淀積了約150nm厚的TiN膜145之后，用光致抗蝕劑膜(未示出)作掩膜干蝕TiN膜145和氧化鉭膜144，由此形成了數(shù)據(jù)存儲電容器C，此數(shù)據(jù)電容器C是由TiN膜145制成的上層電極、氧化鉭膜144制成的電容器絕緣膜、多晶硅膜143制成的下層電極形成的。通過已經(jīng)描述的步驟，完成了由存貯單元選擇MISFETQs和與之串聯(lián)的數(shù)據(jù)存貯電容器C形成的DRAM的存儲單元。
數(shù)據(jù)存儲電容器C的電容器絕緣膜可以由這樣的膜構(gòu)成，此膜主要以高介電物質(zhì)或鐵電物質(zhì)構(gòu)成，此鐵電物質(zhì)具有鈣鈦礦或復(fù)合鈣鈦礦晶體結(jié)構(gòu)，例如PZT、PLT、PLZT、PbTiO3、SrTiO3、BaTiO3、BST、SBT或Ta2O5。
如圖42所示，在數(shù)據(jù)存儲電容器C之上，通過下述方法形成第二布線層。
首先，通過CVD在數(shù)據(jù)存貯電容器C上淀積約100nm厚的氧化硅膜150。用光致抗蝕劑膜(未示出)作掩膜、在外圍電路區(qū)的第一層互連130、133上，通過干蝕氧化硅膜150、141、氮化硅膜140和氧化硅膜134形成通孔151、152之后，在通孔151、152上形成栓塞153。例如，這些栓塞153可以通過以下方法形成通過濺射法在氧化硅膜150上淀積約100nm厚的TiN膜，通過CVD在其上淀積約500nm厚的W膜，然后背刻蝕這些膜以使它們僅留在每個通孔151、152的內(nèi)部。接著，在氧化硅膜150上形成互連層154至156，例如，通過濺射法在氧化硅膜150上淀積約50nm厚的TiN膜、約500nm厚的Al(鋁)合金膜、約50nm厚的Ti膜；然后用光致抗蝕膜(未示出)作為掩膜干蝕這些膜。
然后依次淀積覆蓋互連154至156的層間絕緣膜、第三層互連、由氧化硅膜形成的鈍化膜、氮化硅膜(但省略了對其的說明)。通過上面描述的這些步驟，本實施例的DRAM基本上完成了。
本實施例的鈍化膜與實施例1的相似。具體來說，利用含有甲硅烷、氨氣和氮氣的原料氣、通過等離子CVD、以約350攝氏度的襯底溫度形成氮化硅膜，該氮化硅膜用作鈍化膜。
本實施例內(nèi)部引線構(gòu)成與實施例1的相似，因此省略了對其的圖示和說明。
根據(jù)此例，利用含有單硅烷、氮氣(無氨)的原料氣、通過CVD、在400攝氏度或更高的襯底溫度下形成氮化硅膜，此氮化硅膜用作氮化硅膜110b以作為頂絕緣膜和氮化硅膜113(側(cè)壁隔片113a)，這樣可以阻止氮化硅膜的脫落，阻止從氮化硅膜釋放氫氣。結(jié)果，可以保持DRAM的高性能和高穩(wěn)定性。
在此例中，顯示了利用多晶硅膜作為DRAM的電容器的下層電極的例子。選擇性地，鉑(Pt)、釕(Ru)或銥(Ir)或其氧化物可以用作下層電極。在此作為例子的電容器的下層電極具有形成在溝槽中的柱狀結(jié)構(gòu)，但也可以采用采用簡單的疊層型。
在實施例2的DRAM中，可以將外圍電路區(qū)域中的MISFET形成為如實施例1所示的雙柵結(jié)構(gòu)。具體來說，p-型多晶硅膜和n-型多晶硅膜可以用于分別構(gòu)成p溝道型MISFET的柵電極和n溝道型MISFET的電極。
本發(fā)明可以應(yīng)用到系統(tǒng)LSI，該系統(tǒng)LSI具有形成在相同襯底上的實施例1的MISFET和實施例2的DRAM。
由本發(fā)明人實現(xiàn)的本發(fā)明已經(jīng)根據(jù)本發(fā)明的實施例進行了詳細的描述。但值得注意的是本發(fā)明并不限于這些實施例。不必說，本發(fā)明可以在不背離本發(fā)明范圍的程度進行修改。
例如，在實施例1和2中，以單硅烷為例，作為用于氮化硅膜的硅型原料氣體，但也可以采用二氯硅烷(SiClH2)或二硅烷(Si2H6)。
工業(yè)上的適用性如上所述，當將本發(fā)明提供到半導(dǎo)體器件性能和可靠性的改善時，根據(jù)本發(fā)明的半導(dǎo)體器件和制造方法是有效的，因此具有工業(yè)適用性。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底中有選擇地形成第一絕緣膜；(b)在半導(dǎo)體襯底的表面上，形成通過第二絕緣膜的第一導(dǎo)體件；(c)在半導(dǎo)體襯底中不存在第一絕緣膜和第一導(dǎo)體件的區(qū)中形成半導(dǎo)體層；(d)形成第三絕緣膜，以覆蓋第一導(dǎo)體件、半導(dǎo)體層和第一絕緣膜；(e)在第三絕緣膜上形成第四絕緣膜；(f)在第四和第三絕緣膜中形成第一開口；(g)在第一開口中形成第二導(dǎo)體件和(h)在第四絕緣膜上形成第五絕緣膜，其中第三和第五絕緣膜是通過等離子CVD形成的氮化硅膜，第三絕緣膜在高于第五絕緣膜的溫度下形成。
2.根據(jù)權(quán)利要求1的半導(dǎo)體器件的制造方法，其中第一和第四絕緣膜是氧化硅膜，形成第一開口的步驟包括在允許第四絕緣膜比第三絕緣膜的蝕刻量大的條件下蝕刻第四絕緣膜；在允許第三絕緣膜比第一絕緣膜的蝕刻量大的條件下蝕刻第三絕緣膜。
3.根據(jù)權(quán)利要求1的半導(dǎo)體器件的制造方法，其中利用含氨的反應(yīng)氣體形成第五絕緣膜，而利用不含氨的反應(yīng)氣體形成第三絕緣膜。
4.根據(jù)權(quán)利要求1的半導(dǎo)體器件的制造方法，在步驟(c)和(d)之間還包括在半導(dǎo)體層的表面上形成硅化物層的步驟。
5.根據(jù)權(quán)利要求4的半導(dǎo)體器件的制造方法，其中第二導(dǎo)體件包含第一導(dǎo)體層和第二導(dǎo)體層，第一導(dǎo)體層比第二導(dǎo)體層薄，并且位于第二導(dǎo)體層的下面。
6.根據(jù)權(quán)利要求1的半導(dǎo)體器件的制造方法，在步驟(g)和(h)之間還包括步驟(i)形成第三導(dǎo)體件；(j)在形成在第五絕緣膜中的第二開口中連接，以露出第三導(dǎo)電件的部分，第三導(dǎo)體件具有外連接導(dǎo)體件。
7.根據(jù)權(quán)利要求1的半導(dǎo)體器件的制造方法，其中第一導(dǎo)體件由含硼的硅層形成。
8.根據(jù)權(quán)利要求1的半導(dǎo)體器件的制造方法，其中導(dǎo)體件由三個導(dǎo)體層制成，即由硅制成的第一導(dǎo)體層、第二導(dǎo)體層和由難熔金屬制成的第三導(dǎo)體層。
9.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底中有選擇地形成第一絕緣膜；(b)在半導(dǎo)體襯底的表面上，形成通過第二絕緣膜的第一導(dǎo)體件；(c)在半導(dǎo)體襯底中不存在第一絕緣膜和第一導(dǎo)體件的區(qū)中形成半導(dǎo)體層；(d)形成第三絕緣膜，以覆蓋第一導(dǎo)體件、半導(dǎo)體層和第一絕緣膜；(e)在第三絕緣膜上形成第四絕緣膜；(f)在第四和第三絕緣膜中形成第一開口；(g)在第一開口中形成第二導(dǎo)體件；和(h)在第四絕緣膜上形成第五絕緣膜，其中第三和第五絕緣膜是通過等離子CVD形成的氮化硅膜，第三絕緣膜具有比第五絕緣膜小的氫含量。
10.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上形成第一絕緣膜；(b)在第一絕緣膜上形成第二絕緣膜；(c)在第二和第一絕緣膜中形成開口；(d)在開口中形成導(dǎo)體層；和(e)在導(dǎo)體層上形成第三絕緣膜，其中第一和第三絕緣膜是通過等離子CVD形成的氮化硅膜，第一絕緣膜是在比第三絕緣膜的溫度高的溫度下形成的。
11.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底的表面上形成第一絕緣膜；(b)在第一絕緣膜上形成第二絕緣膜；(c)在第二和第一絕緣膜中形成開口；(d)在開口中形成導(dǎo)體層；和(e)在導(dǎo)體層上形成第三絕緣膜，其中第一和第三絕緣膜是通過等離子CVD形成的氮化硅膜，第一絕緣膜具有比第三絕緣膜小的氫含量。
12.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底中有選擇地形成第一絕緣膜；(b)在半導(dǎo)體襯底中不存在第一絕緣膜的區(qū)中形成半導(dǎo)體層；(c)在半導(dǎo)體層的表面上形成難熔金屬硅化物層；(d)形成第二絕緣膜，以覆蓋難熔金屬硅化物層和第一絕緣膜；(e)在第二絕緣膜上形成第三絕緣膜；(f)在第三和第二絕緣膜中形成開口；和(g)在開口中形成導(dǎo)體件，其中第二絕緣膜是在400度或更高的溫度下通過等離子CVD形成的氮化硅膜。
13.根據(jù)權(quán)利要求12的半導(dǎo)體器件的制造方法，其中利用具有單硅烷和氮但不含有氨的反應(yīng)氣體來形成第二絕緣膜。
14.根據(jù)權(quán)利要求12的半導(dǎo)體器件的制造方法，其中第三絕緣膜是氧化硅膜，形成所述開口的步驟包括在允許第三絕緣膜比第二絕緣膜的蝕刻量大的條件下蝕刻第三絕緣膜；在允許第二絕緣膜比第一絕緣膜的蝕刻量大的條件下蝕刻第二絕緣膜。
15.根據(jù)權(quán)利要求12的半導(dǎo)體器件的制造方法，其中硅化物層的形成步驟還包括(h)在半導(dǎo)體層和第一絕緣膜上淀積難熔金屬膜；(i)熱處理半導(dǎo)體襯底，從而在半導(dǎo)體層的表面上形成硅化物層；和(j)除去第一絕緣膜上的難熔金屬膜；
16.根據(jù)權(quán)利要求12的半導(dǎo)體器件的制造方法，其中導(dǎo)體件包含第一導(dǎo)體層和第二導(dǎo)體層，第一導(dǎo)體層比第二導(dǎo)體層薄，并位于第二導(dǎo)體層的下面。
17.根據(jù)權(quán)利要求16的半導(dǎo)體器件的制造方法，其中第一導(dǎo)體層是氮化鈦層，而第二導(dǎo)體層是鎢層。
18.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底中有選擇地形成第一絕緣膜；(b)在半導(dǎo)體襯底的表面上，形成通過第二絕緣膜的第一導(dǎo)體件；(c)在半導(dǎo)體襯底中不存在第一絕緣膜和第一導(dǎo)體件的區(qū)中形成半導(dǎo)體層；(d)形成第三絕緣膜，以覆蓋第一導(dǎo)體件、半導(dǎo)體層和第一絕緣膜；(e)在第三絕緣膜上形成第四絕緣膜，其中第一導(dǎo)體件是含硼的硅膜，第三絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
19.根據(jù)權(quán)利要求18的半導(dǎo)體器件的制造方法，其中利用具有單硅烷和氮但不含有氨的反應(yīng)氣體來形成第三絕緣膜。
20.一種半導(dǎo)體器件的制造方法，包括(a)在半導(dǎo)體襯底上形成第一絕緣膜；(b)在第一絕緣膜上形成第二絕緣膜；(c)在第二和第一絕緣膜中形成開口；(d)在開口中形成導(dǎo)體層，其中第一絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
21.根據(jù)權(quán)利要求20的半導(dǎo)體器件的制造方法，其中第二絕緣膜是氧化硅膜。
22.根據(jù)權(quán)利要求20的半導(dǎo)體器件的制造方法，其中形成導(dǎo)體的步驟包括形成作為下層的第一導(dǎo)體層和作為上層的第二導(dǎo)體層，第二導(dǎo)體層由銅制成。第一導(dǎo)體層起防止銅擴散的作用。
23.一種半導(dǎo)體器件的制造方法，包括(a)通過第一絕緣膜，在半導(dǎo)體襯底上淀積第一導(dǎo)體層、第二導(dǎo)體層、第三導(dǎo)體層以及第二絕緣膜，其中第一導(dǎo)體層由硅制成，第三導(dǎo)體層由難熔金屬制成；(b)將第二絕緣膜以及第三、第二和第一導(dǎo)體層加工成預(yù)定圖形；和(c)在第二絕緣膜上形成第三絕緣膜，其中第二絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
24.根據(jù)權(quán)利要求23的半導(dǎo)體器件的制造方法，其中第三絕緣膜是在400度或更高的溫度下，通過等離子CVD形成的氮化硅膜。
25.一種半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)有選擇地形成在半導(dǎo)體襯底上的第一絕緣膜；(c)通過第二絕緣膜，形成在半導(dǎo)體襯底表面上的第一導(dǎo)體件；(d)在半導(dǎo)體襯底中，設(shè)置在第一絕緣膜和第一導(dǎo)體件之間的半導(dǎo)體層；(e)形成在第一導(dǎo)體件、第一絕緣膜和半導(dǎo)體層上的第三絕緣膜；(f)形成在第三絕緣膜上的第四絕緣膜；(g)形成在開口中的第二導(dǎo)體件，所述開口限定在第三和第四絕緣膜中；和(h)形成在第二導(dǎo)體件上的第五絕緣膜，其中第三和第五絕緣膜是通過等離子CVD形成的氮化硅膜，第三絕緣膜的氫含量比第五絕緣膜小。
26.根據(jù)權(quán)利要求25的半導(dǎo)體器件，其中第二導(dǎo)體件包含第一導(dǎo)體層和第二導(dǎo)體層，第一導(dǎo)體層比第二導(dǎo)體層薄，并且位于第二導(dǎo)體層的下面。
27.根據(jù)權(quán)利要求26的半導(dǎo)體器件，其中第一導(dǎo)體件是氮化鈦層，第二導(dǎo)體層是鎢層。
28.根據(jù)權(quán)利要求25的半導(dǎo)體器件，其中難熔金屬硅化物層形成在半導(dǎo)體層的表面上。
29.根據(jù)權(quán)利要求25的半導(dǎo)體器件，其中第一導(dǎo)體件由含硼的硅層形成。
30.一種半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)通過第一絕緣膜，形成在半導(dǎo)體襯底上的第一導(dǎo)體件；(c)形成在第一導(dǎo)體件上的第二絕緣膜；和(d)形成在第二絕緣膜上的第三絕膜，其中第二和第三絕緣膜是通過是通過等離子CVD形成的氮化硅膜，第二絕緣膜具有比第三絕緣膜更小的氫含量。
31.根據(jù)權(quán)利要求30的半導(dǎo)體器件，還包括(e)在半導(dǎo)體襯底的表面上，設(shè)置在第一導(dǎo)體件的相對端部上的第一和第二導(dǎo)體區(qū)，其中第一導(dǎo)體件起晶體管的柵的作用，第一和第二半導(dǎo)體區(qū)分別起晶體管的源和漏的作用，在從源向漏的方向上，第二絕緣膜具有與第一導(dǎo)體件基本上相等的寬度。
32.根據(jù)權(quán)利要求30的半導(dǎo)體器件，還包括(e)形成在第二絕緣膜上的第二導(dǎo)體件；和(f)與第二導(dǎo)體件連接的外連接導(dǎo)體件，其中第三絕緣膜具有開口，在該開口中，外連接導(dǎo)體件與第二導(dǎo)體件連接。
33.一種半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)通過第一絕緣膜，形成在半導(dǎo)體襯底上的第一導(dǎo)體件，并具有側(cè)壁；(c)形成在第一導(dǎo)體件側(cè)壁上的第二絕緣膜；和(d)形成在第一導(dǎo)體膜上的第三絕緣膜，其中第二和第三絕緣膜是通過是通過等離子CVD形成的氮化硅膜，第二絕緣膜具有比第三絕緣膜更小的氫含量。
34.根據(jù)權(quán)利要求33的半導(dǎo)體器件，還包括(e)形成在第二絕緣膜上的第二導(dǎo)體件；和(f)與第二導(dǎo)體件連接的外連接導(dǎo)體件，其中第三絕緣膜具有開口，在該開口中，外連接導(dǎo)體件與第二導(dǎo)體件連接。
35.一種半導(dǎo)體器件，包括(a)半導(dǎo)體襯底；(b)半導(dǎo)體襯底上的第一絕緣膜；(c)第一絕緣膜上的第二絕緣膜；(d)形成在第一開口中的第一導(dǎo)體件，所述第一開口限定在第一和第二絕緣膜中；(e)第一導(dǎo)體件上的第三絕緣膜；(f)第三絕緣膜上的第二導(dǎo)體件，和(g)第二導(dǎo)體件上的第四絕緣膜，其中第一和第四絕緣膜是通過等離子CVD形成的氮化硅膜，第一絕緣膜具有比第四絕緣膜更小的氫含量。
36.根據(jù)權(quán)利要求35的半導(dǎo)體器件，還包括(h)與第二導(dǎo)體件連接的外連接導(dǎo)體件，其中第四絕緣膜具有第二開口，在該第二開口中，外連接導(dǎo)體件已經(jīng)與第二導(dǎo)體件連接。
37.根據(jù)權(quán)利要求36的半導(dǎo)體器件，其中第二絕緣膜是氧化硅膜。
38.根據(jù)權(quán)利要求12的半導(dǎo)體器件的制造方法，在步驟(a)和(b)之間，還包括形成由硅材料制成的第一導(dǎo)體件的步驟，其中在步驟(c)中，在第一導(dǎo)體件的表面上形成高熔點金屬硅化物層。
39.根據(jù)權(quán)利要求25的半導(dǎo)體器件，其中第一導(dǎo)體件由硅材料制成，在第一導(dǎo)體件的表面上已經(jīng)形成了難熔金屬硅化物層。
40.一種半導(dǎo)體器件的制造方法，包括形成用于自對準第一氮化硅膜和形成用于鈍化的第二氮化硅膜，其中利用包含硅烷和氮的原材料氣體，通過等離子CVD形成第一氮化硅膜，利用包含硅烷、氨和氮的原材料氣體，通過等離子CVD形成第二氮化硅膜。
41.根據(jù)權(quán)利要求40的半導(dǎo)體器件的制造方法，其中在比第二氮化硅膜的溫度高的溫度下形成第一氮化硅膜。
42.根據(jù)權(quán)利要求40的半導(dǎo)體器件的制造方法，其中在400度或更高的溫度下形成第一氮化硅膜。
43.一種半導(dǎo)體器件，包括用于自對準的第一氮化硅膜和用于鈍化的第二氮化硅膜，其中在根據(jù)對第一氮化硅膜的FT-IR分析得到的Si-H/Si-N鍵合比R1和根據(jù)對第二氮化硅膜的FT-IR分析得到的Si-H/Si-N鍵合比R2之間，有R1＜R2的關(guān)系。
44.根據(jù)權(quán)利要求43的半導(dǎo)體器件，其中通過FT-IR分析，第一氮化硅膜的Si-H鍵數(shù)是2×1021cm-3或更小。
全文摘要
本發(fā)明的目的是提供一種高性能和高可靠性的半導(dǎo)體器件。用于自對準的氮化硅膜17,形成此膜以覆蓋MISFET的柵極,以下述方式形成:利用含有單硅烷和氮氣的原料氣、通過等離子CVD、在400攝氏度或更高的襯底溫度下形成。構(gòu)成鈍化膜的氮化硅膜44是利用含有單硅烷、氨氣和氮氣的原料氣、通過等離子CVD、在約350攝氏度的襯底溫度下形成的。包含在氮化硅膜17中的氫氣含量小于在氮化硅膜44中的含量,可以抑制從氮化硅膜17釋放氫氣。
文檔編號H01L21/318GK1338114SQ99816381
公開日2002年2月27日 申請日期1999年7月8日 優(yōu)先權(quán)日1999年7月8日
發(fā)明者藤原剛, 一瀨勝彥, 大橋直史, 牛山雅弘, 齊藤哲夫 申請人:株式會社日立制作所, 日立東京電子株式會社