技術(shù)編號：6829499
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體器件及其制造方法，尤其涉及當(dāng)將其應(yīng)用于具有高性能和高穩(wěn)定性的高度集成的電路器件時更有效的技術(shù)。背景技術(shù) 隨著提高半導(dǎo)體器件的性能和半導(dǎo)體器件微型化的趨勢，已經(jīng)頻繁采用能夠減小掩膜的對準(zhǔn)誤差的自對準(zhǔn)技術(shù)。例如，在日本專利申請未審公開號No.平11(1999)-26714中所公開的技術(shù)就是用氮化硅膜覆蓋構(gòu)成DRAM存儲單元的MISFET(金屬-絕緣體半導(dǎo)體場效應(yīng)晶體管)的柵極；形成由氧化硅膜構(gòu)成的層間絕緣膜；然后形成用于連接MISFET的源和漏...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。