專利名稱：電容器及其制造方法
技術領域：
本發(fā)明涉及半導體制造，特別涉及柱型存儲器節(jié)點及其制造方法。
隨著DRAM器件被按比例縮小到約四分之一微米，由電容器占據(jù)的兩維區(qū)域變得越來越小。另一方面，由于電容器的電容必須保持在恒定水平，因而提出了許多方法，以從減小的兩維區(qū)域上獲得期望的電容。
一種方法是通過增加電容器的高度形成三維尺寸結(jié)構(gòu)的電容器來增加可利用的存儲器單元表面面積。可是，電容器高度的增加，在存儲器單元陣列區(qū)域與周邊區(qū)域之間引起大的臺階，因而使金屬互連變得困難。
另一種方法是增加電容器介質(zhì)膜的介電常數(shù)。近來，諸如鈦酸鍶(SrTiO3)、鈦酸鍶鋇((Ba·Sr)TiO3)等有高于10000的介電常數(shù)的高介電材料已被用作介質(zhì)膜?？墒牵敹嗑Ч璞挥米麟娙萜鞔鎯ζ鞴?jié)點時，在多晶硅層與高介電常數(shù)介質(zhì)膜之間的界面上形成低介電特性的層，并因此增加介質(zhì)膜的漏電流。
有人認為，當諸如鈦酸鍶、鈦酸鍶鋇等高介電材料被用作介質(zhì)膜時，最好把諸如鉑(Pt)等過渡金屬用作電容器存儲器節(jié)點?？墒?，在高集成化的電路器件中采用這種過渡金屬存在一些問題。例如，在空間間隔約為0.1-0.2微米的存儲器節(jié)點應用中，在干式腐蝕期間在構(gòu)圖的存儲器節(jié)點的側(cè)壁上留下被腐蝕的過渡金屬。結(jié)果，在各存儲器節(jié)點與相鄰的存儲器節(jié)點之間出現(xiàn)電橋。
參考H.Yamaguchi等人的題目為“A Stacked Capacitor with anMOCVD(Ba·Sr)TiO3Film and a RuO2/Ru Storage Node on a TiN-CappedPlug for 4GBit DRAMs and Beyond”(IEDM 1996-675)的文獻。

圖1是表示按照H.Yamaguchi等人的參考文獻的層疊式存儲器節(jié)點的剖面圖。通過用EB(電子束)光刻和RIE(反應離子腐蝕)在絕緣層14中形成達到半導體襯底10的接觸孔15，來制造疊層式存儲器節(jié)點。厚度約為2000埃的摻雜磷的多晶硅層被淀積在接觸孔15中和絕緣層14上。然后從接觸孔15中的絕緣層14的上表面深腐蝕該多晶硅層成為1000埃的溝槽(指的是16)。淀積鈦并在N2氣氛中通過RTA進行退火，形成TiSix以減小接觸電阻。然后淀積層厚為4000埃、諸如氮化鈦層等的阻擋金屬層(標為17)，并通過化學機械研磨使其平面化形成存儲器接觸栓塞18。對于存儲器節(jié)點，通過用Ru金屬靶的DC濺射淀積厚度約為4500埃的過渡金屬層19(500埃的釕和4000埃的二氧化釕構(gòu)成的雙層)。然后腐蝕該過渡金屬層19，形成有0.15微米間隔的存儲器節(jié)點20。此后，在包括存儲器節(jié)點20的絕緣層14上淀積高介電常數(shù)介質(zhì)膜21。
可是，上述方法存在一些問題。例如，極難腐蝕有約0.15微米間隔的過渡金屬層。如前所述，在干式腐蝕期間在存儲器節(jié)點的側(cè)壁上會再淀積被腐蝕的過渡金屬。結(jié)果，存儲器節(jié)點有傾斜的輪廓并由此在存儲器節(jié)點與相鄰的存儲器節(jié)點之間形成電橋。
本發(fā)明欲解決該問題，本發(fā)明的目的在于提供一種有高電容和良好側(cè)面形貌(lateral profile)的存儲器節(jié)點，該節(jié)點包括厚的多晶硅層、阻擋金屬層和薄的過渡金屬層。
本發(fā)明的另一個目的在于提供疊層式存儲器單元電容器的制造方法，該電容器有高電容和良好的側(cè)面形貌并且在各存儲器節(jié)點與相鄰存儲器節(jié)點之間沒有電橋。
本發(fā)明提供一種疊層式電容器，該電容器有底部多晶硅、阻擋金屬層/側(cè)壁間隔層，和有大體垂直的側(cè)壁形貌的過渡金屬層/側(cè)壁間隔層。阻擋金屬由選自TiAlN、TiSiN、TaTiN和TaAlN構(gòu)成的組中的一個形成阻擋金屬。過渡金屬層包括Pt、Ir、Ru等。阻擋金屬層/側(cè)壁間隔層防止多晶硅與過渡金屬之間的反應。此外，阻擋金屬層/側(cè)壁間隔層防止多晶硅與高介電常數(shù)介質(zhì)膜以及過渡金屬之間的反應。為了增加電容，最好形成較厚的例如1000埃-6000埃的多晶硅。過渡金屬被較薄地形成以避免因厚度較厚導致的傾斜腐蝕。例如，約450埃-500埃。形成阻擋層以使其厚度足以防止反應，例如500埃-1000埃。
按照本發(fā)明的電容器的多晶硅/阻擋金屬/過渡金屬電極是通過在半導體襯底的有源區(qū)上形成晶體管來形成的。用絕緣體例如場氧化層包圍有源區(qū)。在所獲得的結(jié)構(gòu)上形成絕緣層。在絕緣層中將觸點開口至預定有源區(qū)域。在觸點開口中和在絕緣層上淀積導電層，然后使其平面化形成接觸栓塞。在接觸栓塞上和絕緣層上淀積摻雜的多晶硅層達到約1000埃-6000埃的厚度。然后，在多晶硅層上淀積厚度約為500埃-1000埃的第一阻擋金屬層，以在隨后的工藝中在氧化氣氛下保護多晶硅層。將第一過渡金屬層薄薄地淀積在阻擋金屬層上，厚度約為450埃至500埃。順序腐蝕第一過渡金屬層、第一阻擋金屬層和多晶硅層的所選部分，形成與接觸栓塞接觸的疊層式存儲器節(jié)點。
為保護露出的側(cè)壁多晶硅，在疊層式存儲器節(jié)點的側(cè)壁上形成導電間隔層。在疊層式存儲器節(jié)點上淀積第二阻擋金屬層，然后深腐蝕，在疊層式存儲器節(jié)點的側(cè)壁上形成阻擋金屬間隔層。阻擋金屬間隔層防止側(cè)壁多晶硅的氧化。在所獲得的結(jié)構(gòu)上淀積第二過渡金屬層，然后深腐蝕，在疊層式存儲器節(jié)點的側(cè)壁上形成過渡金屬間隔層。在包括存儲器節(jié)點的絕緣層上淀積高介電常數(shù)介質(zhì)膜。
較薄地形成過渡金屬，以避免其傾斜腐蝕。通過調(diào)整多晶硅和阻擋金屬的厚度來增加可利用的表面面積，因此，可獲得高電容的電容器，并且在各存儲器節(jié)點和相鄰的存儲器節(jié)點之間沒有微小的橋。
參照以下的附圖，本領域的技術人員將理解本發(fā)明，其目的將變得顯而易見圖1是表示現(xiàn)有技術的電容器的疊層式存儲器節(jié)點的剖面圖；和圖2A-2C是表示按照本發(fā)明最佳實施例的制造電容器存儲器節(jié)點的新方法的流程圖。
下面將參照表示本發(fā)明最佳實施例的附圖詳細說明本發(fā)明。當然，本發(fā)明可以不同的方式實施，并且不構(gòu)成對本申請所提出的實施例的限制。更確切地說，提供這些實施例是為了徹底和完全地進行公開，并充分地對所屬技術領域的技術人員公開本發(fā)明的范圍。附圖中，為清楚起見放大表示了層的厚度和區(qū)域。還應理解，當層被稱為是“在另一層或襯底上”時，可以是直接在另一層或襯底上或者也可以有中間層存在。相反，當元件被稱為是“直接在”另一元件上時，就不存在其中間的元件。并且，為了更好地理解本發(fā)明和使附圖清楚起見，在附圖中僅示出了一個晶體管和一個電容器。
本發(fā)明涉及疊層式電容器。因此，為了更好地理解本發(fā)明僅簡要地說明在制造DRAM中本發(fā)明采用的形成場氧化物層和晶體管結(jié)構(gòu)的工藝。
參照圖2A，在半導體襯底30上形成場氧化物層31，以在其上限定有源區(qū)。場氧化物層31包圍各有源區(qū)。在有源區(qū)上形成晶體管。該晶體管包括柵氧化物層32、柵極33、側(cè)壁間隔層和一對源/漏區(qū)(未示出)。在包括晶體管的半導體襯底30上形成絕緣層34，例如BPSG(Borophosphosilicate Glass，硼磷硅酸鹽玻璃)層、USG(UndopedSilicate Glass，無摻雜硅酸鹽玻璃)層等。
在絕緣層34上形成第一光刻膠層，然后將其構(gòu)圖為預定構(gòu)形以限定存儲器接觸區(qū)域。利用構(gòu)圖的光刻膠層，腐蝕絕緣層，形成達到源/漏區(qū)之一的接觸孔35。在接觸孔35中和在絕緣層34上淀積第一導電層，并使該導電層平面化至絕緣層34的上表面，從而形成接觸栓塞36。第一導電層為由多晶硅、鎢和鋁構(gòu)成的組中選出的一種。
在包括接觸栓塞36的絕緣層34上淀積第二導電層37。第二導電層37最好由多晶硅層形成并具有約1000埃-6000埃的厚度。多晶硅層的厚度取決于想要的電容。
在第二導電層37上淀積阻擋金屬層38，阻擋金屬層38的厚度達到約500埃-1000埃。阻擋金屬層38由TiAlN、TiSiN、TaTiN和TaAlN構(gòu)成的組中選出的一種形成。在隨后的工藝中阻擋金屬層38用作氧化阻擋層。氧從高介電常數(shù)介質(zhì)膜43(參見圖2C)擴散進入多晶硅中，并由此在多晶硅層37與高介電常數(shù)介質(zhì)膜43之間的界面上形成低介電特性的層例如SiO2層。
在阻擋金屬層38上淀積過渡金屬層39。過渡金屬層39由鉑(Pt)、銥(Ir)和釕(Ru)構(gòu)成的組中選出的一種形成。由于不能良好地腐蝕過渡金屬層39，因而要求較薄地進行淀積，例如，達到約450埃-500埃的厚度，以避免其傾斜腐蝕。
在過渡金屬層39上淀積第二光刻膠層(未示出)，然后將其構(gòu)圖為預定的構(gòu)形，以限定存儲器節(jié)點區(qū)域。利用第二構(gòu)圖的光刻膠層，順序腐蝕過渡金屬層39、阻擋金屬層38和第二導電層37，形成存儲器節(jié)點。由于非常薄地形成過渡金屬層39，因而不會發(fā)生傾斜腐蝕，可獲得存儲器節(jié)點40的大體垂直的形貌。
接著進行側(cè)壁間隔層的形成，該側(cè)壁間隔層示于圖2B中。在絕緣層34上和存儲器節(jié)點40上淀積第二阻擋金屬。進行深腐蝕，從而在存儲器節(jié)點40的側(cè)壁上形成厚度約為450埃-500埃的阻擋金屬間隔層41。第二阻擋金屬層采用與第一阻擋層相同的材料。在所獲得的結(jié)構(gòu)上淀積第二過渡金屬。深腐蝕該過渡金屬，于是在阻擋金屬間隔層41上形成厚度約為450埃-500埃的過渡金屬間隔層42。阻擋金屬間隔層41和過渡金屬間隔層42不僅僅用作阻擋氧化。
下面參照圖2C，在絕緣層34上和有間隔層的存儲器節(jié)點40上淀積高介電常數(shù)介質(zhì)膜43。高介電常數(shù)介質(zhì)膜43包括SrTiO3和(Ba·Sr)TiO3。
在改進的實施例中，多晶硅層的厚度可形成為約500埃-1000埃，第一阻擋金屬層的厚度可形成為約1000埃-6000埃。在這種情況下，露出相對較小區(qū)域的側(cè)壁多晶硅并可放松用于側(cè)壁間隔層形成的工藝。
本發(fā)明提供有高電容且在各電容器與相鄰電容器之間不存在微小橋接的疊層式電容器。通過較薄地形成過渡金屬可防止傾斜地腐蝕過渡金屬，并且，較厚的多晶硅和阻擋金屬層可增加可利用的表面區(qū)域，從而增加電容。
權(quán)利要求
1.一種制造疊層式電容器的方法，包括下列步驟在半導體襯底上的絕緣層中形成接觸栓塞；在所述絕緣層上和所述接觸栓塞上順序形成導電層，阻擋金屬層和過渡金屬層，所述阻擋金屬層防止所述導電層的上表面被氧化，與所述導電層和所述阻擋金屬層相比所述過渡金屬層較?。煌ㄟ^順序腐蝕所述過渡金屬層、所述阻擋金屬層和所述導電層形成存儲器節(jié)點；在所述存儲器節(jié)點的側(cè)壁上形成阻擋金屬間隔層，以防止所述導電層的側(cè)壁氧化；在所述阻擋金屬間隔層上形成過渡金屬間隔層；和在所述絕緣層上和存儲器節(jié)點上形成高介電常數(shù)介質(zhì)膜。
2.根據(jù)權(quán)利要求1的方法，其特征在于，所述接觸栓塞由多晶硅、鎢和鋁構(gòu)成的組中選出的一種形成。
3.根據(jù)權(quán)利要求1的方法，其特征在于，所述導電層由多晶硅層形成。
4.根據(jù)權(quán)利要求1的方法，其特征在于，所述阻擋金屬層由TiAlN，TiSiN，TaTiN和TaAlN構(gòu)成的組中選出的一種形成。
5.根據(jù)權(quán)利要求1的方法，其特征在于，所述導電層的厚度約為1000埃-6000埃，所述阻擋金屬層的厚度約為500埃-1000埃。
6.根據(jù)權(quán)利要求1的方法，其特征在于，所述導電層的厚度約為500埃-1000埃，所述阻擋金屬層的厚度約為1000埃-6000埃。
7.根據(jù)權(quán)利要求1的方法，其特征在于，所述過渡金屬層由Pt，Ir，Ru構(gòu)成的組中選出的一種形成。
8.根據(jù)權(quán)利要求1的方法，其特征在于，所述過渡金屬層的厚度約為500埃。
9.根據(jù)權(quán)利要求1的方法，其特征在于，所述阻擋金屬間隔層由TiAlN，TiSiN，TaTiN和TaAlN構(gòu)成的組中選出的一種形成。
10.根據(jù)權(quán)利要求1的方法，其特征在于，所述高介電常數(shù)介質(zhì)膜由SrTiO3和(Ba·Sr)TiO3構(gòu)成的組中選出的一種形成。
11.一種電容器的存儲器節(jié)點，包括形成于半導體襯底的絕緣層上的接觸栓塞；和形成在所述接觸栓塞上的疊層式存儲器節(jié)點，所述存儲器節(jié)點包括導電層；形成在所述導電層的上表面和兩側(cè)壁上的阻擋金屬層；形成在所述阻擋金屬層的上表面和兩側(cè)壁上的過渡金屬層；和形成在所述過渡金屬層的上表面和兩側(cè)壁上的高介電常數(shù)介質(zhì)膜。
12.根據(jù)權(quán)利要求11的電容器存儲器節(jié)點，其特征在于，所述接觸栓塞由多晶硅，鎢和鋁構(gòu)成的組中選出的一種形成。
13.根據(jù)權(quán)利要求11的電容器存儲器節(jié)點，其特征在于，所述導電層由多晶硅層形成。
14.根據(jù)權(quán)利要求11的電容器存儲器節(jié)點，其特征在于，所述阻擋金屬層由TiAlN，TiSiN，TaTiN和TaAlN構(gòu)成的組中的一個形成。
15.根據(jù)權(quán)利要求11的電容器存儲器節(jié)點，其特征在于，所述過渡金屬層由Pt，Ir，Ru構(gòu)成的組中選出的一種形成。
16.根據(jù)權(quán)利要求11的電容器存儲器節(jié)點，所述高介電常數(shù)介質(zhì)膜由SrTiO3和(Ba·Sr)TiO3構(gòu)成的組中選出的一種形成。
全文摘要
制造有高介電常數(shù)介質(zhì)膜的疊層式電容器的方法,其中存儲器節(jié)點包括多晶硅層,阻擋金屬層和帶側(cè)壁間隔層的過渡金屬層。阻擋金屬層和其側(cè)壁間隔層防止多晶硅氧化。形成多晶硅層達到?jīng)Q定存儲器節(jié)點高度的厚度。較薄地形成直接連接高介電常數(shù)介質(zhì)膜的過渡金屬層,以避免其傾斜腐蝕,因而可防止在各存儲器節(jié)點與相鄰節(jié)點之間的電橋。
文檔編號H01L21/02GK1241023SQ99109410
公開日2000年1月12日 申請日期1999年6月29日 優(yōu)先權(quán)日1999年6月29日
發(fā)明者田潤樹, 黃有商, 鄭泰榮 申請人:三星電子株式會社