專利名稱：鐵電體存儲(chǔ)裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種帶有鐵電體層的不揮發(fā)性的半導(dǎo)體裝置，具體說(shuō)來(lái)涉及對(duì)鐵電體層的分壓的提高。
圖9表示以往的鐵電體存儲(chǔ)器50的要部剖視圖。鐵電體存儲(chǔ)器50在半導(dǎo)體基板51上依次形成有柵極氧化膜54、浮動(dòng)?xùn)艠O55、鐵電體層56和控制柵極57。
在鐵電體存儲(chǔ)器50中，為了轉(zhuǎn)換極化狀態(tài)，施加在控制柵極57上的電壓不怎么被分壓到鐵電體層56上。這是由于與SiO2相比鐵電體的介電常數(shù)ε大得多(約幾百倍)，因此，鐵電體層56的容量比柵極氧化膜54的容量大得多，被串聯(lián)了的電容的分壓與容量成反比。
為解決這個(gè)問(wèn)題，比如在第14次鐵電體應(yīng)用會(huì)議報(bào)告預(yù)稿集“用于MFISFET的低介電常數(shù)鐵電體材料的開發(fā)”(第14次鐵電體應(yīng)用會(huì)議，1997年9月發(fā)行，31～32頁(yè))中公開了在鐵電體材料上開發(fā)介電常數(shù)小的材料并減小鐵電體層的容量、減薄柵極氧化膜的膜厚、增大絕緣膜容量。但是，對(duì)材料的開發(fā)也有限度，如果減薄柵極氧化膜的膜厚則耐壓降低。
為解決這樣的問(wèn)題，在特開平9-252099號(hào)公報(bào)中公開了

圖10所示的鐵電體存儲(chǔ)器晶體管101。圖10B為圖10A的XB-XB剖面。
如圖10A、B所示，鐵電體存儲(chǔ)器晶體管101在激活區(qū)168的浮動(dòng)?xùn)艠O124之上形成有絕緣膜130，在其上形成有鐵電體層134。在非激活區(qū)130上設(shè)有接觸孔132，浮動(dòng)?xùn)艠O124和鐵電體層134由非激活區(qū)130接觸著。
鐵電體存儲(chǔ)器晶體管101通過(guò)只改變接觸孔132的面積可以減小浮動(dòng)?xùn)艠O124和基板區(qū)域112間的分壓、增大浮動(dòng)?xùn)艠O124和控制柵極136間的分壓。在鐵電體存儲(chǔ)器晶體管101上的控制柵極136和P井112之間形成的電容如圖9C所示那樣與容量CF、CG串聯(lián)后的合成容量等價(jià)。容量CF為容量C1、C2并聯(lián)后的合成容量。還有，容量C1為由激活區(qū)168上的鐵電體層134及絕緣膜130所定義的容量，容量C2為由元件隔離區(qū)114上的鐵電體層134所定義的容量。鐵電體層其介電常數(shù)比絕緣膜高得多，因此，容量CF可以近似為容量C2。因此，通過(guò)減小容量C2可以減小容量CF。由此，可以減小施加到容量CG上的分壓、增大施加到容量CF上的分壓。
但是，即使減小浮動(dòng)?xùn)艠O124和基板區(qū)域112間的分壓、增大浮動(dòng)?xùn)艠O124和控制柵極136間的分壓，施加到激活區(qū)168上的鐵電體層134的分壓并沒(méi)有增大那么多。這是由于絕緣膜130比起鐵電體層134來(lái)其介電常數(shù)小得多，這樣，在激活區(qū)168上被分到絕緣膜130上的電壓比被分到鐵電體層134上的電壓多。
還有，在特開平9-205181號(hào)公報(bào)中，公開了通過(guò)減小上部電極來(lái)減小相向面積。但是，在此方法中，用離子銑削法加工上部電極，因此，會(huì)損傷鐵電體層表面。
所述分壓的下降不僅對(duì)于由柵極絕緣膜、浮動(dòng)?xùn)艠O、鐵電體層和控制柵極構(gòu)成的鐵電體存儲(chǔ)器是個(gè)問(wèn)題，對(duì)于在柵極絕緣膜和鐵電體層之間沒(méi)有浮動(dòng)?xùn)艠O的鐵電體存儲(chǔ)器也同樣是個(gè)問(wèn)題。
為了解決上述問(wèn)題，本發(fā)明的目的在于通過(guò)減小鐵電體層的實(shí)質(zhì)面積提供可以施加高分壓的鐵電體半導(dǎo)體存儲(chǔ)裝置。
與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置具備有a1)帶有第1導(dǎo)電型基板區(qū)域的半導(dǎo)體基板、a2)形成于上述第1導(dǎo)電型區(qū)域表面上的1對(duì)第2導(dǎo)電型雜質(zhì)區(qū)域，a3)形成于上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上的第1絕緣膜、a4)形成于上述第1絕緣膜上的鐵電體層、a5)形成于上述鐵電體層上的上部電極，B)是一種形成于上述第1絕緣膜和上述上部電極之間的絕緣膜，為了使上述鐵電體層的實(shí)質(zhì)容量減少，具備有只在上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上的一部分上形成的實(shí)質(zhì)容量減少絕緣膜。
與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置，其特征在于具備有a1)帶有第1導(dǎo)電型基板區(qū)域的半導(dǎo)體基板、a2)形成于上述第1導(dǎo)電型區(qū)域表面上的1對(duì)第2導(dǎo)電型雜質(zhì)區(qū)域，a3)形成于上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上的第1絕緣膜、a4)形成于上述第1絕緣膜上的鐵電體層、a5)形成于上述鐵電體層上的上部電極，B)具備有被形成于上述第1絕緣膜和上述上部電極之間且使上述鐵電體層的實(shí)質(zhì)容量減少的實(shí)質(zhì)容量減少絕緣膜，在上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上帶有只存在上述鐵電體層的部分和存在上述容量減少用絕緣膜與上述鐵電體層重疊的部分。
與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置的制造方法，其特征在于具備有a1)準(zhǔn)備帶有第1導(dǎo)電型基板區(qū)域的半導(dǎo)體基板、a2)由上述基板區(qū)域的一部分且在上述基板區(qū)域上形成第1絕緣膜，a3)在上述第1絕緣膜上形成鐵電體層及上部電極、a4)把上述上部電極作為掩模注入第2導(dǎo)電型雜質(zhì)并在上述基板區(qū)域內(nèi)形成第2導(dǎo)電型雜質(zhì)雜質(zhì)區(qū)域，B)為了在上述第1絕緣膜和上述上部電極之間使上述鐵電體層的實(shí)質(zhì)容量減小，在上述基板區(qū)域上且在上述上部電極的下部區(qū)域形成容量減少用絕緣膜，使之帶有只存在上述鐵電體層的部分和存在與上述鐵電體層重疊的部分。
使用了基于本發(fā)明的鐵電體層的半導(dǎo)體存儲(chǔ)器，是一種至少在半導(dǎo)體層上帶有第1絕緣膜和夾著鐵電體層設(shè)置控制柵極的鐵電體存儲(chǔ)FET的半導(dǎo)體存儲(chǔ)器，在上述鐵電體層的上側(cè)或下側(cè)，第2絕緣膜被插入到與該鐵電體層的面積的一部分相當(dāng)?shù)牟糠稚稀?br> 通過(guò)參照實(shí)施例及附圖將會(huì)了解此發(fā)明的特征、其他目的、用途和效果等。
下面對(duì)附圖進(jìn)行簡(jiǎn)單說(shuō)明。
圖1為本發(fā)明的半導(dǎo)體存儲(chǔ)器的一實(shí)施例的鐵電體FET部的構(gòu)造說(shuō)明圖。
圖2為圖1的電容部的等價(jià)電路說(shuō)明圖。
圖3為表示制造方法的俯視圖。
圖4A、B、C為圖3的要部剖視圖。
圖5A、B為表示制造方法的俯視圖。
圖6A、B為圖3的要部剖視圖。
圖7為把圖1的FET部排列成矩陣狀構(gòu)成存儲(chǔ)器的構(gòu)造圖。
圖8A、B、C、D為圖7的剖視圖。
圖9為以往的鐵電體FET的要部剖視圖。
圖10A、B、C為表示以往的鐵電體FET的圖。
發(fā)明的最佳實(shí)施例發(fā)明者發(fā)現(xiàn)，如果把介電常數(shù)小的第2絕緣膜夾在蝕刻對(duì)象的鐵電體層的上側(cè)或下側(cè)，可以不蝕刻鐵電體層而實(shí)質(zhì)上減小鐵電體層的電容的面積。如果可以使基于鐵電體層的電容面積比基于柵極氧化膜的電容面積小，則可以增大往鐵電體層的分壓。為了減小基于鐵電體層的電容面積，也可以考慮蝕刻浮動(dòng)?xùn)艠O上的鐵電體層。但是，當(dāng)在浮動(dòng)?xùn)艠O上蝕刻鐵電體層時(shí)，浮動(dòng)?xùn)艠O露出并與控制柵極接觸，因此，必須設(shè)置別的絕緣層。還有，對(duì)鐵電體層的蝕刻非常困難。
下面，一邊參照附圖一邊對(duì)作為與本發(fā)明有關(guān)的鐵電體半導(dǎo)體存儲(chǔ)裝置的鐵電體存儲(chǔ)器1進(jìn)行說(shuō)明。
圖1A表示鐵電體存儲(chǔ)器1的俯視圖。圖1B表示B-B剖視圖，圖1C表示C-C剖視圖。
如圖1B所示，鐵電體存儲(chǔ)器1在p型半導(dǎo)體層(井)1a上形成有n型漏極區(qū)2和源極區(qū)3。在漏極區(qū)2和源極區(qū)3之間的半導(dǎo)體層1上形成有作為第1絕緣膜的柵極氧化膜4。在柵極氧化膜4之上依次形成有作為浮動(dòng)型電極的浮動(dòng)?xùn)艠O5、鐵電體層6和作為上部電極的控制柵極7。如圖1C所示，在激活區(qū)的大致中央部之外，在浮動(dòng)?xùn)艠O5和鐵電體層6之間設(shè)有介電常數(shù)比上述鐵電體層6低的作為容量減少用絕緣膜的氧化硅膜9。
如圖1A及圖1C所示，氧化硅膜9被設(shè)置在浮動(dòng)?xùn)艠O5之上，使之覆蓋住方向與設(shè)有漏極區(qū)2和源極區(qū)3的方向垂直的浮動(dòng)?xùn)艠O5的端部側(cè)。氧化硅膜9是借助于CVD法等由以100～3000埃程度的厚度形成的。
如上所述，氧化硅膜9減小基于鐵電體層6的電容的實(shí)質(zhì)面積。氧化硅膜9的膜厚最好為100～3000埃程度。如后面所述，如果過(guò)薄，因介電常數(shù)比的關(guān)系，減小容量的效果不明顯，如果過(guò)厚，成膜時(shí)間變長(zhǎng)，而且，圖案成形也較花時(shí)間。更理想的膜厚為100～500埃程度。氧化硅膜9最好被設(shè)在除了作用于由漏極區(qū)2和源極區(qū)3夾著的激活區(qū)(溝道區(qū))之處的浮動(dòng)?xùn)艠O5之上。
下面對(duì)容量減少用絕緣膜(第2絕緣膜)的作用進(jìn)行說(shuō)明。容量減少用絕緣膜其介電常數(shù)比鐵電體的介電常數(shù)小得多。因此，在考慮合成容量的情況下，容量減少用絕緣膜的部分實(shí)質(zhì)上可以忽略，結(jié)果，鐵電體電容的面積實(shí)質(zhì)上變小。下面對(duì)此進(jìn)行說(shuō)明。
如圖2所示。鐵電體存儲(chǔ)FET上的控制柵極和浮動(dòng)?xùn)艠O間的電容C2由下式(1)表達(dá)。
C2＝C1+αCF(1)這里，α為沒(méi)設(shè)有容量減少用絕緣膜的面積相對(duì)于由兩電極夾著的鐵電體層的面積的比例，CF為鐵電體層的容量，C1為基于設(shè)有容量減少用絕緣膜的部分的容量減少用絕緣膜的容量和基于鐵電體層的容量的合成容量。
還有，合成容量C1由下式(2)表達(dá)。
1/C1＝1/Ci+1/(1-α)CF(2)這里，Ci為容量減少用絕緣膜的容量。
如上所說(shuō)明，容量減少用絕緣膜的介電常數(shù)比鐵電體層的介電常數(shù)小得多(CF》Ci)，因此，由式(2)得出C1Ci(3)因此，由式(1)(3)得出C2＝Ci+αCF (4)這里，由于CF＞＞Ci，因此，C2＝αCF (5)結(jié)果，如圖2所示，鐵電體存儲(chǔ)FET上的容量幾乎與串聯(lián)容量αCF和柵極絕緣膜的容量Cox后的情形等價(jià)。因此，被施加在鐵電體層上的分壓VF可以近似為VF＝Cox·Vox/αCF (α＜1)分壓只增大α減小的部分。
即當(dāng)CF＞＞Ci時(shí)，可以忽視有容量減少用絕緣膜的部分，并可以看作鐵電體層的面積變小了的(α倍)疊層電容。其結(jié)果如圖1C所示，鐵電體電容的區(qū)域比柵極氧化膜(SiO2)的電容的區(qū)域小。
如上所述，容量減少用絕緣膜的材料只要是能滿足容量Ci遠(yuǎn)比容量CF小的材料就可以，例如，對(duì)于鐵電體，使用介電常數(shù)ε＝800、膜厚2000埃的PZT(Pb(Zr，Ti)O3)，對(duì)于容量減少用絕緣膜，使用介電常數(shù)ε＝3.9、膜厚3000埃的SiO2，當(dāng)α＝1/3時(shí)，CF＝800·ε0·S/2×10-7，Ci＝3.9·ε0·S/3×10-7，CF/Ci＝923.08，這樣，可以設(shè)為CF＞＞Ci。這里，ε0為真空介電常數(shù)，S為面積。
其結(jié)果，即使把相同電壓施加在控制柵極上，根據(jù)上式(5)可以把3倍(1/α倍)于以往的電壓施加在鐵電體層上。
還有，氧化硅膜9只要在浮動(dòng)?xùn)艠O5和控制柵極7之間，既可以設(shè)在鐵電體層的上側(cè)。也可以設(shè)在其下側(cè)。
還有，即便是不帶有浮動(dòng)?xùn)艠O的MFIS構(gòu)造，也同樣是在控制柵極7之下，可以把容量減少用絕緣膜設(shè)在鐵電體層的上側(cè)或下側(cè)。
在本實(shí)施例中，在激活區(qū)的大致中央部之外形成氧化硅膜9，但對(duì)于位置并不受限制，在激活區(qū)上浮動(dòng)?xùn)艠O和控制柵極之間只要有容量減少用絕緣膜不存在的區(qū)域即只要有容量減少用絕緣膜和鐵電體層之間的非重疊部分即可。
還有，如圖1A所示，氧化硅膜9在箭頭91的方向上形成比上部電極寬的寬度，但也可以形成相同的寬度。由此，在層壓上部電極用的導(dǎo)電層后，可以由相同的光致抗蝕劑在寬度方向集中進(jìn)行蝕刻。用圖3～圖5對(duì)此情況的制造方法進(jìn)行說(shuō)明。
還有，在圖3A、B、圖5A、B中，用影線表示是為了與其他部分區(qū)分，而不是表示剖面。在后述的圖6中也同樣。
如圖3A所示，在半導(dǎo)體基板1的p型井1a上形成LOCOS氧化膜8，在行方向及列方向上分開元件。形成膜厚100埃的柵極氧化膜4。使鉑沉積在整個(gè)面上，把光致抗蝕劑用作掩膜形成如圖3B所示那樣的浮動(dòng)?xùn)艠O用的電極層25。對(duì)電極層25只要考慮與在其上所形成的鐵電體層之間的柵極調(diào)整以及在形成鐵電體層6時(shí)的結(jié)晶處理確定材質(zhì)即可。圖4A表示圖3B的IV A-IV A剖面。
用CVD法使膜厚200埃的氧化硅膜沉積在整個(gè)面上，如圖5A所示那樣，把光致抗蝕劑用作掩膜形成氧化硅膜(絕緣層)9，留下在激活區(qū)上的浮動(dòng)?xùn)艠O用的電極層25的大致中央部而覆蓋其他部分。圖4B表示IV B-IV B剖面。還有，也可以不用氧化硅膜，采用氮化硅膜、TiO2等介電常數(shù)小的絕緣層也可以。
然后，在整個(gè)面上制膜鐵電體層。把例如鈦酸鋯酸鉛(PZT)、鈦酸鋯酸鑭鉛(PLZT)、鉭酸鉍·鍶(STB系)等的鈣鈦礦結(jié)構(gòu)的物質(zhì)用濺射法或溶膠凝膠法等成膜并進(jìn)行熱處理形成。此外，用濺射法使控制柵極形成用的鉑層沉積在整個(gè)面上。
如圖5B所示那樣，把光致抗蝕劑用作掩膜，使浮動(dòng)?xùn)艠O5、氧化硅膜9、鐵電體層6及控制柵極的寬度方向(箭頭90方向)成形。圖4C表示IV C-IV C剖面。
圖5B的VI A-VI A剖面和VI B-VI B剖面分別表示于圖6A和圖6B。這樣，在激活區(qū)的大致中央，鐵電體層6及控制柵極7這2層被層壓在浮動(dòng)?xùn)艠O5之上。在激活區(qū)的端部，氧化硅膜9、鐵電體層6及控制柵極7這3層被層壓在浮動(dòng)?xùn)艠O5之上。
然后，與通常的鐵電體存儲(chǔ)器一樣，屏蔽控制柵極7，離子注入n型雜質(zhì)，通過(guò)自動(dòng)對(duì)準(zhǔn)形成漏極區(qū)2和源極區(qū)3。只要用CVD法在整個(gè)面上形成隔層絕緣膜并形成漏極和源極即可。
還有，在本實(shí)施例中，對(duì)把容量減少用絕緣膜9設(shè)在浮動(dòng)?xùn)艠O5和鐵電體層6之間的情形進(jìn)行了說(shuō)明，但也可以設(shè)在鐵電體層6和控制柵極7之間。也就是說(shuō)，只要設(shè)在浮動(dòng)?xùn)艠O5和控制柵極7之間即可。
還有，即便是不設(shè)有浮動(dòng)?xùn)艠O的MFIS構(gòu)造，也同樣可以設(shè)置容量減少用絕緣膜。在此情況下，只要略去圖3B所示的浮動(dòng)?xùn)艠O形成工序即可。
下面，參照?qǐng)D7～圖8對(duì)把此構(gòu)造的鐵電體存儲(chǔ)器排列成矩陣狀并構(gòu)成存儲(chǔ)器的例子進(jìn)行說(shuō)明。
圖7為其一例的俯視圖，圖8A、圖8B、圖3C、圖8D分別為圖7的VIII A-VIII A線、VIII B-VIII B線、VIII C-VIII C線、VIII D-VIII D線的剖面說(shuō)明圖。
在圖7中形成有4個(gè)鐵電體存儲(chǔ)FET(存儲(chǔ)單元Q1～Q4)。還有，在圖7、圖8中，省略柵極氧化膜和浮動(dòng)?xùn)艠O進(jìn)行圖示。
如圖8A所示，在半導(dǎo)體基板1上設(shè)有p型井1a。如圖7、圖8A、圖8D所示，井1a借助于LOCOS氧化膜8在列方向被分離、借助于深槽隔離15在列方向被分離。
如圖8A所示，在井1a內(nèi)分別形成有n型的漏極區(qū)2和源極區(qū)3。在漏極區(qū)2和源極區(qū)3之間的井1a上形成有柵極氧化膜(未圖示)及浮動(dòng)?xùn)艠O(未圖示)。在浮動(dòng)?xùn)艠O之上夾著鐵電體層6設(shè)有控制柵極7?？刂茤艠O7如圖7所示那樣構(gòu)成字線WL1和WL2，在行方向上連續(xù)被形成。如圖8C所示那樣，在鐵電體層6和控制柵極7之間設(shè)有作為第2絕緣膜的絕緣膜9。
在控制柵極7之上形成有層間絕緣膜12。如圖8A、圖8B所示，在層間絕緣膜12之上設(shè)有連接在圖7中橫向(行方向)上并排的各單元的源極區(qū)3的源極線SL1和SL2。
源極線SL1和SL2形成有層間絕緣膜13。如圖8A～圖8D所示，在層間絕緣膜12之上設(shè)有通過(guò)第1金屬層11連接在圖7中縱向(列方向)上并排的各單元的漏極區(qū)2的數(shù)據(jù)線DL1和DL2。
由此，可以構(gòu)成設(shè)有矩陣狀存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器。
還有，借助于深槽隔離15在列方向被分離的井1a起著與漏極線并行排列的位線BL1、BL2(未圖示)的作用。還有，井1a通過(guò)以一定間隔設(shè)置接頭進(jìn)行布線可以減小電阻。
與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置是一種在上述第1絕緣膜和上述上部電極之間所形成的絕緣膜，為了使上述鐵電體層的實(shí)質(zhì)容量減少，具備有只在上述一對(duì)雜質(zhì)區(qū)域間的上述基板區(qū)域的上的一部分上形成的實(shí)質(zhì)容量減少用絕緣膜。因此，可以增大上述鐵電體層的分壓。由此，可以用小的寫入電壓驅(qū)動(dòng)。
在與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置中，與上述鐵電體層相比，上述實(shí)質(zhì)容量減少用絕緣膜其介電常數(shù)小。因此，即便是比較小的面積也可以增大鐵電體層的分壓。
與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置被形成于上述第1絕緣膜和上述上部電極之間，具備有使上述鐵電體層的實(shí)質(zhì)容量減少的實(shí)質(zhì)容量減少用絕緣膜，在上述一對(duì)雜質(zhì)區(qū)域間的上述基板區(qū)域之上帶有只存在上述鐵電體層的部分和存在上述容量減少用絕緣膜與上述鐵電體層重疊的部分。因此，可以增大上述鐵電體層的分壓。由此，可以用小的寫入電壓驅(qū)動(dòng)。
帶有與本發(fā)明有關(guān)的鐵電體存儲(chǔ)FET的半導(dǎo)體存儲(chǔ)器在上述鐵電體層的上側(cè)或下側(cè)、第2絕緣膜被插入到與該鐵電體層的面積的一部分相當(dāng)?shù)牟糠稚稀Ｒ虼?，可以減小上述鐵電體層的實(shí)質(zhì)容量。由此，可以用小的寫入電壓驅(qū)動(dòng)。
與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置的制造方法為了在上述第1絕緣膜和上述上部電極之間使上述鐵電體層的實(shí)質(zhì)容量減小，在上述基板區(qū)域上且在上述上部電極的下部區(qū)域形成容量減少用絕緣膜，使之帶有只存在上述鐵電體層的部分和存在與上述鐵電體層重疊的部分。因此，可以提供可增大上述鐵電體層的分壓的鐵電體存儲(chǔ)裝置。
使用了基于本發(fā)明的鐵電體層的半導(dǎo)體存儲(chǔ)器是一種至少在半導(dǎo)體層上帶有第1絕緣膜和夾著鐵電體層設(shè)置控制柵極的鐵電體存儲(chǔ)FET的半導(dǎo)體存儲(chǔ)器，在上述鐵電體層的上側(cè)或下側(cè)，第2絕緣膜被插入到與該鐵電體層的面積的一部分相當(dāng)?shù)牟糠稚稀?br> 通過(guò)做成這種構(gòu)造，帶有第2絕緣膜部分的鐵電體層的容量減小，可以看成電路上的絕緣體，基于鐵電體層的容量與縮小不帶第2絕緣膜部分的面積后的容量效果相同，基于鐵電體層的容量變小，因此，被施加在鐵電體層上的分壓增大。
上述第2絕緣膜由介電常數(shù)比上述鐵電體層小的絕緣材料組成，但最好減小該部分的容量，增大減小鐵電體層的實(shí)質(zhì)面積的效果。
具體來(lái)說(shuō)，例如上述鐵電體存儲(chǔ)FET其構(gòu)造為在上述半導(dǎo)體層和上述控制柵極之間有浮動(dòng)?xùn)艠O，在該浮動(dòng)?xùn)艠O和上述控制柵極之間設(shè)有上述鐵電體層。在該浮動(dòng)?xùn)艠O和上述控制柵極之間設(shè)有上述第2絕緣膜。
在與本發(fā)明有關(guān)的鐵電體存儲(chǔ)裝置中具有使鐵電體層的實(shí)效面積減小的絕緣膜。從而，可以把大電壓加在鐵電體層上。因此，可以用低的驅(qū)動(dòng)電壓驅(qū)動(dòng)鐵電體存儲(chǔ)FET。也就是說(shuō)，不需要特殊的鐵電體材料，沒(méi)必要把柵極氧化膜做得超薄，也沒(méi)必要對(duì)鐵電體層進(jìn)行特殊處理。
以上用理想的實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但各用語(yǔ)并非為了限制而使用，只是為了說(shuō)明而使用，只要沒(méi)有脫離本發(fā)明的范圍及思想，可以在所附的框架范圍內(nèi)加以改變。
權(quán)利要求
1.一種鐵電體存儲(chǔ)裝置，其特征在于A)這種鐵電體存儲(chǔ)裝置具備有a1)帶有第1導(dǎo)電型基板區(qū)域的半導(dǎo)體基板、a2)形成于上述第1導(dǎo)電型區(qū)域表面上的1對(duì)第2導(dǎo)電型雜質(zhì)區(qū)域，a3)形成于上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上的第1絕緣膜、a4)形成于上述第1絕緣膜上的鐵電體層、a5)形成于上述鐵電體層上的上部電極，B)是一種形成于上述第1絕緣膜和上述上部電極之間的絕緣膜，為了使上述鐵電體層的實(shí)質(zhì)容量減少，具備有只在上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上的一部分上形成的實(shí)質(zhì)容量減少絕緣膜。
2.根據(jù)權(quán)利要求1所述的鐵電體存儲(chǔ)裝置，其特征在于與上述鐵電體層相比，上述實(shí)質(zhì)容量減少用絕緣膜其介電常數(shù)小。
3.根據(jù)權(quán)利要求2所述的鐵電體存儲(chǔ)裝置，其特征在于在上述鐵電體層和上述第1絕緣膜之間帶有浮動(dòng)型導(dǎo)體層，上述實(shí)質(zhì)容量減少絕緣膜位于上述鐵電體層和上述浮動(dòng)型導(dǎo)體層之間。
4.一種鐵電體存儲(chǔ)裝置，其特征在于A)這種鐵電體存儲(chǔ)裝置具備有a1)帶有第1導(dǎo)電型基板區(qū)域的半導(dǎo)體基板、a2)形成于上述第1導(dǎo)電型區(qū)域表面上的1對(duì)第2導(dǎo)電型雜質(zhì)區(qū)域，a3)形成于上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上的第1絕緣膜、a4)形成于上述第1絕緣膜上的鐵電體層、a5)形成于上述鐵電體層上的上部電極，B)具備有被形成于上述第1絕緣膜和上述上部電極之間且使上述鐵電體層的實(shí)質(zhì)容量減少的實(shí)質(zhì)容量減少絕緣膜，在上述1對(duì)雜質(zhì)區(qū)域之間的上述基板區(qū)域上帶有只存在上述鐵電體層的部分和存在上述容量減少用絕緣膜與上述鐵電體層重疊的部分。
5.根據(jù)權(quán)利要求4所述的鐵電體存儲(chǔ)裝置，其特征在于與上述鐵電體層相比，上述實(shí)質(zhì)容量減少用絕緣膜其介電常數(shù)小。
6.根據(jù)權(quán)利要求5所述的鐵電體存儲(chǔ)裝置，其特征在于在上述鐵電體層和上述第1絕緣膜之間帶有浮動(dòng)型導(dǎo)體層，上述實(shí)質(zhì)容量減少絕緣膜位于上述鐵電體層和上述浮動(dòng)型導(dǎo)體層之間。
7.一種使用了鐵電體層的半導(dǎo)體存儲(chǔ)器，是一種至少在半導(dǎo)體層上帶有第1絕緣膜和夾著鐵電體層設(shè)置控制柵極的鐵電體存儲(chǔ)FET的半導(dǎo)體存儲(chǔ)器，其特征在于在上述鐵電體層的上側(cè)或下側(cè)，第2絕緣膜被插入到與該鐵電體層的面積的一部分相當(dāng)?shù)牟糠稚稀?br> 8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述第2絕緣膜為介電常數(shù)比上述鐵電體層小的絕緣材料。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器，其特征在于上述鐵電體存儲(chǔ)FET在上述半導(dǎo)體層和上述控制柵極之間有浮動(dòng)?xùn)艠O，在該浮動(dòng)?xùn)艠O和上述控制柵極之間設(shè)有上述鐵電體層，上述第2絕緣膜被設(shè)在該浮動(dòng)?xùn)艠O和上述控制柵極之間。
10.一種鐵電體存儲(chǔ)裝置的制造方法，其特征在于A)是具備有如下步驟的鐵電體存儲(chǔ)裝置的制造方法a1)準(zhǔn)備帶有第1導(dǎo)電型基板區(qū)域的半導(dǎo)體基板、a2)由上述基板區(qū)域的一部分且在上述基板區(qū)域上形成第1絕緣膜，a3)在上述第1絕緣膜上形成鐵電體層及上部電極、a4)把上述上部電極作為掩模注入第2導(dǎo)電型雜質(zhì)并在上述基板區(qū)域內(nèi)形成第2導(dǎo)電型雜質(zhì)雜質(zhì)區(qū)域，B)為了在上述第1絕緣膜和上述上部電極之間使上述鐵電體層的實(shí)質(zhì)容量減小，在上述基板區(qū)域上且在上述上部電極的下部區(qū)域形成容量減少用絕緣膜，使之帶有只存在上述鐵電體層的部分和存在與上述鐵電體層重疊的部分。
11.根據(jù)權(quán)利要求10所述的鐵電體存儲(chǔ)裝置的制造方法，其特征在于與上述鐵電體層相比，上述實(shí)質(zhì)容量減少用絕緣膜其介電常數(shù)小。
12.根據(jù)權(quán)利要求11所述的鐵電體存儲(chǔ)裝置的制造方法，其特征在于在上述鐵電體層和上述第1絕緣膜之間帶有浮動(dòng)型導(dǎo)體層，上述實(shí)質(zhì)容量減少絕緣膜位于上述鐵電體層和上述浮動(dòng)型導(dǎo)體層之間。
全文摘要
一種鐵電體存儲(chǔ)裝置,在漏極區(qū)2和源極區(qū)3之間的半導(dǎo)體層1上依次形成有柵極氧化膜4、浮動(dòng)?xùn)艠O5、鐵電體層6和控制柵極7。在激活區(qū)的大致中央部之外,在浮動(dòng)?xùn)艠O5和鐵電體層6之間設(shè)有介電常數(shù)比上述鐵電體層6低的氧化硅膜9。與鐵電體相比,氧化硅膜9其介電常數(shù)小得多。帶有氧化硅膜9的部分其容量可以忽略,因此,實(shí)質(zhì)上可以對(duì)鐵電體層減小容量,由此,可以增大所施加的分壓。
文檔編號(hào)H01L29/792GK1273696SQ98809909
公開日2000年11月15日 申請(qǐng)日期1998年10月30日 優(yōu)先權(quán)日1997年11月14日
發(fā)明者中村孝 申請(qǐng)人:羅姆股份有限公司