專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別涉及可防止在芯片電極和布線基片之間的任何失效連接的半導(dǎo)體器件。
目前已知稱為芯片尺寸封裝(以下稱為CSP)的半導(dǎo)體器件，其尺寸幾乎減小到半導(dǎo)體芯片的尺寸。
按照用于安裝半導(dǎo)體芯片的插入件的種類將常規(guī)的CSP分成若干組。該插入件例如是薄膜載體。
可是，如果在加熱條件下模壓薄膜載體上的布線和半導(dǎo)體芯片上的芯片電極，使它們相互連接，那么由于可能的應(yīng)力，這種接點(diǎn)有分離的趨勢，從而引起接點(diǎn)電斷開。
本說明書的附圖7是展示常規(guī)的普通型CSP的透視圖。
如圖7所示，半導(dǎo)體芯片1設(shè)置于TAB(載帶自動(dòng)鍵合)帶2上，TAB帶2是薄膜載體，芯片1的尺寸大體等于TAB帶2的尺寸。
通過在TAB帶2的通孔中的未示出的凸點(diǎn)，半導(dǎo)體芯片1的鋁(Al)芯片電極(未示出)與凸點(diǎn)9電連接。用諸如環(huán)氧樹脂之類的密封樹脂8密封整個(gè)半導(dǎo)體芯片1。
圖8是沿圖7中的線Ⅷ-Ⅷ截取的局部且放大的剖面圖。
在圖8中，TAB帶2由作為基底的聚酰亞胺帶2b和形成在聚酰亞胺帶2b上的銅箔布線2a構(gòu)成，聚酰亞胺帶2b用作薄膜載體(布線基片)，在其上將支撐半導(dǎo)體芯片1。
通過在聚酰亞胺帶2b的通孔中汽相淀積銅，按預(yù)定的布線圖形預(yù)先在聚酰亞胺帶2b上形成布線2a。通過鍍敷，在各凸點(diǎn)6的暴露表面上形成另一個(gè)鎳(Ni)或金(Au)的凸點(diǎn)5。
芯片電極4與半導(dǎo)體芯片1中的布線3電連接，用芯片覆蓋膜12覆蓋芯片的表面，以便露出芯片電極4。
這樣制造的薄膜載體用于如下的半導(dǎo)體封裝裝配首先，凸點(diǎn)5與芯片電極4按相面對的關(guān)系對準(zhǔn)，使用鍵合工具在加熱或超聲波下使布線2a貼壓在凸點(diǎn)6上。結(jié)果，各凸點(diǎn)5變形，在接觸表面上形成金-鋁(Au-Al)合金，從而在受熱情況下凸點(diǎn)5與相應(yīng)的芯片電極4相互貼壓。然后，用粘接材料11使半導(dǎo)體芯片1和芯片覆蓋膜12相互粘接在一起，于是完成半導(dǎo)體封裝。同時(shí)，用于防腐蝕的焊料保護(hù)膜10涂敷在露出的布線2a表面上。
可是，按照該常規(guī)技術(shù)，當(dāng)在加熱下加壓使凸點(diǎn)5與芯片電極4互連之后，因TAB帶2可能的應(yīng)力，這種接點(diǎn)有分離的趨勢，結(jié)果，在半導(dǎo)體封裝裝配之后的檢測過程中將發(fā)現(xiàn)成為失效連接的分離的接點(diǎn)。
鑒于上述問題，本發(fā)明的目的在于提供一種在芯片電極和凸點(diǎn)之間無任何失效連接的半導(dǎo)體器件。
按照本發(fā)明的第一方案，通過這樣的半導(dǎo)體器件實(shí)現(xiàn)上述目的，該半導(dǎo)體器件包括布線基片，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于布線基片的另一個(gè)表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；布線基片帶有多個(gè)通孔和以與芯片電極相面對的關(guān)系分別形成于通孔中的多個(gè)凸點(diǎn)，凸點(diǎn)與布線和芯片電極電連接。
按照本發(fā)明的第二方案，通過另一種半導(dǎo)體器件實(shí)現(xiàn)上述目的，該半導(dǎo)體器件包括布線基片，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于布線基片的上述表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；和分別以與芯片電極相面對的關(guān)系設(shè)置于布線上的多個(gè)凸點(diǎn)，凸點(diǎn)與布線和芯片電極電連接。
按照本發(fā)明的第三方案，通過再一種半導(dǎo)體器件實(shí)現(xiàn)上述目的，該半導(dǎo)體器件包括TAB(載帶自動(dòng)鍵合)帶，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于TAB帶的另一個(gè)表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；TAB帶帶有多個(gè)通孔；和分別以與芯片電極相面對的關(guān)系形成于通孔中的多個(gè)凸點(diǎn)，凸點(diǎn)與布線和芯片電極電連接。
按照本發(fā)明的第四方案，通過又一種半導(dǎo)體器件實(shí)現(xiàn)上述目的，該半導(dǎo)體器件包括TAB帶，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于TAB帶的上述表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；和分別以與芯片電極相面對的關(guān)系設(shè)置于通孔中的多個(gè)凸點(diǎn)，凸點(diǎn)與布線和芯片電極電連接。
在本發(fā)明第一至第四方案的任一個(gè)的半導(dǎo)體器件中，作為優(yōu)選特征，從半導(dǎo)體芯片的邊緣朝向其內(nèi)側(cè)排列芯片電極。
作為另一個(gè)優(yōu)選特征，芯片電極與半導(dǎo)體芯片的邊緣平行地排列，并且布線在至少一個(gè)位置彎折。
作為另一個(gè)優(yōu)選特征，芯片電極與半導(dǎo)體芯片的邊緣平行地排列，并且布線具有其寬度大于芯片電極之間的內(nèi)電極距離的端部。
作為另一個(gè)優(yōu)選特征，芯片電極包括選自半導(dǎo)體芯片的接地端、電源接線端和信號接線端中的至少一種接線端。
在本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)中，器件具有至少兩組芯片接線端和用于公共布線層的凸點(diǎn)，因而，如果在一個(gè)位置的接點(diǎn)發(fā)生分離，那其余的接點(diǎn)仍可保持不被分離。因此該半導(dǎo)體封裝無任何連接失效。
通過下面參照附圖所作的說明，將更加明了本發(fā)明的上述和其它目的、優(yōu)點(diǎn)和特征，其中圖1是本發(fā)明第一實(shí)施例的半導(dǎo)體器件的局部平面圖；圖2(a)和2(b)是沿圖1中線Ⅱ-Ⅱ截取的局部剖面圖，表示圖1的半導(dǎo)體器件的制造工藝；圖3是表示應(yīng)用圖1中結(jié)構(gòu)的半導(dǎo)體封裝的局部剖面圖；圖4是本發(fā)明第二實(shí)施例的半導(dǎo)體器件的局部平面圖；圖5是本發(fā)明第三實(shí)施例的半導(dǎo)體器件的局部平面圖；圖6是本發(fā)明第四實(shí)施例的半導(dǎo)體器件的局部平面圖；圖7是常規(guī)的普通型CSP(芯片尺寸封裝)的透視圖；和圖8是沿圖7中線Ⅷ-Ⅷ截取的局部且放大的剖面圖。
本發(fā)明的原理在用于半導(dǎo)體器件上時(shí)特別有用，下面參照


本發(fā)明的各種優(yōu)選實(shí)施例。
圖1是本發(fā)明第一實(shí)施例的半導(dǎo)體器件的局部平面圖。
圖1中，與圖8中的部件或元件相似的部分被標(biāo)以相同的參考標(biāo)號。半導(dǎo)體芯片1設(shè)置于作為薄膜載體(布線基片)的TAB(載帶自動(dòng)鍵合)帶2上，芯片1的尺寸大體與TAB帶2的尺寸相等。兩個(gè)為鋁(Al)的芯片電極4連接于半導(dǎo)體芯片1的公用布線層3上。
半導(dǎo)體芯片1的各芯片電極4與TAB帶2上的公用布線2a電連接，在布線2a的一端形成焊盤2c，在焊盤2c上要粘附凸點(diǎn)。在TAB帶2上按預(yù)定圖形形成銅布線2a。
下面參照圖2(a)和2(b)說明第一實(shí)施例的半導(dǎo)體器件的制造工藝方法。
圖2(a)和2(b)是沿圖1的線Ⅱ-Ⅱ截取的剖面圖，表示制造圖1的半導(dǎo)體器件的工藝方法。
首先，在圖2(a)中，用作薄膜載體的TAB帶2由將要作為基底的聚酰亞胺帶2b和形成在聚酰亞胺帶2b上的銅箔布線2a構(gòu)成。接著，凸點(diǎn)5與芯片電極4對準(zhǔn)，用兩個(gè)鍵合工具7通過加熱或施加超聲波使布線2a貼壓在凸點(diǎn)6上。這樣，將半導(dǎo)體芯片1裝配于TAB帶2上。
如圖2(b)所示，鍵合工具7的壓力使各凸點(diǎn)5變形，在接觸表面上形成金-鋁(Au·Al)合金，從而在受熱情況下凸點(diǎn)5與芯片電極4相互貼壓在一起。
為了更牢固的接點(diǎn)強(qiáng)度，在相應(yīng)于凸點(diǎn)5和6的每一組上可設(shè)置三個(gè)或更多個(gè)芯片電極4。
圖3是表示半導(dǎo)體封裝的局部剖面圖，圖1的結(jié)構(gòu)已裝入其中。
在圖3中，通過凸點(diǎn)5,6的各組，布線2a在兩個(gè)位置進(jìn)行連接，其一個(gè)與芯片電極4的每一個(gè)連接。在布線2a的一端形成焊盤2c，在其上安裝用于與封裝基片連接的大凸點(diǎn)9。
圖4和5是展示本發(fā)明第二和第三實(shí)施例的局部平面圖。
在圖4和5中，與圖3中的部件或元件相似的部分被標(biāo)以相同的參考標(biāo)號。在第二和第三實(shí)施例中，兩個(gè)芯片電極4與一根布線連接，并且相同的布線層3與半導(dǎo)體芯片1的邊緣平行。
在圖4的第二實(shí)施例中，在另一端部彎折(成直角)的布線2a與兩個(gè)芯片電極4連接。在圖5的第三實(shí)施例中，布線2a具有其寬度大于兩個(gè)芯片電極4之間距離的端部。當(dāng)然，在這兩種情況下，通過凸點(diǎn)(未示出)布線2a與芯片電極4互連。
本發(fā)明可用于任何接線端，例如半導(dǎo)體芯片1的電源接線端(VCC)，接地端(GND)和信號接線端。如果用于接地端，可獲得下列結(jié)果。
即，通常，半導(dǎo)體芯片配有多個(gè)電源接線端和多個(gè)接地端，因此，如果在一個(gè)接點(diǎn)發(fā)生連接失效，那么另一個(gè)接點(diǎn)保持閉合，可充分地執(zhí)行其原定功能?？墒?，如果在用戶進(jìn)行的產(chǎn)品檢驗(yàn)期間發(fā)現(xiàn)即使一個(gè)接點(diǎn)連接失效，他或她就可能會(huì)懷疑其技術(shù)水平和制造者的技術(shù)水平。將本發(fā)明用于至少電源接線端和接地端，就可避免這樣的危險(xiǎn)。盡管，其不足是由芯片電極占據(jù)的區(qū)域會(huì)增加，但是，只要本發(fā)明僅用于電源接線端和接地端，那么其可能的影響便小得可忽略不計(jì)。此外，由于可實(shí)現(xiàn)可靠的連接，即使有增加芯片電極占據(jù)面積的某些冒險(xiǎn)，將本發(fā)明應(yīng)用于電源接線端和接地端也是值得的。
在圖示的實(shí)施例中，凸點(diǎn)5設(shè)置于半導(dǎo)體芯片1的背面。另一方面，也可如圖6所示那樣，可以按相互面對的關(guān)系設(shè)置布線2a與凸點(diǎn)5。
按照本發(fā)明的半導(dǎo)體器件，在布線基片上的布線與連接到半導(dǎo)體芯片的公共布線層上的兩個(gè)或多個(gè)芯片電極連接，因此，即使發(fā)生單個(gè)接點(diǎn)的斷開，另外的接點(diǎn)仍維持閉合。因而作為整體半導(dǎo)體器件無任何連接失效。
顯然，本發(fā)明并不限于上述實(shí)施例，可以進(jìn)行改變和修改，而不會(huì)脫離本發(fā)明的范圍和實(shí)質(zhì)。
權(quán)利要求
1．半導(dǎo)體器件，包括布線基片，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于所述布線基片的另一個(gè)表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；所述布線基片帶有多個(gè)通孔和以與所述芯片電極相面對的關(guān)系分別形成于所述通孔中的多個(gè)凸點(diǎn)，所述凸點(diǎn)與所述布線和所述芯片電極電連接。
2．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，從所述半導(dǎo)體芯片的邊緣朝向其內(nèi)側(cè)排列所述芯片電極。
3．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線在至少一個(gè)位置彎折。
4．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線具有其寬度大于所述芯片電極之間的內(nèi)電極距離的端部。
5．如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述芯片電極包括選自所述半導(dǎo)體芯片的接地端、電源接線端和信號接線端中的至少一種接線端。
6．半導(dǎo)體器件，包括布線基片，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于所述布線基片的上述表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；和分別以與所述芯片電極相面對的關(guān)系設(shè)置于所述布線上的多個(gè)凸點(diǎn)，所述凸點(diǎn)與所述布線和所述芯片電極電連接。
7．如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，從所述半導(dǎo)體芯片的邊緣朝向其內(nèi)側(cè)排列所述芯片電極。
8．如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線在至少一個(gè)位置彎折。
9．如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線具有其寬度大于所述芯片電極之間的內(nèi)電極距離的端部。
10．如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述芯片電極包括選自所述半導(dǎo)體芯片的接地端、電源接線端和信號接線端中的至少一種接線端。
11．半導(dǎo)體器件，包括TAB(載帶自動(dòng)鍵合)帶，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于所述TAB帶的另一個(gè)表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；所述TAB帶帶有多個(gè)通孔；和分別以與所述芯片電極相面對的關(guān)系設(shè)置于所述通孔中的多個(gè)凸點(diǎn)，所述凸點(diǎn)與所述布線和所述芯片電極電連接。
12．如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，從所述半導(dǎo)體芯片的邊緣朝向其內(nèi)側(cè)排列所述芯片電極。
13．如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線在至少一個(gè)位置彎折。
14．如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線具有其寬度大于所述芯片電極之間的內(nèi)電極距離的端部。
15．如權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，所述芯片電極包括選自所述半導(dǎo)體芯片的接地端、電源接線端和信號接線端中的至少一種接線端。
16．半導(dǎo)體器件，包括TAB帶，具有在一個(gè)表面上形成的布線的預(yù)定圖形；半導(dǎo)體芯片，設(shè)置于所述TAB帶的上述表面上，并具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極；和分別以與所述芯片電極相面對的關(guān)系設(shè)置于所述通孔中的多個(gè)凸點(diǎn)，所述凸點(diǎn)與所述布線和所述芯片電極電連接。
17．如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，從所述半導(dǎo)體芯片的邊緣朝向其內(nèi)側(cè)排列所述芯片電極。
18．如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線在至少一個(gè)位置彎折。
19．如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述芯片電極與所述半導(dǎo)體芯片的邊緣平行地排列，并且所述布線具有其寬度大于所述芯片電極之間的內(nèi)電極距離的端部。
20．如權(quán)利要求16所述的半導(dǎo)體器件，其特征在于，所述芯片電極包括選自所述半導(dǎo)體芯片的接地端、電源接線端和信號接線端中的至少一種接線端。
全文摘要
配有TAB(載帶自動(dòng)鍵合)帶的半導(dǎo)體器件。在TAB帶的一個(gè)表面上形成布線的預(yù)定圖形,具有在公共布線層中的兩個(gè)或更多個(gè)芯片電極的半導(dǎo)體芯片設(shè)置于TAB帶的另一個(gè)表面上。布線和芯片電極通過凸點(diǎn)電連接,該凸點(diǎn)以與芯片電極相面對的關(guān)系設(shè)置于通孔中。這防止了芯片電極與凸點(diǎn)之間連接失效。
文檔編號H01L23/12GK1225509SQ9812650
公開日1999年8月11日 申請日期1998年12月28日 優(yōu)先權(quán)日1997年12月26日
發(fā)明者松田修一 申請人:日本電氣株式會(huì)社