專利名稱：：半導體器件的制作方法
技術領域：
：本發(fā)明一般涉及應用高壓的半導體器件，如可控硅(thyristor)、二極管等等。更準確地說，本發(fā)明涉及甚至在高壓應用中也具有穩(wěn)定的電壓阻擋特性的高壓半導體器件。IEEEProg.Vol.129Pt.INo.5173(1982)中公開了高壓半導體器件的一個實例。為對高壓半導體提供高可靠性，常規(guī)上提出了了各種不同的技術。在常規(guī)高壓半導體器件，如可控硅、柵關斷可控硅、二極管等等中，將半導體襯底的側(cè)表面制成具有成斜角的輪廓，并在側(cè)表面上形成鈍化膜。例如，日本未審查專利出版物(Kokai)No.Heisei6-53485中公開了一種為提供更高可靠性的半導體器件而提出的現(xiàn)有技術。在該公開的常規(guī)技術中，可控硅的側(cè)表面傾斜為在厚度方向上的中間部分為凹入狀。通過提供雙正向傾斜輪廓(doublepositivebevelledcontour)，當在半導體襯底側(cè)面p-n-p結(jié)構的一個p-n結(jié)上施加反向偏置電壓時，p-n結(jié)表面的耗盡層主要通過正向傾斜輪廓向n層擴展以為半導體器件提供更高的擊穿電壓。相反，側(cè)面的凹入部分使得擴展耗盡層困難。這有利于阻止穿通。暴露了p-n結(jié)的半導體器件的側(cè)表面和暴露了半導體下層的表面用如聚酰亞胺層的絕緣層和形成于前一絕緣膜上的如硅橡膠層(siliconrubberlayer)的絕緣膜保護起來以達到較高的可靠性。然而，在上述的現(xiàn)有技術中，沒有公開如何解決在高溫阻擋測試中，因絕緣層間導電性的差異而在鈍化膜中產(chǎn)生的電荷阻擋特性的副作用。當為了獲得半導體器件的較高擊穿電壓而對鈍化膜施加一定的電場強度時，鈍化膜的可靠性將顯著影響半導體器件的可靠性。鈍化膜影響半導體器件的阻擋特性的一個重要因素是半導體的凈電荷密度。當凈電荷密度變化時，在半導體元件中會產(chǎn)生諸如漏電流增加、擊穿電壓下降等缺陷，通常，凈電荷密度依半導體和鈍化膜間界面附近的電荷而變化。形成鈍化膜的鈍化工藝中，首先，研磨半導體襯底的周邊部分形成雙正向傾斜輪廓。為了去除毛刺和沾污，對處理表面進行化學刻蝕。在刻蝕表面，諸如聚酰亞胺等樹脂被涂敷，干燥和凝固。通常，在爐子中對所涂敷的樹脂進行干燥和凝固。在爐中干燥時，樹脂逐漸從表面凝固。同時淀積在雙正向傾斜凹處中的樹脂逐漸向下流，引起樹脂數(shù)量的局部改變，使得樹脂層在上側(cè)表面薄，在下側(cè)表面厚，并在厚度的偏離狀態(tài)下凝固(見圖11)。評估引起厚度局部偏離的第一鈍化膜上形成的第二鈍化膜的擊穿電壓，可知在第一鈍化膜的層厚度較薄一側(cè)的擊穿電壓較低。而且，當對這種半導體元件進行高溫阻擋測試時，可知，在第一鈍化膜的較薄處，電流-電壓特性呈緩變狀(graded)。因此，本發(fā)明的一個目的是提供一種半導體器件，在半導體器件的工作過程中，可增加漏電流，并可維持長期穩(wěn)定特性以獲得高可靠性。凈電荷密度受到因鈍化膜導電性的差異而在聚酰亞胺和硅橡膠界面附近中引起的圖2所示的界面極化(polarization)9、10的影響。即，由界面極化產(chǎn)生的電荷在半導體表面上感應出電荷。因感應電荷引起凈電荷密度變化，使得阻擋特性下降，并影響半導體器件的長期穩(wěn)定性。根據(jù)本發(fā)明的半導體器件具有包括主表面和相對表面的半導體襯底，至少一個部分地暴露于半導體襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底側(cè)表面上提供的第一鈍化膜和所述第一鈍化膜表面上提供的第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米2)滿足1.602×10-8≥|Qr|(1).上述界面極化電荷Qr，依靠各鈍化膜的各電容，對應每一電荷，在硅表面上感應出一個電荷，其中，界面極化電荷在硅表面上感應出的感應電荷Qs`和Qr之間的關系由下式(3)表示Qs`＝(C1/C1+C2)×Qr(3)，其中，C1和C2分別為第一和第二鈍化膜的靜電電容。用膜厚去除介電常數(shù)可獲得靜電電容。例如，1kHz室溫下的介電常數(shù)，聚酰亞胺為2.5-3.5，硅橡膠為2.5-3.0。另一方面，第一鈍化膜與第二鈍化膜的膜厚相比較，由于第一鈍化膜比第二鈍化膜厚，即，C2≤C1，因此，滿足1/2≤(C1/C1+C2)＜1.這里，由模擬獲得的凈電荷密度的合適值最好為+1×1011[cm-2]至+3×1011[cm-2]，合適的Qs`值的絕對值為|Qr|＜1.6×10-8(庫/厘米2)。根據(jù)本發(fā)明的半導體器件具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于半導體襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，半導體襯底側(cè)表面上提供的鈍化膜(第一鈍化膜)的電導率σ1和第一鈍化膜表面上提供的鈍化膜(第二鈍化膜)的電導率σ2滿足0.05≤σ2/σ1≤10……(2)凈電荷密度依鈍化膜中存在的電荷而改變，特別受第一和第二鈍化膜間的界面上引起的界面極化所影響。界面極化在具有不同介電常數(shù)和電導率的材料界面處產(chǎn)生。特別是電導率的影響很重要。當?shù)谝烩g化膜電導率和第二鈍化膜電導率的差別變大時，會產(chǎn)生影響凈電荷密度的界面極化。圖3中給出了凈電荷密度和σ2/σ1的數(shù)學上的關系。通過將第一鈍化膜電導率σ1和第二鈍化膜電導率σ2的比σ2/σ1設置在0.05-10的范圍內(nèi)，可將凈電荷密度的變化限制在±50％以內(nèi)。而且，依據(jù)本發(fā)明的半導體器件，鑒于n型基層的厚度為耗盡層擴展的寬度，通過將n型基層的厚度設置為大于等于100μm和小于等于5000μm，可得到從n型基層具有雜質(zhì)濃度1.0×1014半導體襯底的1kV的擊穿電壓到n型基層具有雜質(zhì)濃度2.0×1012半導體襯底的30kV的擊穿電壓。另外，依據(jù)本發(fā)明的半導體器件，當n型層的電阻率為500±50Ωcm時，通過將n型基層的厚度設置為大于等于1000μm和小于等于2000μm，可得到適用于最大額定電壓為6-12kV的擊穿電壓。此外，通過使用第一鈍化膜的玻璃臨界溫度為大于等于150度和小于等于400度的有機材料，本發(fā)明的半導體器件在器件的工作溫度為-40度至125度的范圍內(nèi)具有穩(wěn)定的物理特性。聚酰亞胺、聚酰胺、聚苯并噁唑(polybenzoxyzol)、聚苯并咪唑、聚苯并對二嗪(polybenzo-para-diazine)、聚醚、聚醚乙醚酮(Polyetheretherketone)、多芳基化合物及其混合物可作為這種有機材料。玻璃臨界溫度設置為小于等于400度是基于半導體元件中載流子的壽命。變換器(inverter)或轉(zhuǎn)換器(converter)中使用的高壓半導體控制著流過半導體的載流子壽命以減少功率轉(zhuǎn)換過程中的損失。在壽命控制中，通過對半導體襯底上光輻照形成的晶體缺陷進行退火，可獲得合適的壽命。當在大于等于400度的溫度下加熱半導體襯底以形成鈍化層時，被控制為合適值的壽命將改變以至難以獲得滿意的裝置性能。這里，具有玻璃臨界溫度大于等于400度的有機材料，如部分聚酰亞胺不能被用于半導體器件，因為它需要大于等于400度的熱處理溫度，以在鈍化膜形成時終止亞胺化反應(imidizingreaction)。并且，在依據(jù)本發(fā)明的半導體器件中，用加成反應型硅橡膠形成設置在第一鈍化層表面上的第二鈍化膜的合成橡膠。硅橡膠是在很寬溫度范圍內(nèi)具有優(yōu)良電特性的絕緣材料。根據(jù)固化反應機制，硅橡膠可劃分為加成反應型和縮合反應型?？s合反應型硅橡膠為用潮氣作為輔助催化劑，在室溫下進行固化反應，產(chǎn)生與反應有關的低分子量的反應副產(chǎn)品。另一方面，加成反應型硅橡膠為用熱進行固化反應，不產(chǎn)生副反應產(chǎn)品。許多功率半導體器件以氣密形式密封于陶瓷封裝中。在密封狀態(tài)下，當把縮合反應型硅橡膠置于高溫環(huán)境時，橡膠通過反固化反應分解。因此，縮合反應型硅橡膠為在密封狀態(tài)下具有低熱阻的材料。圖13示出了使用縮合反應型硅橡膠制成的器件經(jīng)過高溫儲存測試的結(jié)果。從圖13可知，使用縮合反應型硅橡膠制成的半導體器件，會引起因上述原因而造成的阻擋特性的下降。另外，在依據(jù)本發(fā)明的半導體器件中，當使用無機材料，例如SiO2，SiN，SiC等作為第一鈍化膜的材料時，鈍化層可含有較少量的雜質(zhì)。然而，無機材料具有較大的彈性，由于和形成厚層的半導體的熱膨脹的差異所引起的應力，可導致鈍化膜中發(fā)生斷裂。因此，當使用無機材料作為第一鈍化層時，有必要使用第二鈍化膜和第三鈍化層。同時，要求使用具有玻璃臨界溫度大于等于150度-400度的有機材料或硅橡膠作為第二或第三鈍化層。而且，通過適當?shù)貙雽w襯底邊緣中的側(cè)面形成為正向傾斜，依據(jù)本發(fā)明的半導體器件可以形成適宜于高擊穿電壓的二極管和柵關斷可控硅(GTO)。此外，通過將端面磨成∑形以提供∑形狀，依據(jù)本發(fā)明的半導體器件可以形成適宜于高擊穿電壓和大電流的可控硅。并且，根據(jù)本發(fā)明的半導體器件具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于其側(cè)表面的p-n結(jié)，以及具有兩個或更多個疊層于所述半導體襯底的所述側(cè)表面上的鈍化膜的多層鈍化結(jié)構。半導體襯底側(cè)表面上提供的第一鈍化膜形成為在對應于n型基底的表面位置得到第一鈍化膜的最大厚度。雙傾斜結(jié)構的轉(zhuǎn)彎點位于電場集中處。該點也就是n型基層。即，在本發(fā)明中，通過形成第一鈍化膜，可減小界面極化的影響。由此，有可能獲得正反向都具有同樣電流電壓特性并具有優(yōu)良長期可靠性的半導體器件。具有如圖7所示的層厚分布的第一鈍化膜的制造方法為涂敷樹脂后旋轉(zhuǎn)半導體襯底，甩掉過量的樹脂。然后，將形成第一鈍化膜的樹脂移到于給定溫度下加熱的熱板，來干燥和固化。由此，熱均勻地從半導體襯底傳給樹脂用于干燥并阻止樹脂自由流動，另外，干燥和固化周期可顯著縮短為現(xiàn)有技術的1/10-1/20。并且，當用熱板充分干燥時，樹脂的固化可以在模子上進行。此外，依據(jù)本發(fā)明的半導體器件具有包括一個和另一個主要表面的襯底，至少暴露于一個端面的一個p-n結(jié)，以及疊層在暴露于所述半導體襯底側(cè)表面上的p-n結(jié)表面上的兩個或更多個鈍化層，其中，作為所述半導體器件的壽命測試方法的高溫阻擋測試如下進行將所述半導體器件設置為具有半導體元件的p-n結(jié)溫度為100度，連續(xù)施加最大額定電壓的70％的直流1000小時，所述半導體器件在25度、最大額定電壓的情況下，測試前后漏電流的變化小于等于±50％。這樣，可制造獲得了高可靠性的半導體。關于依據(jù)本發(fā)明各半導體器件中第一鈍化層的厚度，最重要的是其位于低雜質(zhì)濃度一側(cè)n型基層的側(cè)表面處的厚度，并使其厚度值最好大于5μm，以防止因熱周期而產(chǎn)生斷裂。低雜質(zhì)濃度基層側(cè)表面中集中最大電場的區(qū)域位于雙正向傾斜輪廓的轉(zhuǎn)折點處，即，∑輪廓的中心。因此，該轉(zhuǎn)折點處第一鈍化膜的膜厚最好大于10μm，更好為30-100μm。低雜質(zhì)濃度基層附近之外的其他區(qū)域中(即，n型基層或p型發(fā)射層的側(cè)表面中)，特別是遠離低雜質(zhì)濃度基層處中的第一鈍化膜的厚度可減薄到1μm以下。而且，通過使用高可靠的高擊穿電壓和大電流的半導體器件，依據(jù)本發(fā)明的功率轉(zhuǎn)換器可降低直流功率傳送系統(tǒng)的成本。具體地說，構成具有1440MW傳送能力的直流傳送系統(tǒng)時，6kV的情況下需要1440個半導體器件，而960個半導體器件近似為現(xiàn)有技術器件數(shù)目的2/3。這允許有關條件的充分減少，并且功率轉(zhuǎn)換站所需要的面積(land)可減少約32％。另外，依據(jù)本發(fā)明的半導體器件，通過將段中損耗設置為小于等于4000W，更具體為小于等于3600W，與常規(guī)器件相比，可提高百分之幾的損耗容量。這里，元件損耗定義為(最大導通電壓)×(平均導通電流)/(相數(shù))，損耗容量比率定義為(元件損耗)/最大額定電壓。具體地說，將具有8kV額定電壓和3.5kA的光激勵可控硅、元件，和具有6kV額定電壓和2.5kA的可控硅、元件相比，8kV和3.5kA的光激勵可控硅的元件損耗為(2.8V×3500A)/(3相)≈3270W，而6kV、2.5kA的光激勵可控硅的元件損耗為(2.3V×2500A)/(3相)≈1920W。另一方面，8kV和3.5kA的可控硅的損耗容量比率為3270/(8000V×3500A)＝1.16e-4，6kV和2.5kA的可控硅的損耗容量比率為1920W/(6000V×2500A)＝1.28e-4。由此明顯可知，通過使用8kV和3.5kA的光可控硅而不使用6kV和2.5kA的光可控硅，可減少所有元件損耗的約9.4％。從以下給出的詳細說明和本發(fā)明最佳實施例的附圖，將可更充分地了解本發(fā)明，但這只是為了解釋和理解，并不是對本發(fā)明的限制。圖中圖1是依據(jù)本發(fā)明的半導體器件的最佳實施例的截面圖；圖2是表示界面極化的解釋性的圖；圖3是表示第一鈍化膜電導率σ1和第二鈍化膜電導率σ2的比σ2/σ1和電荷密度之間關系的圖；圖4A-4D是表示依據(jù)本發(fā)明的半導體器件的最佳實施例的制造工藝的解釋性的圖；圖5是表示依據(jù)本發(fā)明的半導體器件的最佳實施例和比較例的電流電壓特性的圖；圖6是表示依據(jù)本發(fā)明的半導體器件的最佳實施例的截面圖；圖7是表示依據(jù)本發(fā)明的半導體器件的另一個實施例的截面圖；圖8是表示依據(jù)本發(fā)明的半導體器件的又一個實施例的截面圖；圖9是解釋本發(fā)明的實施例的圖；圖10是解釋本發(fā)明的實施例的圖；圖11是常規(guī)半導體器件的截面圖；圖12是表示依據(jù)本發(fā)明的半導體器件的實施例和比較例的電流電壓特性的圖；圖13是表示高溫儲存測試前后半導體器件的比較例的電流電壓特性的圖；圖14是依據(jù)本發(fā)明的柵關斷可控硅的最佳實施例的截面圖；圖15是依據(jù)本發(fā)明的二極管的最佳實施例的截面圖；圖16是表示使用依據(jù)本發(fā)明的半導體器件的外部整流電路的電路圖；圖17是表示使用依據(jù)本發(fā)明的半導體器件的外部變換器電路的電路圖；圖18是表示使用依據(jù)本發(fā)明的半導體器件的外部循環(huán)換流器(cycloconverter)電路的電路圖；圖19是表示使用依據(jù)本發(fā)明的二極管的柵關斷可控硅的一個緩沖電路(snubber)的電路圖；圖20是表示使用依據(jù)本發(fā)明的二極管和柵關斷可控硅的變換器電路的電路圖；圖21為圖20的部分放大圖。下面依據(jù)本發(fā)明的最佳實施例并參照附圖詳細討論本發(fā)明。在以下說明中，進行了大量的具體描述以對本發(fā)明透徹地了解。然而，對本領域熟練人員來講很明顯的是，沒有這些具體描述也可實現(xiàn)本發(fā)明。換句話說，為避免使本發(fā)明產(chǎn)生不必要的含糊不清，公知結(jié)構未詳細示出。在預淀積有1μm厚Al層的4英寸硅片(ShinetsuKagakuKogyoK.K.制造)上，用旋涂方法涂敷樣品樹脂。然后，將樹脂在預定的條件下進行固化，通過真空淀積在樹脂層上制作Al上電極(30-50)以形成測量樣品。從測試樣品上切下三部分薄膜，用輪廓計profilometer(Dectak3030，Sloan技術公司)測量樹脂的層厚。為消除濕氣含量的影響，在真空中將測試樣品在190度下干燥16小時。此后，在氮氣流中，用超高阻抗計(R8340Advantest)在30度下測量流過樹脂的電流。根據(jù)測得的電流值，通過下式(4)可得到電導率σσ＝(Ir×d)/(V×S)……(4)其中，V充電電壓，S電極面積，Ir漏電流，d層厚另一方面，用切片計(microtometer)，從半導體器件上切下1μm厚的切片。然后，在真空中淀積Al電極。此后，測量電導率。測量結(jié)果示于表1表1固化后樹脂的電導率</tables>(第一實施例)圖1為作為依據(jù)本發(fā)明的壓力接觸型功率半導體器件的第一實施例的可控硅的截面圖。圖1中，標號1表示n型基層，2表示p型基層，3表示p型發(fā)射層，4表示n型發(fā)射層，5表示第一鈍化膜，6表示陰極，7表示陽極，8表示第二鈍化膜。所述可控硅實施例的制造工藝將參照圖4A-4D進行描述。首先，在高阻n型硅上，擴散p型基層2，p型發(fā)射層3和n型發(fā)射層4，形成半導體襯底(圖4A)。然后，通過光刻工藝，分別形成主可控硅的n型發(fā)射層4a，輔可控硅的n型發(fā)射層4b和光敏部分可控硅的n型發(fā)射層4c。接著，通過淀積形成陰極6和陽極7(圖4B)。用研磨機，噴砂機等將半導體襯底18的端部16加工成基本上具有雙正向傾斜的∑輪廓。此后，為了去除半導體襯底側(cè)部分16上的毛刺和/或沾污，對半導體襯底的暴露部分進行化學刻蝕。清洗和干燥后，用旋涂、浸涂、板刷、分配器等在側(cè)部分16上涂敷第一鈍化膜樹脂。然后，用圖9所示的80度熱板19干燥樹脂層5分鐘。接著，在氮氣氛中對樹脂加熱固化形成第一鈍化膜5(圖4C)。在所示實施例中，第一鈍化膜5由聚酰亞胺制成(ShinetsuKagakuKogyoK.K.KJR652)，其固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時。于上述固化狀態(tài)中固化的第一鈍化膜的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使聚酰亞胺制成的第一鈍化層5的厚度在n型基層1的側(cè)表面處成為最大，該厚度最好大于5μm以防止因熱周期而發(fā)生斷裂。低雜質(zhì)濃度基層側(cè)表面中集中最大電場的區(qū)域位于雙正向傾斜輪廓的轉(zhuǎn)折點處，即，∑輪廓的中心。因此，該轉(zhuǎn)折點處第一鈍化膜的膜厚最好大于10μm，更好為30-100μm。依據(jù)該實施例的該點處厚度為55-65μm，但該厚度可依據(jù)涂敷樹脂、涂敷方法和干燥方法的平衡而改變。第一鈍化膜5的厚度離開∑輪廓的中心部分而減小，在p型基層2和p型發(fā)射層3的側(cè)表面處可薄至1μm。接著，在第一鈍化膜5的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第一實施例(圖4D)。第二鈍化膜8由其固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.KJR9060)。在上述狀態(tài)中固化的硅橡膠的電導率為1.42×10-18[S/cm]。最后，這樣制成的半導體元件密封于陶瓷封裝(未示出)中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第二實施例)與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖8所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中對樹脂加熱固化形成第一鈍化膜5。固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時。于上述固化狀態(tài)中固化的第一鈍化膜的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使第一鈍化膜5的厚度在n型基層1的雙正向傾斜結(jié)處成為最大，該厚度最好為55-65μm。接著，在第一鈍化膜5的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第二實施例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.KJR9063)。在上述狀態(tài)中固化的硅橡膠的電導率為3.18×10-18[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝(未示出)中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第三實施例)與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖8所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中對樹脂加熱固化形成第一鈍化膜5。固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時。于上述固化狀態(tài)中固化的第一鈍化膜的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使第一鈍化膜5的厚度在n型基層1的雙正向傾斜結(jié)處成為最大，該厚度最好為55-65μm。接著，在第一鈍化膜5的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第三實施例。第二鈍化膜8由其固化狀態(tài)為80度，150度，200度下分別為2小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.KJR9025)。在上述狀態(tài)中固化的硅橡膠的電導率為2.94×10-17[S/cm]。最后，這樣制成的半導體元件密封于陶瓷封裝(未示出)中。陶瓷封裝內(nèi)部制成干氮氣氛，然后封裝用于完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第四實施例)與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖8所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中對樹脂加熱固化形成第一鈍化膜5。固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時。于上述固化狀態(tài)中固化的第一鈍化膜的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使第一鈍化膜5的厚度在n型基層1的雙正向傾斜結(jié)處成為最大，該厚度最好為55-65μm。接著，在第一鈍化膜5的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第四實施例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(DoWCorningSiliconK.K.JCR6121)。在上述狀態(tài)中固化的硅橡膠的電導率為8.70×10-18[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第五實施例)半導體器件的第五實施例示于圖6。與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖8所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中以100度，150度，250度下分別為1小時，1小時，4小時的固化狀態(tài)對樹脂加熱固化形成第一鈍化膜5。在第一鈍化膜5的表面，以同樣方式涂敷同樣成分的漆(varnish)形成鈍化膜5和11。于上述固化狀態(tài)中固化的第一鈍化膜5和11的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使第一鈍化膜5的厚度在n型基層1的雙正向傾斜結(jié)處成為最大，該厚度最好為55-65μm。接著，在第一鈍化膜11的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第五實施例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.，KJR9063)。在上述狀態(tài)中固化的硅橡膠的電導率為3.18×10-18[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第六實施例)半導體器件的第六實施例示于圖7。與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖10所示不同溫度的熱板并把加有第一鈍化層的半導體襯底以溫度的升序放在各熱板上來干燥和固化樹脂層。熱板的溫度和擱置時間分別為80度的5分鐘，150度的5分鐘，250度的5分鐘。于上述固化狀態(tài)中固化的第一鈍化膜5的電導率為1.75×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使第一鈍化膜5的厚度在n型基層1的雙正向傾斜結(jié)處成為最大，該厚度最好為55-65μm。接著，在第一鈍化膜11的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第六實施例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.，KJR9063)。在上述狀態(tài)中固化的硅橡膠的電導率為3.18×10-18[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第七實施例)半導體器件的第七實施例示于圖8。與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用等離子體CVD法形成作為第一鈍化膜的SiN膜17。該第一鈍化膜17的厚度為1μm，電導率為2.2×10-16(S/cm)。然后，在第一鈍化膜17上，用旋涂法涂敷第二鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖9所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中以100度，150度，250度下分別為1小時，1小時，4小時的固化狀態(tài)對樹脂加熱固化形成第二鈍化膜11。于上述固化狀態(tài)中固化的第二鈍化膜11的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。使第一鈍化膜5的厚度在n型基層1的雙正向傾斜結(jié)處成為最大，該厚度最好為55-65μm。接著，在第二鈍化膜11的表面，往模子中傾注用于形成第三鈍化膜的樹脂，通過加熱固化形成第三鈍化膜8。這樣就制成了半導體器件的第七實施例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.，KJR9063)。在上述狀態(tài)中固化的硅橡膠的電導率為3.18×10-18[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第八實施例)半導體器件的第八實施例示于圖14。所示實施例中，第二實施例中的鈍化層應用于柵關斷可控硅(GTO)。圖14中，標號12表示柵電極，13表示n+層。鈍化膜的制造工藝與第二實施例相同，其中，制作、化學刻蝕、清洗和干燥半導體襯底，隨后制作第一鈍化膜5和第二鈍化膜8。最后，封裝半導體元件于陶瓷封裝(未示出)中，陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。(第九實施例)依據(jù)本發(fā)明的半導體器件的第九實施例示于圖15。所示實施例中，第二實施例中的鈍化層應用于二極管。圖15中，標號14表示p+層，15表示n-層。鈍化膜的制造工藝與第二實施例相同，其中，制作、化學刻蝕、清洗和干燥半導體襯底，隨后制作第一鈍化膜5和第二鈍化膜8。最后，封裝半導體元件于陶瓷封裝(未示出)中，陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。關于半導體器件的第八和第九實施例，作為長期可靠性測試進行了DC阻擋測試。測試狀態(tài)為對各元件連續(xù)施加額定電壓75％的電壓，結(jié)溫為125度下進行168小時。結(jié)果發(fā)現(xiàn)，與測試前相比，電流電壓特性保持不變。因此證實，第八和第九實施例的元件獲得了相當高的可靠性。(第一比較例)與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂。然后，用圖8所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中對樹脂加熱固化形成第一鈍化膜5。第一鈍化膜5由聚酰亞胺制成(ShinetsuKagakuKogyoK.K.KJR652)，其固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時。于上述固化狀態(tài)中固化的第一鈍化膜的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。接著，在第一鈍化膜5的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的比較例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.KJR9028)。在上述狀態(tài)中固化的硅橡膠的電導率為5.32×10-19[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝(未示出)中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。(第二比較例)與實施例1相同方式制作半導體襯底。化學刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂(ShinetsuKagakuKogyoK.K.KJR652)。然后，用圖8所示的80度熱板干燥樹脂層5分鐘。接著，在干氮氣氛中對樹脂加熱固化形成第一鈍化膜5。固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時。于上述固化狀態(tài)中固化的第一鈍化膜的電導率為1.66×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。接著，在第一鈍化膜5的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第二比較例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.TSJ3150)。在上述狀態(tài)中固化的硅橡膠的電導率為4.96×10-16[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝(未示出)中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖5。圖5中示出了第一、第二、第三、第四和第五實施例以及第一和第二比較例的陽極與陰極間的電流電壓特性。從圖5中可看出，第一和第二比較例的電流電壓特性從電壓充電的初始階段漏電流就有所增加。這是因為施加了反向偏置的p-n結(jié)端面的耗盡層擴展變得反常從而引起穿通于其間的漏電流的增大。結(jié)果，無法得到期望的擊穿電壓，導致特性變壞。與此相反，在第一、第二、第三、第四實施例中，從沒觀察到第一比較例中出現(xiàn)的漏電流的增大，證實得到了優(yōu)良的特性。對于半導體器件的第一、第二、第三、第四和第五實施例以及第一和第二比較例，進行了作為長期可靠性測試的DC阻擋測試。測試狀態(tài)為對各元件連續(xù)施加額定電壓75％的電壓，結(jié)溫為125度下進行168小時。測試開始后大約5小時，第一和第二比較例已被破壞。與此相反，在第一、第二、第三和第四實施例中，在未引起漏電流的任何變動的情況下成功地完成了測試。結(jié)果發(fā)現(xiàn)，與測試前相比，測試后的電流電壓特性保持不變。因此證實，第一、第二、第三和第四實施例的元件獲得了相當高的可靠性。(第三比較例)半導體器件的第三比較例示于圖11。與實施例1相同方式制作半導體襯底?；瘜W刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂。接著，在氮氣氛中把樹脂層放入高溫容器中固化形成第一鈍化層。第一鈍化膜由固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時的(ShinetsuKagakuKogyoK.K.KJR652)制成。于上述固化狀態(tài)中固化的第一鈍化膜5的電導率為1.76×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。接著，在第一鈍化膜11的表面，往模子中傾注用于形成第二鈍化膜的樹脂，通過加熱固化形成第二鈍化膜8。這樣就制成了半導體器件的第六實施例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的加成反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.KJR9063)。在上述狀態(tài)中固化的硅橡膠的電導率為5.32×10-19[S/cm]。如上所制的半導體第一鈍化膜5，因重力已被固化為向下流向底側(cè)的狀態(tài)。最后，這樣制成的半導體元件封裝于陶瓷封裝中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖12。圖12中示出了第六實施例和第三比較例中，陽極施加正電壓與陰極施加負電壓時的電流電壓特性。從圖12中可明顯看出，與第六實施例相比，第三比較例的電流電壓特性的漏電流較大。對于半導體器件的第六實施例和第三比較例，進行了作為長期可靠性測試的DC阻擋測試。測試狀態(tài)為對各元件連續(xù)施加額定電壓75％的電壓，結(jié)溫為125度下進行168小時。測試后，第三比較例的電流電壓特性下降了。另一方面，第六實施例中，與測試前相比，測試后的電流電壓特性保持不變。因此證實，第六實施例的元件獲得了相當高的可靠性。(第四比較例)與實施例1相同方式制作半導體襯底。化學刻蝕，清洗和干燥后，用旋涂在端部分16上涂敷第一鈍化膜樹脂。接著，在干氮氣氛中把樹脂層放入爐中固化形成第一鈍化層。第一鈍化膜由固化狀態(tài)為100度，150度，250度下分別為1小時，1小時，4小時的(ShinetsuKagakuKogyoK.K.KJR652)制成。于上述固化狀態(tài)中固化的第一鈍化膜5的電導率為1.76×10-17[S/cm]。樹脂的玻璃臨界溫度為240度(差式掃描量熱法DSC)。接著，在第一鈍化膜11的表面，往模子中傾注用于形成第二鈍化膜的樹脂，放入在室溫下提供95％濕度的加濕器中固化40小時。從模子上取下后，進行熱處理形成第二鈍化膜8。這樣就制成了半導體器件的第四比較例。第二鈍化膜8由其固化狀態(tài)為100度，150度，200度下分別為1小時，1小時，2小時的縮合反應型硅橡膠形成(ShinetsuKagakuKogyoK.K.KJR4013)。在上述狀態(tài)中固化的硅橡膠的電導率為2.35×10-17[S/cm]。最后，這樣制成的半導體元件封裝于陶瓷封裝中。陶瓷封裝內(nèi)部制成干氮氣氛，然后進行密封以完成半導體器件。半導體器件所示實施例的電流電壓特性示于圖12。圖13中示出了所示第四比較例在DC阻擋測試前后的電流電壓特性。將半導體器件置于150度下168小時進行測試。測試后，第四比較例的電流電壓特性下降了。因此發(fā)現(xiàn)，第四比較例元件的長期可靠性很差。(第十實施例)圖16示出了依據(jù)本發(fā)明的高壓半導體器件應用于一外部整流電路的一個實例。VR，VS和VT表示三相交流電壓，T表示可控硅元件，R表示電阻，L表示扼流線圈。多級可控硅元件T串聯(lián)連接以滿足作為閘門(va1ve)的需要的擊穿電壓值。在每個獨立的可控硅元件T中，為均勻分享元件間的電壓，并聯(lián)有電容C和電阻R。用這種三相橋式整流電路，三相交流電壓VR，VS和VT可轉(zhuǎn)換為直流。(第十一實施例)圖17示出了依據(jù)本發(fā)明的高壓半導體器件應用于一外部變換器電路的一個例子。E表示直流電源，VU，VV，VW是負載側(cè)三相交流電壓，T表示可控硅，L表示扼流線圈。多級可控硅元件T串聯(lián)連接以滿足作為閘門的需要的擊穿電壓值。在每個獨立的可控硅元件T中，為均勻分享元件間的電壓，并聯(lián)有電容C和電阻R。用這種三相橋整流電路，直流電源E轉(zhuǎn)換為三相交流電壓VU，VV和VW。(第十二實施例)圖18示出了依據(jù)本發(fā)明的高壓半導體器件應用于一外部循環(huán)換流器電路的一個例子。E表示直流電源，VR，VS，VT是負載側(cè)三相交流電壓，T表示可控硅，R表示電阻器，L表示扼流線圈。多級可控硅元件T串聯(lián)連接以滿足作為閘門的需要的擊穿電壓值。在每個獨立的可控硅元件T中，為均勻分享元件間的電壓，并聯(lián)有電容C和電阻R。用這種三相橋整流電路的反并聯(lián)連接，可控制輸出波形，獲得正泫波形輸出電壓電流。因此，輸出頻率可轉(zhuǎn)換為輸入頻率的3/1或6/1。(第十三實施例)圖19示出了本發(fā)明的二極管應用于柵關斷可控硅的一個緩沖電路的例子。圖19中，GTO表示連接于T1端和T2端之間的柵關斷可控硅，DS和CS是彼此串聯(lián)連接并與柵關斷可控硅GTO并聯(lián)連接的緩沖二極管和緩沖電容器，RS為與緩沖二極管DS并聯(lián)連接的緩沖電阻。圖19中，LL表示負載電感，LS表示緩沖電路的電感，LSS表示包含在緩沖電阻RS中的電感。(第十四實施例)圖20示出本發(fā)明的二極管和柵關斷可控硅應用于電壓型變換器的例子。圖20中，30表示形成直流連接的柵關斷可控硅(GTO)，并聯(lián)連接于一對直流端T3和T4之間，數(shù)目與交流電流的相位數(shù)目相對應，40表示用于減小負載電流以反并聯(lián)方式與各GTO連接的二極管，T5，T6，T7表示與串聯(lián)連接的結(jié)點處連接的交流電流端。通常，在大容量變換器中，擊穿電壓低于所需電壓，如圖21所示，以串聯(lián)形式連接GTO元件和二極管元件來使用多個GTO30和二極管40。在圖21的串聯(lián)連接電路中，LA表示陽極扼流線圈，RA表示限流電阻，DA表示陽極扼流線圈電路的反饋二極管，DF表示衰減負載電流的二極管。DS，RS和CS分別表示緩沖二極管，緩沖電阻和緩沖電容。在圖16，17，18，19，20和21中示出的功率變換器中，通過使用本發(fā)明的高壓半導體器件，可獲得系統(tǒng)的高可靠性。(第十五實施例)在第一實施例中，制作了n型基層厚度為1050，1400，1700和1950μm的半導體襯底。將這些半導體襯底按第二實施例的方式進行處理。制作，刻蝕和形成鈍化層后，用陶瓷封裝來封裝半導體元件。添充干氮后，密封該封裝完成半導體器件。這些半導體器件的擊穿電壓(峰重復反向電壓，峰重復關電壓)分別是6，8，10，12kV。雖然已對照典型實施例對本發(fā)明進行了說明與描述，但本領域的熟練人員可以理解，在不偏離本發(fā)明的精神和范圍的前提下；可在其中進行前述的和各種其它的變化、忽略及添加。因此，本發(fā)明不應被理解為只限于上述特定的實施例，而應包括在等同于后附權項或包含于其中的范圍內(nèi)可實施的所有可能的實施例。權利要求1.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜和所述第一鈍化膜表面上提供的第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米2)滿足等式1的關系1.6×10-8≥|Qr|……(1).2.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化膜結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2).3.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜和所述第一鈍化膜表面上提供的第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米2)滿足1.6×10-8≥|Qr|……(1)，以及，其中所述第一鈍化膜的電導率σ1和所述第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2).4.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的膜的多層鈍化膜結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2)，以及，其中所述半導體器件的最大額定電壓大于等于8kV。5.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜和所述第一鈍化膜表面上提供的第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米2)滿足1.6×10-8≥|Qr|……(1)，其中所述第一鈍化膜的電導率σ1和所述第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2)，以及，其中所述半導體器件的最大額定電壓大于等于8kV。6.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底側(cè)表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2)，以及，所述半導體襯底n型基層的厚度大于等于100μm小于等于5000μm，并且所述半導體器件的最大額定電壓大于等于6kV。7.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化膜結(jié)構，其中，所述半導體襯底側(cè)表面上提供的第一鈍化膜和第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米2)滿足1.6×10-8≥|Qr|……(1)，其中，所述半導體襯底側(cè)表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2)，以及，所述半導體襯底n型基層的厚度大于等于100μm小于等于5000μm，并且所述半導體器件的最大額定電壓大于等于8kV。8.如權利要求2或3所述的半導體器件，其中所述半導體襯底n型基層的厚度大于等于100μm和小于等于5000μm。9.如權利要求6或7所述的半導體器件，其中所述半導體器件的最大額定電壓大于等于6kV，并且所述半導體襯底n型基層的厚度大于等于1000μm小于等于2000μm。10.如權利要求1-7中任何一項所述的半導體器件，其中在所述半導體襯底側(cè)面上提供的所述第一鈍化膜由玻璃臨界溫度為大于等于150度和小于等于400度的有機材料制作。11.如權利要求1-7中任何一項所述的半導體器件，其中在所述第一鈍化膜表面上提供的所述第二鈍化膜為加成反應型硅化合物。12.如權利要求1-7中任何一項所述的半導體器件，其中所述第一鈍化膜由聚酰亞胺形成。13.一種半導體器件，具有包括主表面和相對表面的半導體襯底，所述半導體襯底側(cè)表面上至少一個部分暴露于側(cè)表面的p-n結(jié)，和具有兩個或更多個涂敷于的鈍化膜的多層鈍化結(jié)構，其中，所述半導體器件側(cè)表面上提供的第一鈍化膜由聚酰亞胺形成，在所述第一鈍化膜表面上提供的第二鈍化膜由加成反應型硅化合物形成，所述第一鈍化膜電導率σ1和所述第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2).14.如權利要求2或3所述的半導體器件，其中所述第一鈍化膜為無機材料。15.如權利要求14所述的半導體器件，其中所述第二鈍化膜為加成反應型硅化合物。16.如權利要求14所述的半導體器件，其中所述無機材料為SiO2、SiN、SiC之一。17.如權利要求1-7中任何一項所述的半導體器件，其中所述半導體襯底的側(cè)面形狀為正向傾斜。18.如權利要求1-7中任何一項所述的半導體器件，其中所述半導體襯底的側(cè)面形狀為雙正向傾斜。19.如權利要求14所述的半導體器件，其中所述第一鈍化膜由玻璃臨界溫度為大于等于150度和小于等于400度的有機材料構成。20.如權利要求14所述的半導體器件，其中所述第二鈍化膜為加成反應型硅化合物。21.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于所述襯底的加工成具有雙正向傾斜結(jié)構的側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底的所述側(cè)表面上提供的第一鈍化層的層厚在所述n型基層的側(cè)表面位置處成為最大。22.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于所述半導體襯底的加工成具有雙正向傾斜結(jié)構的側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，作為所述半導體器件的壽命測試方法的高溫阻擋測試如下進行將所述半導體器件設置為具有在100度下的半導體元件的p-n結(jié)溫以及最大額定電壓大于等于6000kV，連續(xù)施加最大額定電壓的70％的直流1000小時，所述半導體器件在25度、最大額定電壓的情況下，測試前后漏電流的變化小于等于±50％。23.一種功率轉(zhuǎn)換器，包括各使用一種半導體器件的外激勵整流器電路、外激勵變換器電路、外激勵循環(huán)換流器電路以及電壓型變換器電路，該半導體器件具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于所述半導體襯底的側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底n型基層的厚度大于等于100μm小于等于5000μm，所述半導體襯底表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2).24.一種功率轉(zhuǎn)換器，包括各使用一種半導體器件自激勵整流器電路、自激勵變換器電路、自激勵循環(huán)換流器電路以及電壓型變換器電路，該半導體器件具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于所述半導體襯底的側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底n型基層的厚度大于等于100μm小于等于5000μm，所述半導體襯底表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2).25.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于所述半導體襯底的側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，最大額定電壓大于等于8kV，額定損耗小于等于4000W。26.一種半導體器件的制造工藝，包括以下步驟在半導體襯底中擴散p型和n型半導體層；將所述半導體襯底的邊緣部分加工成正向傾斜或雙正向傾斜輪廓；刻蝕加工后的表面以及在刻蝕表面上涂敷鈍化樹脂形成至少一個鈍化膜，其中，制造工藝還包括通過旋轉(zhuǎn)除去所述鈍化膜的過量樹脂的步驟，所述鈍化膜在加熱，干燥和硬化之前涂敷于已被刻蝕的所述表面，使得所述半導體襯底的所述側(cè)表面上形成的第一鈍化膜的膜厚在n型基層的側(cè)面有最大厚度。27.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜和所述第一鈍化膜表面上提供的第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米2)滿足等式1的關系1.6×10-8≥|Qr|……(1)，以及，其中低雜質(zhì)濃度基層一側(cè)的所述第一鈍化膜的厚度為大于等于5μm。28.一種半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化膜結(jié)構，其中，所述半導體襯底表面上提供的第一鈍化膜的電導率σ1和所述第一鈍化膜表面上提供的第二鈍化膜的電導率σ2滿足0.05≤σ2/σ1≤10……(2)，以及，其中低雜質(zhì)濃度基層一側(cè)的所述第一鈍化膜的厚度為大于等于5μm。全文摘要半導體器件，具有包括主表面和相對表面的半導體襯底，至少一個部分暴露于襯底側(cè)表面的p-n結(jié)，以及具有兩個或更多個涂敷于所述半導體襯底側(cè)表面的鈍化膜的多層鈍化結(jié)構，所述半導體襯底表面上提供的第一鈍化膜和所述第一鈍化膜表面上提供的第二鈍化膜之間界面附近感應的界面極化電荷Qr(庫/厘米文檔編號H01L29/66GK1163488SQ9710237公開日1997年10月29日申請日期1997年1月29日優(yōu)先權日1997年1月29日發(fā)明者森島慎,鈴木和弘,村上進,小野瀨保夫申請人:株式會社日立制作所