專利名稱：集成電路的制造方法
技術領域：
本發(fā)明涉及一種雙井區(qū)集成電路的制造方法。
傳統(tǒng)的雙井區(qū)集成電路的制造方法(twin-well process)，是在硅半導體基板形成N摻雜區(qū)域和P摻雜區(qū)域后，接著進行井區(qū)驅入步驟以形成N井區(qū)及P井區(qū)，然后在含氧氣的高溫環(huán)境中形成場氧化層(fieldoxide)，這種方法工序多制造成本高。
本發(fā)明的主要目的在于提供一種制造步驟簡單成本低的集成電路的制造方法。
本發(fā)明提供的方法，藉直接透過所述“氮化硅”進行N型離子布植和P型離子布植，能同時完成井區(qū)驅入步驟和形成場氧化層，以減少制造步驟，降低生產(chǎn)成本。
此方法首先在P型硅半導體基板上形成氧化硅墊層和氮化硅，接著，利用微影技術形成對準標記光阻圖案(alignment mark photoresist pattern)，除了“對準標記光阻圖案”外，其余均為暗區(qū)(dark field)，并以所述“對準標記光阻圖案”作為蝕刻護罩(etchingmask)，利用電漿蝕刻技術蝕去“對準標記區(qū)域”的氮化硅以形成“氮化硅對準標記”，在“對準標記區(qū)域”以外的“井區(qū)區(qū)域”則為“氮化硅層”覆蓋的“P型硅半導體基板”。
去除所述“對準標記光阻圖案”后，利用微影技術在晶元形成N井區(qū)光阻圖案，并以所述N井區(qū)光阻圖案作為離子布植護罩(implantationmask)，通過所述“氮化硅層”和“氧化硅墊層”進行N型離子布植，以在所述P型硅半導體基板形成N摻雜區(qū)域(N-doped region)，并旋即去除所述N井光阻圖案。
接著，利用微影技術在晶元形成P井區(qū)光阻圖案，并以所述P井區(qū)光阻圖案作為離子布植護罩，通過所述“氮化硅層”和“氧化硅墊層”進行P型離子布植，以在所述P型硅半導體基板形成P摻雜區(qū)域(P-doped region)，并去除所述P井區(qū)光阻圖案，此后，進行井區(qū)驅入過程以形成N井區(qū)及P井區(qū)。
接著，利用微影技術在晶元形成主動區(qū)光阻圖案，然后，以所述“主動區(qū)光阻圖案”作為蝕刻護罩，利用電漿蝕刻技術蝕去局部露出的所述“氮化硅層”以形成“開口”后，利用微影技術形成“P井區(qū)光阻圖案”，并以P離子進行“井區(qū)深布植(Deep Implantation)”制程，接著去除“P井區(qū)光阻圖案”光阻。然后，在含氧氣的高溫環(huán)境中，以剩余之的“氮化硅層”作為氧化護罩(oxidation mask)，在所述“開口”形成場氧化層(field oxide)，在形成場氧化的同時也完成井區(qū)驅入步驟以形成N井區(qū)及P井區(qū)。最后，去除剩余的“氮化硅層”。
結合附圖及實施例對本發(fā)明的方法詳細說明如下

圖1～10是本發(fā)明實施例的制造產(chǎn)品的剖面示意圖。
圖1是形成氧化硅墊層和氮化硅后的剖面示意圖。
圖2為形成對準標記光阻圖案后的剖面示意圖。
圖3用電漿蝕刻技術蝕去所述氮化硅后的剖面示意圖。
圖4以微影技術在晶元形成N井區(qū)光阻圖案，并以所述N氮區(qū)光阻圖案作為離子布植護罩，透過所述“氮化硅層”和“氧化硅墊層”進行N型離子布植，以P型硅半導體基板形成N摻雜區(qū)域后的剖面示意圖。
圖5在晶元形成P井區(qū)光阻圖案，透過所述“氮化硅層”和“氧化硅墊層”進行P型離子布植，以形成P摻雜區(qū)域后的剖面示意圖。
圖6是進行驅入后的剖面示意圖。
圖7形成“開口”后的剖面示意圖。
圖8形成“P井區(qū)光阻圖案”后，做“井區(qū)深布植”的剖面示意圖。
圖9是在含氧氣的高溫環(huán)境中，以剩余的氮化硅層作為氧化護罩，在“開口”處形成場氧化層后的剖面示意圖。
圖10是去除剩余的氮化硅層后的剖面示意圖。
以下利用P型硅半導體基板作為實施例說明本發(fā)明方法，但本發(fā)明的方法可以延伸推廣到用N型硅半導體基板。
請參考圖1、圖2和圖3。首先在P型硅半導體基板1上形成氧化硅墊層3和氮化硅5，如圖1所示，接著，利用微影技術形成對準標記光阻圖案7A(alignment mark photoresist pattern)，除了所述“對準標記光阻圖案7A”外，其余均為暗區(qū)光阻圖案7B(darkfield)，如圖2所示，并以所述“對準標記光阻圖案7A”和“暗區(qū)光阻圖案7B”作為蝕刻護罩(etching mask)，利用電漿蝕刻技術蝕去所述氮化硅5以形成“氮化硅層5A”和“對準標記氮化硅5B”(alignment mark)，利用氧氣電漿和硫酸溶液去除所述“對準標記光阻圖案7A”和“暗區(qū)光阻圖案7B”后，如圖3所示。
所述“氧化硅墊層3”通常是以熱氧化技術形成，氧化溫度約1000℃，其厚度介于320到380埃之間。所述“氮化硅5”是以低壓化學氣相沉積法形成，其反應溫度約760℃，反應壓力約350毫托爾，反應氣體是SiH2C12和NH3，其厚度介于1350到1650埃之間。另外，對所述“氮化硅5”的電漿蝕刻，可以利用磁場增強式活性離子式電漿蝕刻技術(MERIE)或電子回旋共振電漿蝕刻技術(ECR)或傳統(tǒng)的活性離子式電漿蝕刻技術(RIE)，通常是利用磁場增強式活性離子式電漿蝕刻技術，其電漿反應氣體是CF4、CHF3、Ar和O2氣體。
請參考圖4。然后，利用微影技術在晶元形成N井區(qū)光阻圖案9，并以所述N井區(qū)光阻圖案9作為離子布植護罩(implantaion mask)，透過所述“氮化硅層5A”和“氧化硅墊層3”進行N型離子布植11，以在所述P型硅半導體基板1形成N摻雜區(qū)域13(N-doped region)，如圖4所示。并立即利用氧氣電漿和硫酸溶液去除所述N井區(qū)光阻圖案9。通常，形成所述N摻雜區(qū)域13的N型離子是磷(P31)，其離子布植劑量介于1E11到1E13原子/平方公分之間，離子布植能量介于60到180KeV之間。
請參考圖5。接著，利用微影技術在所述晶元形成P井區(qū)光阻圖案15，并以所述P井區(qū)光阻圖案15作為離子布植護罩，透過所述“氮化硅層5A”和“氧化硅墊層3”進行型離子布植17，以在所述P型硅半導體基板1形成P摻雜區(qū)域19(P-doped region)，如圖5所示。所述P摻雜區(qū)域19的P型離子通常是硼(B11)，也可以是二氟化硼(BF2)，其離子布植劑量介于1E12到1E13原子/平方公分之間，其離子布植能量則介于30至100KeV之間。
請參考圖6，利用氧氣電漿和硫酸溶液去除所述P井區(qū)光阻圖案15接著高溫回火(anneal)進行井區(qū)驅入(Drive in)制程以形成N井區(qū)及P井區(qū)，所述回火的處理是在高溫環(huán)境下進行，回火之后，可使N井區(qū)及P井區(qū)雜質的分布情形達到設計中的正確分布。
請參考圖7與圖8。接著，利用微景技術在所述晶元形成主動區(qū)光阻圖案21，然后，以所述“主動區(qū)光阻圖案21”作為蝕刻護罩，利用電漿蝕刻技術蝕去局部露出的“氮化硅層5A”使剩余“氮化硅層5C”，形成“開口23”后，利用微影技術形成“P井區(qū)光阻圖案”24，并以P離子進行“井區(qū)深布植(Deep Implantation)”制程，接著去除“P井區(qū)光阻圖案”光阻，如圖7所示，去除所述“主動區(qū)光阻圖案21”后，如圖8所示。同樣的，對所述“氮化硅5A”的電漿蝕刻，可以利用磁場增強式活性離子式電漿蝕刻技術，其電漿反應氣體是CF4、CHF3、Ar和O2的混合氣體。
請參考圖9與圖10。然后，在含氧氣高溫環(huán)境中，以剩余的“氮化硅層5C”作為氧化護罩(oxidation mask)，在所述“開口23”形成場氧化層25A(field oxide)并在所述“對準標記氮化硅5B”之間形成氧化物25B(oxide)，而形成場氧化層25A的同時也完成井區(qū)驅入步驟以形成N井區(qū)13A及P井區(qū)19A(N-well and P-well)，如圖9所示。最后，利用熱磷酸去除剩余的“氮化硅層5C”和“氧化硅墊層3”，如圖10所示。所述場氧化層25A和氧化物25B的厚度介于1000到2000埃之間。
本發(fā)明與現(xiàn)有技術比較具有如下效果上述方法藉著直接透過所述“氮化硅”進行N型離子布植和P型離子布植，故能同時完成井區(qū)驅入和形成場氧化層，能減少制造步驟，降低生產(chǎn)成本。
權利要求
1.一種集成電路的制造方法，包括(a)在P型硅半導體基板上形成氧化硅墊層和氮化硅；(b)利用微影技術形成對準標記光阻圖案，對準標記光阻圖案外的區(qū)域均為暗區(qū)；(c)以所述“對準標記光阻圖案”作為蝕刻護罩，利用蝕刻技術蝕去“對準標記區(qū)域”的氮化硅以形成“氮化硅對準標記”在“對準標記區(qū)域”以外的區(qū)域則為“氮化硅層”覆蓋住的“P型硅半導體基板”；(d)去除所述“對準標記光阻圖案”；(e)利用微影技術在所述“井區(qū)區(qū)域”形成N井區(qū)光阻圖案；(f)以所述N井區(qū)光阻圖案作為離子布植護罩，透過所述“氮化硅層”和“氧化硅墊層”進行N型離子布植，以在P型硅半導體基板形成N摻雜區(qū)域；(g)去除所述N井區(qū)光阻圖案；(h)利用微影技術在所述“井區(qū)區(qū)域”形成P井區(qū)光阻圖案；(i)以所述P井區(qū)光阻圖案作為離子布植護罩，透過所述“氮化硅層”和“氧化硅墊層”進行P型離子布植，以在P型硅半導體基板形成P摻雜區(qū)域；(j)去除所述P井區(qū)光阻圖案；(k)利用微影技術在所述“P型硅基板”形成主動區(qū)光阻圖案，所述“主動區(qū)光阻圖案”在所述“井區(qū)區(qū)域”局部露出所述“氮化硅層”；(l)以所述“主動區(qū)光阻圖案作為蝕刻護罩，利用電漿蝕刻技術蝕去局部露出的“氮化硅層”以形成“開口”；(m)在含氧氣的高溫環(huán)境中，以剩余的所述“氮化硅層”作為氧化護罩，在所述“開口”區(qū)域形成場氧化層，形成場氧化層的同時也完成深置入驅入；(n)去除剩余的“氮化硅層”和“氧化硅墊層”。
2.根據(jù)權利要求1所述的制造方法，其特征在于，所述氧化硅墊層于富含氧氣的高溫環(huán)境中形成，溫度介于800℃到1000℃之間，厚度介于320至380埃之間。
3.根據(jù)權利要求1所述的制造方法，其特征在于，所述氮化硅，是利用低壓化學氣相沉積法形成，其厚度介于320到380埃之間。
4.根據(jù)權利要求1所述的制造方法，其特征在于，所述N摻雜區(qū)域，是利用離子布植技術形成，其離子種類是磷(P31)，其離子布植劑量介于1E11到1E13原子/平方公分之間，離子布植能量介于60到180KeV之間。
5.根據(jù)權利要求1所述的制造方法，其特征在于，所述P摻雜區(qū)域，是利用離子布植技術形成，其離子種類是硼(B11)或二氟化硼(BF2)，其離子布植劑量介于1E12到1E13原子/平方公分之間，其離子布植能量則介于30到100KeV之間。
6.根據(jù)權利要求1所述的制造方法，其特征在于，所述硅半導體基板，為N型硅半導體基板。
全文摘要
一種集成電路的制造方法,步驟為:P型硅半導體基板上形成氧化硅墊層和氮化硅,形成對準標記,在P型硅半導體基板形成N井區(qū)光阻圖案,透過氮化硅層和氧化硅墊層進行N型離子布植,形成N摻雜區(qū)域,及P摻雜區(qū)域,并去除P井區(qū)光阻圖案,以形成N井區(qū)及P井區(qū)。接著,形成主動區(qū)光阻圖案,然后,蝕去局部露出的氮化硅層以形成“開口”,再去除“主動區(qū)光阻圖案光阻”,形成“P井區(qū)光阻圖案”,并進行“井區(qū)深布植”,去除“P井區(qū)光阻圖案”光阻,最后,以剩余“氮化硅層”作為氧化護罩,在開口處形成場氧化層及井區(qū)深布植去除剩余的氮化硅層。
文檔編號H01L21/8232GK1182955SQ9612059
公開日1998年5月27日 申請日期1996年11月14日 優(yōu)先權日1996年11月14日
發(fā)明者呂炳堯 申請人:合泰半導體股份有限公司