專利名稱：一種利用npn晶體管鎖閂電壓的橫向pnp晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用NPN型晶體管鎖閂電壓的橫向PNP型晶體管，更具體地說，涉及這樣一種晶體管，其中，在發(fā)射極或集電極內(nèi)部形成n+擴(kuò)散層，利用NPN型晶體管集電極-發(fā)射極鎖閂電壓(latch Voltage)釋放靜電(即使靜電是加于PNP晶體管的基極的)來提高靜電耐壓性能。
在傳統(tǒng)的橫向PNP型晶體管中，如

圖1所示，n+型埋層11與n-型外延層12被置于p-型襯基上，作為發(fā)射極的P型擴(kuò)散層13，作為集電極的P型擴(kuò)散層14和作為基極的n+型擴(kuò)散層15形成于n-型外延層12上。然后在這些擴(kuò)散層上通過各自的接觸孔形成電極13′、14′、15′。在圖1中，標(biāo)號(hào)16顯示的是器件隔離層。
在此結(jié)構(gòu)中，當(dāng)靜電加于橫向PNP晶體管的基極時(shí)，靜電的放電路徑是由基極15和集電極14之間的路徑或基極15與發(fā)射極13的路徑構(gòu)成的。
然而，眾所周知，在放電路徑形成的擊穿電壓電壓越高，器件很容易被越低的靜電電壓損壞。
在實(shí)際當(dāng)中，基極15與集電極14之間的擊穿電壓BVCBO和基極15與發(fā)射極13之間的擊射電壓BVEBO與高壓一起形成，于是便產(chǎn)生這樣的問題，即，器件被一個(gè)低靜電電壓損壞。
于是，本發(fā)明的目的就是提供一個(gè)橫向PNP晶體管，通過利用NPN型晶體管的集電極和發(fā)射極之間的鎖閂電壓(Latch Voltage)來取代橫向PNP型晶體管基極與集電極之間的擊穿電壓BVCBO和基極與發(fā)射機(jī)之間的擊穿電壓BVEBO來改善靜電極穿。
根據(jù)本發(fā)明的原則，應(yīng)該注意到的是在形成靜電放電路徑時(shí)，如果擊穿電壓是在較低電壓下形成的，則靜電耐壓會(huì)增加。更具體地說，就是橫向PNP型晶體管的擊穿電壓BVCBO和BVEBO被NPN型晶體管的發(fā)射極和集電極之間的鎖閂電壓LVCEO所取代，以提高靜電耐壓能力。為了實(shí)現(xiàn)這個(gè)目的，需要在對(duì)應(yīng)于PNP型晶體管的發(fā)射區(qū)與集電壓的擴(kuò)散層內(nèi)形成一個(gè)不同的n+型擴(kuò)散層。
附圖構(gòu)成說明書的一部分并圖示了本發(fā)明的最佳實(shí)施例。
圖1是顯示傳統(tǒng)的橫向PNP型晶體管的橫截面和垂直方向結(jié)構(gòu)示意圖。
圖2是顯示根據(jù)本發(fā)明的橫向PNP型晶體管的橫截面和垂直方向結(jié)構(gòu)示意圖。
圖3是顯示根據(jù)本發(fā)明的橫向PNP型晶體管的經(jīng)過改進(jìn)的橫截面及垂直方向結(jié)構(gòu)的示意圖。
圖4(a)是圖2的等效電路。
圖4(b)是圖3的等效電路。
圖5是用來說明圖4(a)的等效電路應(yīng)用于傳統(tǒng)的OP放大器的輸入端的電路結(jié)構(gòu)的例子。
以下將通過參考附圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。
圖2顯示了n+型擴(kuò)散層根據(jù)本發(fā)明形成于橫向PNP晶體管集電區(qū)的結(jié)構(gòu)。在圖2中，n+埋層11和n-外延層12相繼附著于p-襯基上，于是，作為發(fā)射極的P型擴(kuò)散層13，作為集電極的P型擴(kuò)散層14作為基極的n+型擴(kuò)散層15在n-型外延層12內(nèi)各自形成。在作為集電極的P型擴(kuò)散層14內(nèi)形成n+型擴(kuò)散層并與集電極電極14′相連。這里，圖的下半部分顯示的是橫向PNP晶體管的垂直結(jié)構(gòu)，圖的上半部分顯示的是橫向PNP晶體管的水平結(jié)構(gòu)。
圖3顯示了n+型擴(kuò)散層按照本發(fā)明形成于橫向PNP晶體管發(fā)射區(qū)內(nèi)部的情況的結(jié)構(gòu)。在此結(jié)構(gòu)中，P-型襯基層10，n+型埋層11和n-型外延層12相繼沉積，而且作為發(fā)射極的P型擴(kuò)散層13，作為集電極的P型擴(kuò)散層14及作為基極的n+型擴(kuò)散層15是處于n-型外延層之內(nèi)的。然后，在作為發(fā)射極的P型擴(kuò)散層13內(nèi)形成n+型擴(kuò)散層構(gòu)成發(fā)射極電極。
此外，圖4(a)是圖2的等效電路圖。在圖中，晶體管Q11的基極與集電極分別接于晶體管Q12的集電極與發(fā)射極。晶體管Q12的基極與集電極分別連接到公共端。晶體管Q11包括擴(kuò)散層14作為集電極并且n+型擴(kuò)散層20公共連接到晶體管Q11的集電極。
圖4(b)是圖3的等效電路圖。晶體管Q21的基極和發(fā)射極分別接于晶體管Q2的集電極和發(fā)射極，晶體管Q22的基極和發(fā)射極，各自連接公共端。晶體管21由圖3所示的擴(kuò)散層13、14、15構(gòu)成，并且作為發(fā)射極的P型擴(kuò)散層13和n+型層21共同接于晶體管Q21的發(fā)射極。
圖5顯示的是在圖4(a)顯示的結(jié)構(gòu)基礎(chǔ)上構(gòu)成的差分放大器。圖5顯示的結(jié)構(gòu)是本發(fā)明應(yīng)用于OP放大器輸入部分的電路的電路。
在這個(gè)作為OP放大器輸入電路的差分放大器中，晶體管Q2和Q3作為差分放大器的基本晶體管，晶體管Q4與Q5的發(fā)射極與集電極分別接于晶體管Q2與Q3的集電極和基極，晶體管Q4和Q5的基極與發(fā)射極各自接于公共端。晶體管Q2和Q3的集電極分別接于晶體管Q6和Q7的集電極，并通過Q6和Q7接于電阻R2和R3，晶體管Q6和Q7的基極連接在一起。晶體管Q3的輸出提供給晶體管Q8，然后，晶體管Q8的輸出再提供給OP放大器(圖中未畫出)。
在此例中，差分放大器包括晶體管Q2和Q4及晶體管Q3和Q5，它們具有圖4(a)所示的結(jié)構(gòu)并作為基本結(jié)構(gòu)(如圖5中A所示)。
以下，將參考圖2的結(jié)構(gòu)對(duì)本發(fā)明進(jìn)行描述。
晶體管Q1的基極加有偏置電壓，其發(fā)射極通過電阻R1接于電源電壓VCC，于是，將電流提供給差分放大器。在圖5中，電阻R4作為該輸入電路的負(fù)載元件。
當(dāng)正的靜電壓加于具有圖2所示的結(jié)構(gòu)的橫向PNP晶體管的集電極14和基極15時(shí)，對(duì)傳統(tǒng)的橫向PNP晶體管而言，其放電路徑的形成取決于擊穿電壓BVCBO。在本發(fā)明中，其放電路徑是由NPN晶體管的鎖閂電壓LVCBO形成的。同時(shí)，橫向PNP晶體管的擊穿電壓BVCBO比NPN晶體管的鎖閂電壓LVCEO高，所以在NPN晶體管Q12的鎖閂電壓LVCEO的放電路徑的靜電耐壓比PNP晶體管Q11的擊穿電壓LVCBO的放電路徑的靜電耐壓高。
根據(jù)本發(fā)明，提供一種新型橫向PNP晶體管，其在電路中起一個(gè)橫向晶體管的作用，并提高了靜電耐壓能力。同樣，前述的原則也將適用于如圖3和圖4所示的在發(fā)射區(qū)13內(nèi)形成n+型擴(kuò)散層的情況。
本發(fā)明如前述通過利用n+型擴(kuò)散層而不是增加NPN晶體管，提供一種新的橫向PNP晶體管，通過這種方法，增加了足夠的靜電耐壓能力。
權(quán)利要求
1.一種利用NPN晶體管的鎖閂電壓的橫向PNP晶體管，用NPN晶體管的集電極和發(fā)射極之間的鎖閂電壓替代PNP晶體管的擊穿電壓，其中在P型擴(kuò)散層內(nèi)部形就一個(gè)n+型擴(kuò)散層并作為公共端，因此在靜電放電路徑提高了靜電耐壓能力。
2.根據(jù)權(quán)利要求1的橫向PNP晶體管，其中所述的P型擴(kuò)散層是作為一個(gè)集電極。
3.根據(jù)權(quán)利要求1的橫向PNP晶體管，其中所述的P型擴(kuò)散層是作為一個(gè)發(fā)射極。
4.根據(jù)權(quán)利要求1的橫向PNP晶體管，其中所述的P型擴(kuò)散層作為集電極和發(fā)射極，所述的n+型擴(kuò)散層分別形成于后來作為集電極的P型擴(kuò)散層和后來作為發(fā)射極的P型擴(kuò)散層之內(nèi)。
全文摘要
一種利用NPN晶體管的鎖閂電壓的橫向PNP晶體管，用NPN晶體管的集電極和發(fā)射極之間的鎖閂電壓替代PNP晶體管的擊穿電壓，其中在P型擴(kuò)散層內(nèi)部形成一個(gè)n
文檔編號(hào)H01L27/082GK1052573SQ9010997
公開日1991年6月26日 申請(qǐng)日期1990年12月15日 優(yōu)先權(quán)日1989年12月16日
發(fā)明者李鎬真 申請(qǐng)人:三星電子株式會(huì)社