專利名稱：使用cmos晶體管的基準(zhǔn)電壓發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用CMOS晶體管以補(bǔ)償由于溫度和外電源電壓變化引起基準(zhǔn)電壓輸出波動(dòng)的基準(zhǔn)電壓發(fā)生電路。
高度復(fù)雜的半導(dǎo)體存儲(chǔ)器件的小型化要求基準(zhǔn)電壓發(fā)生電路供給比外電源電壓小一個(gè)給定值的內(nèi)電源電壓。在這種情況下，要求基準(zhǔn)電壓發(fā)生電路被設(shè)計(jì)為能提供穩(wěn)定的基準(zhǔn)電壓，而不受例如環(huán)境溫度、外電源電壓、工藝參數(shù)等各種變化的影響。為了達(dá)到這一點(diǎn)，有人已提出如

圖1所示的帶隙基準(zhǔn)電壓發(fā)生電路。
參閱圖1，帶隙基準(zhǔn)電壓發(fā)生電路包括通過(guò)電流源電阻24供給電流的三個(gè)雙極型晶體管14、20和22。第一晶體管14具有二極管接法的集電極一基極，被接在基準(zhǔn)電壓端Vref和接地電壓端Vss之間。第二晶體管20的基極通過(guò)節(jié)點(diǎn)20與第一晶體管14的集電極相連。其集電極通過(guò)電阻16與基準(zhǔn)電壓端Vref相連，發(fā)射極通過(guò)電阻21與接地電壓端Vss相接。在節(jié)點(diǎn)12和基準(zhǔn)電壓端Vref之間還連接有電阻10。第三晶體管22的集電極與基準(zhǔn)電壓端相連，其發(fā)射極與接地電壓相連，基極與第二晶體管20的集電極相連。這個(gè)電路使基極一發(fā)射極電壓(
VBE/
T≌-2.2mv/℃)具有負(fù)的熱系數(shù)(thermal coefficient)，以抵消具有正的熱系數(shù)的熱電壓(VT＝KT/q，
Vt/
T＝0.086mv/℃，從而在溫度變化時(shí)產(chǎn)生穩(wěn)定的基準(zhǔn)電壓輸出。更詳細(xì)地說(shuō)，基準(zhǔn)電壓輸出Vref是電阻16上電壓V1和第三晶體管22的基極一發(fā)射極電壓VBE22之和。電壓V1取決于第二晶體管20的基極一發(fā)射極電壓的變化△VBE200。假定電阻16和21分別是R16和R21，而且通過(guò)電阻21和10的電流分別為I1和I2，則可獲得下述的等式(1)和(2)
△VBE20＝I1.R21＝VBE14-VBE20＝VTln(I2/Il) ....(1)V1＝(R16/R21).△VBC20＝VT.(R16/R21)ln(I2/I1) ....(2)式中VT(＝KT/q)是具有正的熱系數(shù)的熱電壓、K是波爾茲曼常數(shù)、T是絕對(duì)溫度和q是電荷量。因此，基準(zhǔn)電壓Vref由具有負(fù)熱系數(shù)的第三晶體管22的基極一發(fā)射極電壓VBE22和具有正熱系數(shù)的熱電壓VT所決定的，用等式(3)表示如下Vref＝VBE22+VT(R16/R21)ln(I2/I1) ...(3)這樣，基準(zhǔn)電壓輸出Vref相對(duì)于溫度變化是穩(wěn)定的。而且，雙極型晶體管在飽和狀態(tài)下依據(jù)相對(duì)穩(wěn)定的基極一發(fā)射極電壓VBE22而工作，這樣提供相對(duì)穩(wěn)定的基準(zhǔn)電壓而不受外電源電壓變化的影響。
然而DRAM器件使用的來(lái)自帶隙基準(zhǔn)電壓發(fā)生電路的基準(zhǔn)電壓，要求反偏壓發(fā)生器供給負(fù)襯底電壓VBB，以穩(wěn)定襯底。只有當(dāng)襯底電壓VBB超出給定值時(shí)反偏壓發(fā)生器才起作用。襯底電壓VBB會(huì)不合要求地通過(guò)帶隙基準(zhǔn)電壓發(fā)生電路的多晶硅電阻和在襯底上形成的寄生電容傳輸?shù)礁鱾€(gè)電路連接處，從而改變基準(zhǔn)電壓輸出Vref。而且，電路中所使用的晶體管工作在飽和狀態(tài)，這樣增大備用電流。另外，假如帶隙基準(zhǔn)電壓發(fā)生電路被用于DRAM器件，主要包括MOS晶體管的襯底要求附加的工藝步驟以形成雙極型晶體管。再者，如圖6中曲線112所示，帶隙基準(zhǔn)電壓發(fā)生電路具有高建立電壓(約2.5V)，在低的外電源電壓時(shí)相對(duì)于溫度變化顯示出基準(zhǔn)電壓有大的波動(dòng)。
圖2表示包括若干個(gè)PMOS(P溝道MOS管)晶體管的另一種傳統(tǒng)的基準(zhǔn)電壓發(fā)生電路。PMOS晶體管26、28和32的溝道串聯(lián)相接，具有二極管接法的柵極和漏極，在連接點(diǎn)30產(chǎn)生PMOS晶體管32的閾值電壓Vtp。具有溝道串聯(lián)相接形式的PMOS晶體管40和42有二極管接法的柵極和漏極，在基準(zhǔn)電壓端38產(chǎn)生輸出基準(zhǔn)電壓2Vtp。在連接點(diǎn)30處的電壓Vtp加在具有溝道串聯(lián)相連的PMOS晶體管34和36的柵極上，從而相對(duì)于外電源電壓的變化穩(wěn)定基準(zhǔn)電壓。然而，它不能抵消由于溫度變化引起的基準(zhǔn)電壓的變化。
因此本發(fā)明的一個(gè)目的是提供使用CMOS晶體管相對(duì)于溫度和外電源電壓的變化產(chǎn)生穩(wěn)定的基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路。
本發(fā)明的另一目的是提供使用CMOS晶體管產(chǎn)生穩(wěn)定基準(zhǔn)電壓并具有低功耗和低建立電壓的基準(zhǔn)電壓發(fā)生電路。
本發(fā)明的又一目的是提供具有易施加于DRAM器件的簡(jiǎn)單結(jié)構(gòu)的基準(zhǔn)電壓發(fā)生電路。
依照本發(fā)明，將第一電源電壓轉(zhuǎn)變?yōu)榈诙娫措妷旱幕鶞?zhǔn)電壓發(fā)生電路包括連接在第一電源電壓和接地電壓之間的具有正的熱系數(shù)從而相對(duì)于溫度變化正向補(bǔ)償?shù)诙娫措妷旱恼裏嵫a(bǔ)償電路和具有負(fù)熱系數(shù)用以響應(yīng)正熱補(bǔ)償電路的輸出依據(jù)溫度變化負(fù)向補(bǔ)償?shù)诙娫措妷旱呢?fù)熱補(bǔ)償電路，利用正和負(fù)熱系數(shù)的互相抵消，從而穩(wěn)定第二電源電壓。
就本發(fā)明的一個(gè)方面而言，基準(zhǔn)電壓發(fā)生電路還包括反饋電路，將第二電源電壓反饋到正熱補(bǔ)償電路以協(xié)助穩(wěn)定第二電源電壓。
現(xiàn)在通過(guò)舉例并結(jié)合附圖更具體地說(shuō)明本發(fā)明。
圖1是傳統(tǒng)的帶隙基準(zhǔn)電壓發(fā)生電路的原理圖;
圖2是包括PMOS晶體管的另一傳統(tǒng)基準(zhǔn)電壓發(fā)生電路的原理圖;
圖3是依照本發(fā)明的一個(gè)實(shí)施例的具有CMOS晶體管的基準(zhǔn)電壓發(fā)生電路的原理圖;
圖4是依照本發(fā)明的另一實(shí)施例的具有CMOS晶體管的基準(zhǔn)電壓發(fā)生電路的原理圖;
圖5是依照本發(fā)明的又一實(shí)施例的具有CMOS晶體管的基準(zhǔn)電壓發(fā)生電路的原理圖;
圖6是本發(fā)明的基準(zhǔn)電壓發(fā)生電路與傳統(tǒng)的帶隙基準(zhǔn)電壓發(fā)生電路作比較，說(shuō)明基準(zhǔn)電壓對(duì)電源電壓的特性曲線的圖表;和圖7A至7C分別是依照本發(fā)明的各個(gè)實(shí)施例具有CMOS晶體管的基準(zhǔn)電壓發(fā)生電路的原理圖。
參閱圖3，第一和第二電阻100和102和NMOS(N溝道MOS管)晶體管106的溝道串聯(lián)連接在外電源電壓端Vcc和接地電壓端Vss之間。NMOS晶體管106的柵極與電源電壓端Vcc相連。PMOS晶體管108的溝道連接在基準(zhǔn)電壓端Vref和接地電壓端Vss之間，而其柵極與第二電阻102和NMOS晶體管106的漏極的連接點(diǎn)104相連接?；鶞?zhǔn)電壓端Vref還與第一和第二電阻100和102的連接點(diǎn)101相連，PMOS晶體管108的基片是與基準(zhǔn)電壓Vref相連。而不是與電源電壓Vcc相連。其理由在于防止若該基片與外電源電壓Vcc相連接時(shí)外電源電壓Vcc的增大會(huì)增大PMOS晶體管108的閾值電壓，從而導(dǎo)致基準(zhǔn)電壓Vref增大的“管體效應(yīng)”(“bodyeffect”)。
工作時(shí)，NMOS晶體管106由于柵極與外電源電壓Vcc相連而處于正常導(dǎo)通，這樣電流I102流過(guò)由第一和第二電阻100和102和晶體管106的溝道構(gòu)成的路徑。那末連接點(diǎn)104具有電平足夠低于使PMOS晶體管108導(dǎo)通的電壓V104。因此輸出基準(zhǔn)電壓是電壓V104和PMOS晶體管108的導(dǎo)通電壓Vtp(on)之和。其中，假如外電源電壓Vcc增大，由于柵極電壓相應(yīng)增大，NMOS晶體管106的互導(dǎo)Gm也增大。因而連接點(diǎn)104的電壓V104更低，從而更促使PMOS晶體管108導(dǎo)通，因此在第二電阻102上形成的PMOS晶體管108的閾值電壓Vtp防止了基準(zhǔn)電壓輸出Vref的增大。或者反之，假如外電源電壓減小，由于柵極電壓的減小，NMOS晶體管106的互導(dǎo)Gm也減小。因而，在連接點(diǎn)104的電壓V104增大，從而使PMOS晶體管108剛剛進(jìn)入截止，因此可以防止基準(zhǔn)電壓輸出值Vref的減小。因此本發(fā)明電路相對(duì)于外電源電壓Vcc的變化提供穩(wěn)定的基準(zhǔn)電壓輸出Vref。
下文討論本發(fā)明電路的熱補(bǔ)償功能。PMOS晶體管108在電路正常狀態(tài)下處于導(dǎo)通，通過(guò)第二電阻R102的電流I102可以用等式(4)表示。
I102＝Vtp/R102......(4)式中，Vtp表示PMOS晶體管108的閾值或?qū)妷?，本領(lǐng)域中眾所周知Vtp具有反比于溫度變化的負(fù)熱系數(shù)。相反，NMOS晶體管106的溝道電阻具有正熱系數(shù)，因?yàn)橛捎跍系乐休d流子的遷移率的相應(yīng)減小，溝道電阻是隨溫度而增大的。這樣，當(dāng)NMOS晶體管106的溝道電阻隨溫度而增大，導(dǎo)致在連接點(diǎn)104的電壓V104的增大，而PMOS晶體管108的閾值電壓Vtp隨溫度而減小，由此提供穩(wěn)定的恒定基準(zhǔn)電壓輸出值Vref。因此基準(zhǔn)電壓輸出值Vref可以相對(duì)于溫度變化而保持基本不變。
此外，本發(fā)明電路包括顯著減小備用電流的CMOS晶體管和當(dāng)用于DRAM時(shí)不需要任何單獨(dú)的復(fù)雜工藝步驟。本電路的建立電壓電平由等式(5)和(6)所決定I100＞I102......(5)Vcc＞(R100/R102).Vtp+Vref.....(6)建立電壓必須等于或大于基準(zhǔn)電壓Vref和第一電阻R100上的電壓V100之和，它低于使用雙極型晶體管的帶隙基準(zhǔn)電壓發(fā)生電路的建立電壓。特別是本發(fā)明的基準(zhǔn)電壓發(fā)生電路的建立電壓可被設(shè)置在1.6V左右。
本發(fā)明的另一實(shí)施例示于圖4中，該圖中與圖3電路中相對(duì)應(yīng)的元件使用相同的標(biāo)號(hào)標(biāo)注。第一和第二電阻R100和R102和NMOS晶體管110的溝道串聯(lián)連接在外電源電壓Vcc和接地電壓Vss之間。NMOS晶體管110的柵極與第一和第二電阻100和102的連接點(diǎn)101相連。PMOS晶體管108的溝道連接在與連接點(diǎn)101相連的基準(zhǔn)電壓端Vref和接地電壓Vss之間，其柵極與NMOS晶體管110的漏極相連。PMOS晶體管108的基片與圖3中一樣也與基準(zhǔn)電壓Vref相連，以防止“管體效應(yīng)”。從上述容易覺(jué)察到，本發(fā)明實(shí)施例與圖3的上一實(shí)施例的區(qū)別在于NMOS晶體管110的柵極是與基準(zhǔn)電壓Vref相連，從而將基準(zhǔn)電壓輸出Vref反饋至NMOS晶體管110的柵極。這樣基準(zhǔn)電壓Vref的變化可以被減至最小。
本發(fā)明的又一實(shí)施例示于圖5中，該圖中第一和第二電阻R100和R102和NMOS晶體管110和106的溝道串聯(lián)連接在外電源電壓Vcc和接地電壓Vss之間。NMOS晶體管106的柵極與電源電壓Vcc相連，NMOS晶體管110的柵報(bào)與第一和第二電阻100和102的連接點(diǎn)101相連。該連接點(diǎn)101還與基準(zhǔn)電壓Vref相連。PMOS晶體管108的溝道連接在基準(zhǔn)電壓Vref和接地電壓Vss之間，其柵極與第二電阻102和NMOS晶體管110的漏極的連接點(diǎn)104相連。正如從上述容易覺(jué)察的，本實(shí)施例是通過(guò)將圖3和4的實(shí)施例組合而得到的。附加的NMOS晶體管106有助于基準(zhǔn)電壓的穩(wěn)定即使基片電壓VBB增大時(shí)也如此。即在圖4的實(shí)施例中，假如外電源電壓VCC增大時(shí)，加在NMOS晶體管110基片上的基片電壓VBB也增大。那末，正如PMOS晶體管108的情況，“管體效應(yīng)”增大NMOS晶體管110的電阻，由于在連接點(diǎn)104處電壓被增大從而增大了基準(zhǔn)電壓。然而，外電源電壓Vcc的增加使附加的NMOS晶體管106的溝道電阻減小，從而在連接點(diǎn)104處電壓保持不變，這樣基準(zhǔn)電壓輸出值Vref的變化被減至最小。對(duì)產(chǎn)生相對(duì)低的基準(zhǔn)電壓電路而言，可省略該附加NMOS晶體管106。本實(shí)施例尤其在高電源電壓區(qū)域中能有效地將基準(zhǔn)電壓Vref的變化減至最小。
參閱圖7A至7c，該圖示出依照本發(fā)明的各種不同的實(shí)施例。如圖所示，NMOS晶體管110和106可以相互并聯(lián)，其基片可與接地電壓或反偏壓VBB相連。而且，如圖7c所示，PMOS晶體管108′可與PMOS晶體管108相關(guān)聯(lián)，PMOS晶體管108′的柵極連接在NMOS晶體管106的漏極和電阻102′之間形成的連接點(diǎn)上。電阻102′連接在基準(zhǔn)電壓輸出Vref和NMOS晶體管106的漏極之間。
參閱圖6，曲線112表示傳統(tǒng)的帶隙基準(zhǔn)電壓發(fā)生電路的特性，而曲線114表示本發(fā)明電路的特性。因而本發(fā)明電路需要低的建立電壓，并相對(duì)于溫度和外電源電壓變化提供基本穩(wěn)定的基準(zhǔn)電壓Vref，傳統(tǒng)電路需要高的建立電壓，相對(duì)于溫度和外電源電壓變化提供不太穩(wěn)定的基準(zhǔn)電壓Vref。
盡管已在此用圖表示和說(shuō)明了本發(fā)明的特定結(jié)構(gòu)，但并不打算將本發(fā)明局限于這些所公開(kāi)的元件和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員容易認(rèn)識(shí)到還可以使用不脫離本發(fā)明的范圍和精神的特定元件或子結(jié)構(gòu)。
權(quán)利要求
1.一種用以產(chǎn)生比外電源電壓低一個(gè)給定值的基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，包括供給所述外電源電壓的電源電壓端；接地電壓端；輸出所述基準(zhǔn)電壓的基準(zhǔn)電壓端；連接在所述外電源和基準(zhǔn)電壓端之間以供給電流的第一電阻(100)；連接在所述基準(zhǔn)電壓端和節(jié)點(diǎn)(104)之間的第二電阻(102)；具有第一溝道導(dǎo)電率的第一MOS晶體管(106)，其溝道連接在所述節(jié)點(diǎn)(104)和接地電壓端之間，而柵極連接在所述電源，即基準(zhǔn)電壓端；和具有第二溝道導(dǎo)電率的第二MOS晶體管(108)，共溝道連接在所述基準(zhǔn)和接地電壓端之間，而柵極連接到所述節(jié)點(diǎn)(104)。
2.如權(quán)利要求1規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于還包括第三MOS晶體管(110)，其溝道連接在所述節(jié)點(diǎn)(104)和所述第一MOS晶體管(106)的漏極之間，而柵極連接到所述基準(zhǔn)電壓端。
3.如權(quán)利要求1規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于還包括具有第一溝道導(dǎo)電率的第三MOS晶體管(110)其溝道與第一MOS晶體管(106)的溝道相關(guān)聯(lián)，而其柵極連接到所述基準(zhǔn)電壓端。
4.如權(quán)利要求2或3規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于還包括具有第二溝道導(dǎo)電率的第四MOS晶體管(108′)，其溝道與第二MOS晶體管(108)的溝道并聯(lián)，而其柵極連接到第一MOS晶體管(106)的漏極。
5.如權(quán)利要求1規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述第一和第二溝道導(dǎo)電率分別為N型和P型。
6.如權(quán)利要求4規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述第二MOS晶體管(108)的基片連接至所述基準(zhǔn)電壓端。
7.如權(quán)利要求2或3所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述第一和第三MOS晶體管(106，110)的基片共同連接到或者接地電壓，或者反向偏置電壓上。
8.如權(quán)利要求1所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述第一MOS晶體管(106)的溝道電阻具有正的熱系數(shù)。
9.如權(quán)利要求2或3所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述第二MOS晶體管(108)的閾值電壓具有負(fù)的熱系數(shù)。
10.一種將第一電源電壓轉(zhuǎn)變?yōu)榈诙娫措妷旱幕鶞?zhǔn)電壓發(fā)生電路，包括連接在所述第一電源電壓和接地電壓之間的具有正的熱系數(shù)用以相對(duì)于溫度變化正向地補(bǔ)償所述第二電源電壓的正熱補(bǔ)償裝置;和具有負(fù)熱系數(shù)用以依據(jù)溫度變化負(fù)向地補(bǔ)償所述第二電源電壓和對(duì)所述正熱補(bǔ)償裝置的輸出作出響應(yīng)的負(fù)熱補(bǔ)償裝置;借助所述正和負(fù)熱系數(shù)相互抵消，從而穩(wěn)定所述第二電源電壓。
11.如權(quán)利要求10規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于還包括將所述第二電源電壓反饋至所述正熱補(bǔ)償裝置的反饋裝置，以促進(jìn)所述第二電源電壓的穩(wěn)定。
12.如權(quán)利要求11所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述正熱補(bǔ)償裝置包括第一電阻，第二電阻和具有第一溝道導(dǎo)電率的第一MOS晶體管，所述第一電阻和第二電阻和所述第一MOS晶體管的溝道串聯(lián)連接在所述第一電源電壓和接地電壓之間。
13.如權(quán)利要求12所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述負(fù)熱補(bǔ)償裝置包括具有第二溝道導(dǎo)電率的第二MOS晶體管，其溝道連接在所述第二電源電壓和接地電壓之間，其柵極與所述第一MOS晶體管的漏極相連，而基片與基準(zhǔn)電壓端相連。
14.如權(quán)利要求13所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于所述反饋裝置包括具有第一溝道導(dǎo)電率的第三MOS晶體管，其溝道連接在所述第二MOS晶體管的柵極和所述第一MOS晶體管的漏極之間而柵極與所述第二電源電壓相連。
15.一種用以產(chǎn)生比外電源電壓低一個(gè)給定值的基準(zhǔn)電壓的基準(zhǔn)電壓發(fā)生電路，包括連接在所述外電源和基準(zhǔn)電壓之間供以電流的第一電阻;連接在所述基準(zhǔn)電壓和節(jié)點(diǎn)之間的第二電阻;具有第一溝道導(dǎo)電率的第一MOS晶體管，其溝道連接在所述節(jié)點(diǎn)和接地電壓之間，其柵極連接到所述外電源電壓，所述溝道具有正熱系數(shù);具有第二溝道導(dǎo)電率的第二MOS晶體管，其溝道連接在所述基準(zhǔn)和接地電壓之間，其柵極與所述節(jié)點(diǎn)相連，所述溝道具有為負(fù)熱系數(shù)的閾值電壓。
16.如權(quán)利要求15所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于還包括具有第一溝道導(dǎo)電率的第三MOS晶體管，其溝道串聯(lián)連接在所述節(jié)點(diǎn)和所述第一MOS晶體管的漏極之間，柵極與所述基準(zhǔn)電壓相連。
17.如權(quán)利要求15所規(guī)定的基準(zhǔn)電壓發(fā)生電路，其特征在于還包括具有第一溝道導(dǎo)電率的第三MOS晶體管，其溝道與所述第一MOS晶體管的溝道并聯(lián)連接，而柵極與所述基準(zhǔn)電壓相連。
全文摘要
一種將第一電源電壓轉(zhuǎn)變?yōu)榈诙娫措妷旱幕鶞?zhǔn)電壓發(fā)生電路包括連接在第一電源電壓和接地電壓之間的具有正的熱系數(shù)用以相對(duì)于溫度變化正向地補(bǔ)償?shù)诙娫措妷旱恼裏嵫a(bǔ)償電路和具有負(fù)熱系數(shù)用以相對(duì)于溫度變化負(fù)向地補(bǔ)償?shù)诙娫措妷翰?duì)正熱補(bǔ)償電路的輸出作出響應(yīng)的負(fù)熱補(bǔ)償電路，從而借助該正和負(fù)熱系數(shù)的相互抵消，來(lái)穩(wěn)定第二電源電壓。
文檔編號(hào)G11C5/14GK1080742SQ9310675
公開(kāi)日1994年1月12日 申請(qǐng)日期1993年5月29日 優(yōu)先權(quán)日1992年5月30日
發(fā)明者李升勛 申請(qǐng)人:三星電子株式會(huì)社