專利名稱:相變化存儲(chǔ)單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及使用相變化存儲(chǔ)材料的高密度存儲(chǔ)器件及其制造方法，相變化存儲(chǔ)材料則包括硫?qū)倩锏炔牧稀?br> 背景技術(shù)：
以相變化為基礎(chǔ)的存儲(chǔ)材料被廣泛地運(yùn)用于讀寫光盤片中。這些材料包括有至少兩種固態(tài)相，包括如大致非晶態(tài)的固態(tài)相，以及大致為結(jié)晶態(tài)的固態(tài)相。激光脈沖用于讀寫光盤片中，以在二種相間切換，并讀取此種材料在相變化之后的光學(xué)性質(zhì)。
如硫?qū)倩锛邦愃撇牧系倪@些相變化存儲(chǔ)材料，可通過施加其幅度適用于集成電路的電流，而引起晶相變化。一般而言，非晶態(tài)的特征為其電阻高于結(jié)晶態(tài)，此電阻值可輕易測(cè)量得到而用以作為指示。這種特性則引發(fā)使用可編程電阻材料以形成非易失性存儲(chǔ)電路等的興趣，此電路可用于隨機(jī)存取讀寫。
從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般為低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下指稱為重置(reset))一般為高電流步驟，其包括短暫的高電流密度脈沖以融化或破壞結(jié)晶結(jié)構(gòu)，其后此相變化材料會(huì)快速冷卻，抑制相變化的過程，使得至少部份相變化結(jié)構(gòu)得以維持在非晶態(tài)。理想狀態(tài)下，引起相變化材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的重置電流幅度應(yīng)越低越好。欲降低重置所需的重置電流幅度，可通過減低在存儲(chǔ)器中的相變化材料元件的尺寸、以及減少電極與此相變化材料的接觸面積而實(shí)現(xiàn)，因此可針對(duì)此相變化材料元件施加較小的絕對(duì)電流值而實(shí)現(xiàn)較高的電流密度。
此領(lǐng)域發(fā)展的一種方法致力于在集成電路結(jié)構(gòu)上形成微小孔洞，并使用微量可編程電阻材料填充這些微小孔洞。致力于這些微小孔洞的專利包括于1997年11月11日公告的美國(guó)專利No.5,687,112，題為”Multibit Single Cell Memory Element Having Tapered Contact”、發(fā)明人為Ovshinky；于1998年8月4日公告的美國(guó)專利No.5,789,277，題為”Method of Making Chalogenide[sic]Memory Device”、發(fā)明人為Zahorik等；于2000年11月21目公告的美國(guó)專利No.6,150,253，題為”Controllable Ovonic Phase-Change Semiconductor Memory Deviceand Methods of Fabricating the Same”、發(fā)明人為Doan等。
當(dāng)希望制造非常小尺寸的裝置且符合大規(guī)模制造存儲(chǔ)裝置所需的嚴(yán)格工藝控制變量時(shí)，則會(huì)產(chǎn)生問題。優(yōu)選地提供一存儲(chǔ)單元結(jié)構(gòu)，其具有小尺寸與低重置電流，并提供制造該結(jié)構(gòu)的方法，其能符合大規(guī)模生產(chǎn)存儲(chǔ)裝置時(shí)所需的嚴(yán)格工藝變量。
發(fā)明內(nèi)容本發(fā)明描述一種適用于大尺寸集成電路的相變化隨機(jī)存取存儲(chǔ)裝置(PCRAM)。
根據(jù)本發(fā)明的一個(gè)目的，其提供一種相變化存儲(chǔ)單元，此存儲(chǔ)單元為一相變化存儲(chǔ)裝置的一部分，此相變化存儲(chǔ)單元包括第一與第二電極；相變化元件，其與此第一與第二電極電連接；此相變化元件的至少一部份包括較高重置轉(zhuǎn)換溫度部分以及較低重置轉(zhuǎn)換溫度部分；以及此較低重置轉(zhuǎn)換溫度部分包括相變化區(qū)域，此相變化區(qū)域藉由通過電流以從大致結(jié)晶態(tài)轉(zhuǎn)換至大致非晶態(tài)的轉(zhuǎn)換溫度，低于此較高重置變化溫度部分的轉(zhuǎn)換溫度。
根據(jù)本發(fā)明的另一目的，其提供一種用以制造相變化存儲(chǔ)單元的方法，此存儲(chǔ)單元為相變化存儲(chǔ)裝置的一部分，此方法包括電連接第一與第二電極以及相變化元件，此相變化元件包括相變化材料；以及，此電連接步驟提供較高重置轉(zhuǎn)換溫度部分與較低重置轉(zhuǎn)換溫度部分，此較低重置轉(zhuǎn)換溫度部分生成相變化區(qū)域，其可藉由通過電流于此二電極間而在大致結(jié)晶態(tài)與大致非晶態(tài)之間轉(zhuǎn)換。
本發(fā)明所述的方法，涉及在PCRAM的存儲(chǔ)單元中形成導(dǎo)橋或其他相變化裝置，此方法可用以制造其他用途的微小導(dǎo)橋。具有非常微小相變化結(jié)構(gòu)的納米技術(shù)裝置，使用相變化材料以外的材料，包括金屬、介質(zhì)、有機(jī)材料、半導(dǎo)體等。
以下詳細(xì)說明本發(fā)明的結(jié)構(gòu)與方法。本
發(fā)明內(nèi)容
說明部分的目的并非在于限定本發(fā)明。本發(fā)明由權(quán)利要求
書所限定。凡本發(fā)明的實(shí)施例、特征、目的及優(yōu)點(diǎn)等，將可通過下列說明書、權(quán)利要求
書及附圖獲得充分了解。
圖1示出薄膜導(dǎo)橋相變化存儲(chǔ)元件的實(shí)施例。
圖2示出圖1中薄膜導(dǎo)橋相變化存儲(chǔ)元件的電流路徑。
圖3示出圖1的薄膜導(dǎo)橋相變化存儲(chǔ)元件的相變化活性區(qū)域。
圖4示出圖1的薄膜導(dǎo)橋相變化存儲(chǔ)元件的尺寸。
圖5示出一對(duì)相變化存儲(chǔ)元件，其在電極層之下具有存取電路，且在電極層之上具有位線。
圖6為圖5的結(jié)構(gòu)的布局圖。
圖7為存儲(chǔ)陣列的示意圖，該存儲(chǔ)陣列包括相變化存儲(chǔ)元件。
圖8為集成電路器件的方塊圖，此集成電路器件包括薄膜電阻相變化存儲(chǔ)陣列與其他電路。
圖9為襯底的剖面圖，此襯底包括由前段工藝所形成的電路，并在制造圖5的相變化存儲(chǔ)元件結(jié)構(gòu)的一步驟中制造。
圖10示出形成圖5結(jié)構(gòu)中的電極層的形成步驟的初始步驟剖面圖。
圖11A與11B示出對(duì)圖10結(jié)構(gòu)進(jìn)行圖案化的平面圖與剖面圖，其形成電極堆棧于電極層中。
圖12示出在圖11B的電極堆棧上形成側(cè)壁隔離的對(duì)應(yīng)步驟的剖面圖。
圖13示出在圖12的結(jié)構(gòu)上形成一層導(dǎo)體材料的對(duì)應(yīng)步驟的剖面圖。
圖14示出在圖13的結(jié)構(gòu)中研磨導(dǎo)體材料與側(cè)壁隔離的對(duì)應(yīng)步驟的剖面圖。
圖15示出在圖14的結(jié)構(gòu)上形成相變化材料薄膜層與保護(hù)覆蓋層的對(duì)應(yīng)步驟的剖面圖。
圖16A與16B示出針對(duì)圖15的相變化材料薄膜層進(jìn)行圖案化的對(duì)應(yīng)步驟的平面圖與剖面圖，包括形成帶狀光阻劑于相變化材料上。
圖17A與17B示出針對(duì)圖15的相變化材料薄膜層進(jìn)行圖案化的對(duì)應(yīng)步驟的平面圖與剖面圖，包括對(duì)圖16A與16B的帶狀光阻進(jìn)行蝕刻以形成較窄的帶狀光阻。
圖18A與18B示出根據(jù)圖17A與17B的光阻圖案而對(duì)相變化材料薄膜層進(jìn)行蝕刻后的相變化條狀結(jié)構(gòu)的平面圖與剖面圖。
圖19A與19B示出圖18A與18B的相變化材料條狀圖案的平面圖與剖面圖，其用以在電極層上形成相變化材料導(dǎo)橋。
圖20A與20B示出根據(jù)圖19A與19B的圖案在蝕刻后的相變化材料導(dǎo)橋的平面圖與剖面圖。
圖21示出在圖20A與20B的結(jié)構(gòu)(包括電極層與相變化導(dǎo)橋)上形成介質(zhì)層的剖面圖，圖22A與22B示出在圖21的結(jié)構(gòu)中形成導(dǎo)電栓塞于介質(zhì)材料層中的平面圖與剖面圖，介質(zhì)材料層接觸至相變化材料導(dǎo)橋。
圖23示出在圖22A與22B的結(jié)構(gòu)上形成圖案化導(dǎo)電層的對(duì)應(yīng)步驟剖面圖。
圖24-41示出本發(fā)明的實(shí)施例，其中相變化材料包括較高與較低變化溫度部分。
圖24示出了相變化材料沉積于第一與第二電極上，此二電極被絕緣組件所分隔。
圖25示出圖24的結(jié)構(gòu)在沉積光阻劑掩模掩模與蝕刻步驟后的結(jié)果。
圖26示出了圖25的結(jié)構(gòu)經(jīng)過掩模修剪步驟的結(jié)果。
圖27示出了在相變化材料的外露部分布植元素的結(jié)果。
圖28與29為相變化存儲(chǔ)單元移除了光阻劑掩模后的示意圖與剖面圖。
圖30示出了圖27的替代布植技術(shù)，其中以斜角進(jìn)行布植，以生成較小的相變化區(qū)域。
圖31示出沿著圖30的31-31線所做的剖面圖，示出由斜角布植所生成的較窄相變化區(qū)域。
圖32為本發(fā)明相變化存儲(chǔ)裝置的簡(jiǎn)化剖面圖。
圖33示出圖32的存儲(chǔ)單元存取層。
圖34示出在圖33的存儲(chǔ)單元存取層上沉積相變化材料層的結(jié)果。
圖35示出在圖34的相變化材料層上形成平板印刷掩模的結(jié)果。
圖36示出在圖35的外露相變化材料進(jìn)行蝕刻以生成相變化元件的結(jié)果。
圖37示出圖36的平板印刷掩模的修剪結(jié)果。
圖38示出在相變化元件所外露的大致管狀外部中進(jìn)行布植的結(jié)果。
圖39示出移除平板印刷掩模并沉積一氧化物層于存儲(chǔ)單元存取層與相變化元件的上表面上的結(jié)果。
圖40示出對(duì)圖39的結(jié)構(gòu)進(jìn)行化學(xué)機(jī)械研磨的結(jié)果。
圖41為圖40的相變化元件的簡(jiǎn)化立體圖。
主要元件符號(hào)說明10 存儲(chǔ)單元11 存儲(chǔ)材料導(dǎo)橋12 第一電極13 第二電極14 絕緣組件12a，13a，14a 上表面16 活性通道20 半導(dǎo)體襯底
23，24 多晶硅字線25，26，27 n型終端28 共同源極線29，30 栓塞結(jié)構(gòu)31 電極層32～34 電極組件35a，b 絕緣柵36，37 薄膜存儲(chǔ)材料導(dǎo)橋38 鎢栓塞39 襯底組件40 圖案化導(dǎo)電層41，42 金屬位線45 Y解碼器以及字線驅(qū)動(dòng)器46 X解碼器以及感測(cè)放大器50-53 存取晶體管60 存儲(chǔ)陣列61 列解碼器62 字線63 行解碼器64 位線65，67 總線66 感測(cè)放大器以及數(shù)據(jù)讀入69 偏壓安排狀態(tài)機(jī)71 數(shù)據(jù)輸入電路72 數(shù)據(jù)輸出電路74 其他電路75 集成電路99 結(jié)構(gòu)101，102 溝槽103～105 經(jīng)摻雜區(qū)域
106 源極線107 多晶硅108 硅化物覆蓋層109 介質(zhì)層110，112，113，114 栓塞111 多晶硅線115，116 經(jīng)摻雜區(qū)域117，118 字線120 薄介質(zhì)層121 導(dǎo)電電極材料層130～132 電極堆棧133，134 側(cè)壁140～143 介質(zhì)側(cè)壁150 電極材料層160～162 電極組件163，164 絕緣組件170 薄膜層171 保護(hù)覆蓋層180 光阻層180a，180b 帶狀光阻190 光阻層190a，190b 帶狀光阻200 薄膜存儲(chǔ)材料層201 保護(hù)覆蓋層210，211 光阻層210a，210b，211a，211b，212a，212b 光阻結(jié)構(gòu)215 第一電極組件216 第二電極組件217 第三電極組件218 存儲(chǔ)材料導(dǎo)橋
220～222 單元結(jié)構(gòu)220a，b，221a，b，222a，b 單元結(jié)構(gòu)225～227 溝槽230 介質(zhì)填充層240～242 栓塞240a，b 栓塞250 導(dǎo)電層310 相變化存儲(chǔ)單元311 相變化導(dǎo)橋312 第一電極313 第二電極314 絕緣組件316 相變化材料318 光阻掩模320 較小尺寸掩模322 布植324 較高變化溫度部分326 較低變化溫度部分328 相變化區(qū)域410 相變化存儲(chǔ)裝置412 存儲(chǔ)單元存取層414 存儲(chǔ)單元層416，418 第二柵極420，422 第一與第二栓塞424 共同源極線426 介質(zhì)薄膜層428 平坦上表面430 電極表面432 相變化材料層434 平板印刷掩模
436 相變化元件440 布植442 管狀外部444 內(nèi)部(核心)446 氧化物層448 表面450 外端452 位線454 電極表面456 中心區(qū)域具體實(shí)施方式
以下將對(duì)照?qǐng)D1-23詳細(xì)說明本發(fā)明的薄膜保險(xiǎn)絲相變化存儲(chǔ)單元、其存儲(chǔ)陣列、以及用以制造這些單元的方法。圖24-31的實(shí)施例為相變化存儲(chǔ)單元的第一組范例，其具有較高與較低重置變化溫度部分。圖32-41的實(shí)施例為相變化存儲(chǔ)單元的第二組范例，其具有較高與較低重置變化溫度部分。
下文關(guān)于本發(fā)明的敘述通常參照特定的結(jié)構(gòu)實(shí)施例與方法。應(yīng)該了解的是，其并非用以將本發(fā)明限制于特定公開的實(shí)施例與方法。本方法可以使用其他特征、元件、方法與實(shí)施例而實(shí)施。在不同實(shí)施例中的相似元件，大致上會(huì)以相似的標(biāo)號(hào)指定。
圖1示出存儲(chǔ)單元10的基本結(jié)構(gòu)，其在電極層上包括存儲(chǔ)材料導(dǎo)橋11，電極層包括第一電極12、第二電極13，并在第一電極12與第二電極13之間包括絕緣組件14。如圖所示，第一與第二電極12，13分別具有上表面12a，13a。相似地，絕緣組件14也有一上表面14a。電極層的上表面12a，13a，14a，在所示出實(shí)施例的電極層上定義了實(shí)質(zhì)平坦的上表面。存儲(chǔ)材料導(dǎo)橋11位于電極層的平坦上表面上，使得在第一電極與導(dǎo)橋11之間、第二電極13與導(dǎo)橋11之間的接觸，經(jīng)由導(dǎo)橋11的底側(cè)而形成。
圖2示出了存儲(chǔ)單元結(jié)構(gòu)內(nèi)，在第一電極12、導(dǎo)橋11以及第二電極13之間的電流路徑。存取電路可以利用不同的配置而接觸至第一電極12與第二電極13，進(jìn)而控制此存儲(chǔ)單元的操作，使得其可被編程以將導(dǎo)橋11設(shè)定于二個(gè)固態(tài)相之一，此二固態(tài)相可利用存儲(chǔ)材料而可逆地實(shí)施。舉例而言，利用硫?qū)倩锵嘧兓鎯?chǔ)材料，此存儲(chǔ)單元可以被設(shè)定至相當(dāng)高的電阻率狀態(tài)以及相當(dāng)?shù)偷碾娮杪薁顟B(tài)，其中導(dǎo)橋在電流路徑中的至少一部份為非晶態(tài)，以達(dá)成高電阻率狀態(tài)，而導(dǎo)橋在電流路徑中的絕大部分則為結(jié)晶態(tài)，以達(dá)成低電阻率狀態(tài)。
圖3示出了導(dǎo)橋11的活性通道，其中活性通道16為材料被誘發(fā)在至少二固態(tài)相之間轉(zhuǎn)變的區(qū)域?？梢岳斫獾氖牵钚酝ǖ?6在所示出的結(jié)構(gòu)中可以非常微小，以減少用以誘發(fā)相變化所需要的電流幅度。
圖4示出了存儲(chǔ)單元10的重要尺寸。活性區(qū)域20的長(zhǎng)度L(x軸)由絕緣組件14(在圖中稱為通道介質(zhì))介于第一電極12與第二電極13之間的厚度所定義。此長(zhǎng)度L可通過控制存儲(chǔ)單元實(shí)施例中的絕緣組件14的寬度而控制。在代表實(shí)施例中，絕緣壁14的寬度可以利用薄膜沉積技術(shù)而在電極堆棧的側(cè)面上形成薄側(cè)壁介質(zhì)層。因此，存儲(chǔ)單元的實(shí)施例中的通道長(zhǎng)度L小于100納米。其他實(shí)施例中的通道長(zhǎng)度L則為40納米或以下。在其他實(shí)施例中，此通道長(zhǎng)度小于20納米?？梢岳斫獾氖牵ǖ篱L(zhǎng)度甚至可以遠(yuǎn)小于20納米，其可視特定應(yīng)用的需求，而利用如原子層沉積技術(shù)等薄膜沉積技術(shù)實(shí)現(xiàn)。
相似地，在存儲(chǔ)單元實(shí)施例中的導(dǎo)橋厚度T(y軸)可以非常微小。導(dǎo)橋厚度T可通過使用薄膜沉積技術(shù)而形成于第一電極12、絕緣組件14、以及第二電極13的上表面上。因此，存儲(chǔ)單元實(shí)施例中，導(dǎo)橋厚度T為50納米以下。其他存儲(chǔ)單元的實(shí)施例中，導(dǎo)橋厚度為20納米以下。在其他實(shí)施例中導(dǎo)橋厚度T為10納米以下?？梢粤私獾氖牵瑢?dǎo)橋厚度T甚至可以利用如原子層沉積技術(shù)等而小于10納米，視特定應(yīng)用的需求而定，只要此厚度足以使導(dǎo)橋?qū)崿F(xiàn)其存儲(chǔ)元件的目的即可，即使導(dǎo)橋具有至少二固態(tài)相、且可通過施加電流或電壓于第一與第二電極之間而可逆地誘發(fā)。
如圖4所示，導(dǎo)橋?qū)挾萕(z軸)也非常微小。在優(yōu)選實(shí)施例中，此導(dǎo)橋?qū)挾萕少于100納米。在某些實(shí)施例中，導(dǎo)橋?qū)挾葹?0納米以下。
存儲(chǔ)單元的實(shí)例在導(dǎo)橋11包括了相變化存儲(chǔ)材料，包括硫?qū)倩锊牧吓c其他材料。硫?qū)倩锇ㄏ铝兴脑刂腥我环N氧(O)、硫(S)、硒(Se)、以及碲(Te)，其形成元素周期表上第VI族的部分。硫?qū)倩锇▽⒘驅(qū)僭嘏c更為正電性的元素或自由基結(jié)合而得。硫?qū)倩衔锖辖鸢▽⒘驅(qū)倩衔锱c其他物質(zhì)如過渡金屬等結(jié)合。硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€(gè)以上選自元素周期表第六欄的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖辖鸢ㄏ铝性刂幸粋€(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。許多以相變化為基礎(chǔ)的存儲(chǔ)材料已經(jīng)在技術(shù)文件中進(jìn)行描述，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金成分。此成分可以下列特征式表示TeaGebSb100-(a+b)。
一位研究者描述了最有用的合金為，在沉積材料中所包含的平均碲濃度遠(yuǎn)低于70％，典型地低于60％，并在一般型態(tài)合金中的碲含量范圍從最低23％至最高58％，且最佳為介于48％至58％的碲含量。鍺的濃度高于約5％，且其在材料中的平均范圍從最低8％至最高30％，一般低于50％。最佳地，鍺的濃度范圍介于8％至40％。在此成分中所剩下的主要成分則為銻。上述百分比為原子百分比，其為所有組成元素總和為100％。(Ovshinky‘112專利，第10～11欄)由另一研究者所評(píng)估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7(Noboru Yamada，”Potential of Ge-Sb-Te Phase-change OpticalDisks for High-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))。更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成相變化合金，其包括有可編程的電阻性質(zhì)?？墒褂玫拇鎯?chǔ)材料的特殊范例，如Ovshinsky‘112專利中第11-13欄所述，其范例在此列入?yún)⒖肌?br> 相變化合金能在此單元活性通道區(qū)域內(nèi)依其位置順序在材料為一般非晶態(tài)的第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間轉(zhuǎn)換。這些材料至少為雙穩(wěn)定態(tài)的。“非晶”一詞指相對(duì)較無次序的結(jié)構(gòu)，其比單晶更無次序性，而帶有可檢測(cè)的特征，如比結(jié)晶態(tài)更高的電阻值。“結(jié)晶態(tài)”一詞指相對(duì)較有次序的結(jié)構(gòu)，其比非晶態(tài)更有次序，因此包括有可檢測(cè)的特征，例如比非晶態(tài)更低的電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可檢測(cè)的不同狀態(tài)。其他受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特性包括，原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)、或可切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰階部分。此材料中的電性質(zhì)也可能隨之改變。
相變化合金可通過施加電脈沖而從一種相態(tài)切換至另一相態(tài)。先前觀察指出，較短、較大幅度的脈沖傾向于將相變化材料的相態(tài)改變成大體為非晶態(tài)。較長(zhǎng)、較低幅度的脈沖傾向于將相變化材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量夠大，因此足以破壞結(jié)晶結(jié)構(gòu)的鍵結(jié)，同時(shí)夠短，因此可以防止原子再次排列成結(jié)晶態(tài)。在沒有不適當(dāng)實(shí)驗(yàn)的情形下，可決定特別適用于特定相變化合金的適當(dāng)脈沖量變曲線。在本文的后續(xù)部分，此相變化材料以GST代稱，同時(shí)應(yīng)該了解，也可使用其他類型的相變化材料。在本文中所描述的一種適用于PCRAM中的材料，為Ge2Sb2Te5，且通常稱為GST。
本發(fā)明對(duì)照相變化材料而進(jìn)行描述。然而也可使用其他存儲(chǔ)材料(有時(shí)也稱為可編程材料)。在本發(fā)明中，存儲(chǔ)材料為其電特性(如電阻值等)可以通過施加能量而改變的材料；此改變可為階梯狀改變、連續(xù)性改變、或二者的混合?？捎糜诒景l(fā)明其他實(shí)施例中的其他可編程的存儲(chǔ)材料包括，摻雜N2的GST、GexSby、或其他以不同結(jié)晶態(tài)變化來決定電阻的物質(zhì)；PrxCayMnO3、PrSrMnO、ZrOx或其他利用電脈沖以改變電阻狀態(tài)的材料；或其他使用電脈沖以改變電阻狀態(tài)的物質(zhì)；四氰代二甲基苯醌(TCNQ，7，7，8，8-tetracyanoquinodimethane)、甲烷富勒烯66苯基C61丁酸甲酯(PCBM，methanofullerene6，6-phenyl C61-butyric acid methyl ester)、TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以其他物質(zhì)摻雜的TCNQ、或任何其他聚合物材料，其包括有以電脈沖而控制的雙穩(wěn)定或多穩(wěn)定電阻態(tài)?？删幊屉娮璐鎯?chǔ)材料的其他范例包括GeSbTe、GeSb、NiO、Nb-SrTiO3、Ag-GeTe、PrCaMnO、ZnO、Nb2O5、Cr-SrTiO3。
有關(guān)相變化隨機(jī)存取存儲(chǔ)裝置的制造、元件材料、使用與操作等信息，請(qǐng)參見美國(guó)專利申請(qǐng)No.11/155,067，申請(qǐng)日為2005/6/14，名稱為”Thin Film Fuse Phase Change Ram and Manufacturing Method”。
圖5示出了PCRAM單元的結(jié)構(gòu)。此單元形成于半導(dǎo)體襯底20上。如淺溝槽隔離介質(zhì)(STI)(未示出)等的絕緣結(jié)構(gòu)，隔離了成對(duì)的存儲(chǔ)單元存取晶體管列。此存取晶體管在P型襯底20之中，以n型終端26作用為共同源極區(qū)域、以及n型終端25，27作用為漏極終端而形成。多晶硅字線23，24做為存取晶體管的柵極。介質(zhì)填充層(未示出)形成于多晶硅字線之上。此層為圖案化的導(dǎo)電結(jié)構(gòu)，形成如共同源極線28以及栓塞結(jié)構(gòu)29，30。導(dǎo)電材料可為鎢或其他材料，以及適合做為栓塞與線路結(jié)構(gòu)的材料的組合。共同源極線接觸至源極區(qū)域26，并沿著陣列中的一列而作用為共同源極線。栓塞結(jié)構(gòu)29，30分別接觸至漏極終端25，26。填充層(未示出)、共同源極線28、以及栓塞結(jié)構(gòu)29，30均具有大致平坦的上表面，適合用做為形成電極層31的襯底。
電極層31包括了電極組件32，33，34、其由如絕緣側(cè)壁35a，35b等絕緣組件而與彼此分隔，以及襯底組件39。在本實(shí)施例的結(jié)構(gòu)中，襯底組件39可厚于絕緣柵35a，35b，并將電極組件33與共同源極線28隔離。舉例而言，襯底組件的厚度可以介于80到140納米之間，而絕緣柵則遠(yuǎn)窄于此，因?yàn)楸仨殰p少在源極線28與電極組件33之間的電容耦合。在本實(shí)施例中，絕緣柵35a，35b在電極組件32，34的側(cè)壁上包括了薄膜介質(zhì)材料，其在電極層31表面的厚度由側(cè)壁上的薄膜厚度所決定。
薄膜存儲(chǔ)材料導(dǎo)橋36(例如GST)位于電極層31上的一側(cè)、橫跨絕緣側(cè)壁35a而形成第一存儲(chǔ)單元，同時(shí)薄膜存儲(chǔ)材料導(dǎo)橋37(例如GST)位于電極層31上的另一側(cè)、橫跨絕緣柵35b而形成第二存儲(chǔ)單元。
一介質(zhì)填充層(未示出)位于薄膜導(dǎo)橋36，37之上。介質(zhì)填充層包括二氧化硅、聚酰亞胺、氮化硅、或其他介質(zhì)填充材料。在實(shí)施例中，此填充層包括相當(dāng)良好的熱與電絕緣體，提供導(dǎo)橋良好的熱與電絕緣效果。鎢栓塞38接觸至電極組件33。包括有金屬或其他導(dǎo)電材料(包括在陣列結(jié)構(gòu)中的位線)的圖案化導(dǎo)電層40，位于介質(zhì)填充層之上，并接觸至栓塞38以建立對(duì)于對(duì)應(yīng)至薄膜導(dǎo)橋36與37的存儲(chǔ)單元的存取。
圖6以布局的方式顯示在圖5的半導(dǎo)體襯底20上的結(jié)構(gòu)。因此，字線23，24的排列實(shí)質(zhì)上平行于共同源極線28，沿著存儲(chǔ)單元陣列中的共同源極線而排列。栓塞29，30分別接觸至半導(dǎo)體襯底內(nèi)的存取晶體管的終端、以及電極組件32，34的底側(cè)。薄膜存儲(chǔ)材料導(dǎo)橋36，37位于電極組件32，33，34以及絕緣柵35a，35b之上，絕緣柵35a，35b分隔電極組件。栓塞38接觸至位于導(dǎo)橋35與37之間的電極組件33、以及在圖案化導(dǎo)電層40之下的金屬位線41(在圖6中為透明的)的底側(cè)。金屬位線42(非透明)也示出于圖6中，以強(qiáng)調(diào)此結(jié)構(gòu)的陣列布局。
在操作中，對(duì)應(yīng)至導(dǎo)橋36的存儲(chǔ)單元的存取，通過施加控制信號(hào)至字線23而實(shí)現(xiàn)，字線23將共同源極線28經(jīng)由終端25、栓塞29、以及電極組件32而連接至薄膜導(dǎo)橋36。電極組件33經(jīng)由接觸栓塞38而連接至在圖案化導(dǎo)電層40中的一條位線。相似地，對(duì)應(yīng)至導(dǎo)橋37的存儲(chǔ)單元的存取，通過施加控制信號(hào)至字線24而實(shí)現(xiàn)。
可以了解的是，在圖5與6的結(jié)構(gòu)中可以使用多種不同材料。舉例而言，可使用銅金屬化。其他類型的金屬化如鋁、氮化鈦、以及含鎢材料等，也可被使用。同時(shí)，也可使用如經(jīng)摻雜的多晶硅等非金屬導(dǎo)電材料。在所述實(shí)施例中所使用的電極材料，優(yōu)選地為氮化鈦或氮化鉭。或者，此電極可為氮化鋁鈦或氮化鋁鉭、或可包括一個(gè)以上選自下列組中的元素鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、以及釕(Ru)、以及由上述元素所構(gòu)成的合金。電極間絕緣柵35a，35b可為二氧化硅、氮氧化硅、氮化硅、氧化鋁、或其他低介電常數(shù)介質(zhì)?；蛘撸姌O間絕緣層可包括一個(gè)以上選自下列組的元素硅、鋁、氟、氮、氧、以及碳。
圖7示出存儲(chǔ)陣列的示意圖，其可參考圖5與6所做的描述而實(shí)施。因此，圖7中的標(biāo)號(hào)對(duì)應(yīng)至圖5與6中的標(biāo)號(hào)?？梢粤私獾氖?，圖7中所示的陣列結(jié)構(gòu)可利用其他單元結(jié)構(gòu)而實(shí)施。在圖7的說明中，共同源極線28、字線23、與字線24、大致上平行于Y軸。位線41與42大致上平行于X軸。因此，在方塊45中的Y解碼器以及字線驅(qū)動(dòng)器，連接至字線23，24。在方塊46中的X解碼器以及一組感測(cè)放大器，則連接至位線41，42。共同源極線28連接至存取晶體管50，51，52，53的源極終端。存取晶體管50的柵極連接至字線23。存取晶體管51的柵極連接至字線24。存取晶體管52的柵極連接至字線23。存取晶體管53的柵極連接至字線24。存取晶體管50的漏極連接至電極組件32以連接導(dǎo)橋35，導(dǎo)橋35則進(jìn)而連接至電極組件34。相似地，存取晶體管51的漏極連接至電極組件33以連接導(dǎo)橋36，導(dǎo)橋36則接著連接至電極組件34。電極組件34連接至位線41。為了圖解方便，電極組件34與位線41位于不同位置。可以理解的是，在其他實(shí)施例中，不同存儲(chǔ)單元導(dǎo)橋可使用不同的電極組件。存取晶體管52與53也在位線42上連接至相對(duì)應(yīng)的存儲(chǔ)單元。圖中可見，共同源極線28由二列存儲(chǔ)單元所共用，其中的列沿著Y軸而排列。相似地，電極組件34被陣列中一行的二存儲(chǔ)單元所共用，而在陣列中的行則是沿著X軸排列。
圖8為根據(jù)本發(fā)明實(shí)施例的集成電路的簡(jiǎn)化方塊圖。集成電路75包括存儲(chǔ)陣列60，其利用薄膜保險(xiǎn)絲相變化存儲(chǔ)單元而建立于半導(dǎo)體襯底上。行解碼器61連接至多條字線62，并沿著存儲(chǔ)陣列60中的各行而排列。列解碼器63連接至多條位線64，這些位線沿著存儲(chǔ)陣列60中的各列而排列，并用以從陣列60中的薄膜相變化存儲(chǔ)單元讀取并編程數(shù)據(jù)。位址在總線65上供應(yīng)至列解碼器63以及行解碼器61。方塊66中的感測(cè)放大器以及數(shù)據(jù)輸入結(jié)構(gòu)經(jīng)由總線67而連接至列解碼器63。位址從總線65提供至列解碼器63以及行解碼器61。在方塊66中的感測(cè)放大器以及數(shù)據(jù)讀入線路，經(jīng)由數(shù)據(jù)總線67而連接至列解碼器63。數(shù)據(jù)從集成電路75的輸入/輸出端口、或從集成電路75的其他內(nèi)部或外部數(shù)據(jù)來源，經(jīng)由數(shù)據(jù)輸入線路71而提供至方塊66的數(shù)據(jù)輸入結(jié)構(gòu)。在所述實(shí)施例中，此集成電路包括其他電路74，如通用處理器或?qū)Ｓ脩?yīng)用電路、或以薄膜保險(xiǎn)相變化存儲(chǔ)單元陣列所支持而可提供系統(tǒng)單晶片功能的整合模組。數(shù)據(jù)從方塊66中的感測(cè)放大器經(jīng)由數(shù)據(jù)輸出線路72，而傳送至集成電路75的輸入/輸出端口，或傳送至集成電路75內(nèi)部或外部的其他數(shù)據(jù)目的。
在本實(shí)施例中使用偏壓安排狀態(tài)機(jī)69的控制器，控制偏壓安排供給電壓68的應(yīng)用，例如讀取、編程、擦除、擦除確認(rèn)與編程確認(rèn)電壓等。此控制器可使用公知的專用邏輯電路。在替代實(shí)施例中，此控制器包括通用處理器，其可應(yīng)用于同一集成電路中，此集成電路執(zhí)行電腦程序而控制此元件的操作。在又一實(shí)施例中，此控制器使用了特定目的邏輯電路以及通用處理器的組合。
圖9示出在前段工藝之后的結(jié)構(gòu)99，形成標(biāo)準(zhǔn)CMOS元件在示出的實(shí)施例中，其對(duì)應(yīng)至圖7所示陣列中的字線、源極線、以及存取晶體管。在圖9中，源極線106覆蓋半導(dǎo)體襯底中的經(jīng)摻雜區(qū)域103，其中經(jīng)摻雜區(qū)域103對(duì)應(yīng)至圖中左側(cè)的第一存取晶體管、以及圖中右側(cè)的第二存取晶體管的源極終端。在此實(shí)施例中，源極線106延伸至結(jié)構(gòu)99的上表面。在其他實(shí)施例中，此源極線并不完全延伸至表面。經(jīng)摻雜區(qū)域104對(duì)應(yīng)至此第一存取晶體管的漏極。包括有多晶硅107、以及硅化物覆蓋層108的字線，作為此第一存取晶體管的柵極。介質(zhì)層109位于此多晶硅107以及硅化物覆蓋層108之上。栓塞110接觸至此經(jīng)摻雜區(qū)域104，并提供導(dǎo)電路徑至此結(jié)構(gòu)99的表面，而以后述方式連接至存儲(chǔ)單元電極。包括有多晶硅線111、以及硅化物覆蓋層(未標(biāo)示)的字線作為此第二存取晶體管的柵極。栓塞112接觸至經(jīng)摻雜區(qū)域105并提供導(dǎo)電路徑至結(jié)構(gòu)99的上表面，而以后述方式連接至存儲(chǔ)單元電極。隔離溝101，102將此聯(lián)結(jié)至栓塞110與112的雙晶體管結(jié)構(gòu)、與相鄰的雙晶體管結(jié)構(gòu)分隔開來。在圖的左側(cè)，示出經(jīng)摻雜區(qū)域115、字線多晶硅117以及栓塞114。在圖的右側(cè)，示出經(jīng)摻雜區(qū)域116、字線多晶硅118與栓塞113。在圖9中的結(jié)構(gòu)99提供了用以形成存儲(chǔ)單元元件的襯底，包括第一與第二電極、以及存儲(chǔ)材料導(dǎo)橋，如下所詳述。
圖10示出了此工藝的下一步驟，其中包括有氮化硅或如二氧化硅、氮氧化硅、氧化鋁等其他材料的薄介質(zhì)層120，形成于結(jié)構(gòu)99的表面上。接著，如氮化鈦(TiN)或如氮化鈦等適合的導(dǎo)電材料(例如氮化鉭、鋁合金、銅合金、經(jīng)摻雜的多晶硅等)的導(dǎo)電電極材料層121形成于介質(zhì)層120上。
圖11A與11B示出了此工藝的下一步驟，其中導(dǎo)電電極層121以及介質(zhì)層120經(jīng)圖案化以在結(jié)構(gòu)99的表面上定義電極堆棧130，131，132(在圖11A中的131a，132a，133a)。在一實(shí)施例中，電極堆棧由掩模平板印刷步驟所定義，此步驟產(chǎn)生了圖案化的光阻層，接著進(jìn)行公知的尺寸測(cè)量與確定步驟，并接著蝕刻氮化鈦與氮化硅而用以形成層121與120的結(jié)構(gòu)。此堆棧具有側(cè)壁133與134。
圖12示出此工藝的下一步驟，其中介電側(cè)壁140，141，142，143先通過形成與此堆棧及堆棧的側(cè)壁共形的薄膜介質(zhì)層(未示出)于堆棧130，131，132的側(cè)壁上、接著各向異性地蝕刻此薄膜介質(zhì)層以將其從堆棧之間以及堆棧表面的區(qū)域移除，而殘留形成于側(cè)壁上。在此工藝的實(shí)施例中，用以形成側(cè)壁140，141，142，143的材料包括氮化硅或其他介質(zhì)材料，例如二氧化硅、氮氧化硅、氧化鋁等。
圖13示出了此工藝的下一步驟，其中第二電極材料層150形成于堆棧130，131，132以及側(cè)壁140，141，142，143之上。此電極材料層150包括了氮化鈦或其他合適的導(dǎo)電材料，例如氮化鉭、鋁合金、銅合金、經(jīng)摻雜的多晶硅等。
圖14示出了此工藝的下一步驟，其中第二電極材料層150、側(cè)壁140，141，142，143、以及堆棧130，131，132受到蝕刻并平面化，以定義電極層于結(jié)構(gòu)99所提供的襯底上。研磨工藝的實(shí)施例包括化學(xué)機(jī)械研磨工藝、接著進(jìn)行毛刷清潔以及液體或氣體清潔程序，這為本領(lǐng)域所公知。電極層包括了電極組件160，161，162，以及位于電極組件之間的絕緣組件163，164。在所述實(shí)施例中的電極層，具有實(shí)質(zhì)上平坦的上表面。在此實(shí)施例中，絕緣組件163，164的部份結(jié)構(gòu)也延伸到電極組件161之下，將電極組件161與源極線隔離。其他例示結(jié)構(gòu)中可使用不同的材料于電極組件與絕緣組件中。
圖15示出此工藝的下一步驟，其中薄膜相變化存儲(chǔ)材料層170形成于電極層的實(shí)質(zhì)平坦表面上。此存儲(chǔ)材料利用未對(duì)準(zhǔn)的濺鍍?cè)诩s250℃下進(jìn)行。當(dāng)所使用的相變化存儲(chǔ)材料為Ge2Sb2Te5時(shí)，所生成的薄膜厚度約為60納米以下。實(shí)施例牽涉到將整個(gè)晶圓濺鍍至其平坦表面上厚度為約40納米。在某些實(shí)施例中，薄膜層170的厚度小于100納米，且更佳地為40納米以下。在存儲(chǔ)裝置的實(shí)施例中，薄膜層170的厚度少于20納米，例如10納米。在形成薄膜層170之后，形成保護(hù)覆蓋層171。此保護(hù)覆蓋層包括在薄膜層170上所形成的低溫沉積的二氧化硅或其他介質(zhì)材料。此保護(hù)覆蓋層171優(yōu)選地為良好的電與熱絕緣體，并保護(hù)存儲(chǔ)材料在后續(xù)步驟中不會(huì)外露，例如光阻剝除步驟可能傷害此存儲(chǔ)材料。此工藝牽涉到形成低溫襯底介質(zhì)，利用如溫度低于200℃的工藝形成例如氮化硅層或二氧化硅層。適合的工藝之一為等離子增強(qiáng)化學(xué)氣相沉積(PECVD)而施加二氧化硅。形成此保護(hù)蓋層171之后，可利用如高密度等離子化學(xué)氣相沉積法(HDPCVD)等高溫工藝，而施加介質(zhì)填充層于存儲(chǔ)材料之上。
圖16A與16B示出此工藝的下一步驟，其中在掩模平板印刷工藝中形成光阻層180并圖案化，以定義帶狀光阻180a，180b于薄膜層170與保護(hù)覆蓋層171之上。如圖16A所示，絕緣組件163，164外露于帶狀光阻180a，180b之間。依據(jù)所使用的平板印刷工藝，此帶狀光阻越細(xì)越好。舉例而言，此帶狀光阻的寬度等于所使用的平板印刷工藝的最小特征尺寸F，其中在當(dāng)前的掩模平板印刷工藝中，工藝的最小特征尺寸可為0.2微米、0.14微米、或0.09微米的數(shù)量級(jí)。顯然地，此工藝的實(shí)施例可以隨著平板印刷工藝的進(jìn)步而達(dá)到更窄的最小特征尺寸。
圖17A與17B示出此工藝的下一步驟，其中圖16A的帶狀光阻180a，180b經(jīng)修剪，以形成更窄的帶狀光阻190a，190b。如圖17B所示，經(jīng)修剪的光阻190的厚度，也小于圖16B中的光阻層180的厚度。在一實(shí)施例中，此帶狀光阻以各向同性蝕刻而修剪，其使用了反應(yīng)性離子蝕刻等工藝。此蝕刻工藝將帶狀光阻修剪至更小的線寬。在更窄的帶狀光阻190a，190b的實(shí)施例中，其寬度小于100納米。在更窄的帶狀光阻190a，190b的其他實(shí)施例中，其寬度為40納米以下。光阻修剪利用氧氣等離子而各向同性地蝕刻光阻，進(jìn)而在0.09微米(90納米)最小特征尺寸的平板印刷工藝中，將其寬度與厚度修剪至約40納米。在替代實(shí)施例中，硬掩模層如一層低溫沉積的氮化硅或二氧化硅等，可以置于光阻圖案的底部，以避免在光阻剝除工藝時(shí)對(duì)存儲(chǔ)材料造成蝕刻傷害。
圖18A與18B示出了此工藝的下一步驟，其中更窄帶狀光阻190a，190b用做蝕刻掩模，同時(shí)針對(duì)薄膜存儲(chǔ)材料層200進(jìn)行平板印刷蝕刻，以定義帶狀存儲(chǔ)材料200a，200b，無論有沒有保護(hù)蓋層201。如圖所示，帶狀存儲(chǔ)材料200a，200b延伸橫跨絕緣組件163，164、以及在電。在此工藝的實(shí)施例中，存儲(chǔ)材料包含GST硫?qū)倩锊牧?，并利用如含氯或含氟反?yīng)性離子蝕刻工藝而進(jìn)行蝕刻。
圖19A與19B示出此工藝的下一步驟，其中形成另一光阻層210、211、212并圖案化，以定義光阻結(jié)構(gòu)210a、210b、211a、211b、212a、212b。此單元結(jié)構(gòu)對(duì)應(yīng)至成對(duì)的存儲(chǔ)單元，如下所述。此單元結(jié)構(gòu)比帶狀存儲(chǔ)材料200a，200b寬，因?yàn)槠鋵挾鹊扔谒褂玫钠桨逵∷⒐に?例如光罩平板印刷工藝)所能達(dá)到的寬度，并且未經(jīng)過修剪。因此，在某些實(shí)施例中的寬度等于用以形成此層的平板印刷工藝的最小特征尺寸F。
圖20A與20B示出此工藝的下一步驟，其中光阻結(jié)構(gòu)210a，210b，211a，211b，212a，212b用左蝕刻掩模，通過蝕刻溝槽225，226為結(jié)構(gòu)99的隔離介質(zhì)結(jié)構(gòu)、以及蝕刻在各行單元之間垂直于字線的溝槽227，而定義單元結(jié)構(gòu)220a，220b，221a，221b，222a，222b(在圖20B中為220，221，222)。此單元結(jié)構(gòu)220a包括第一電極組件215、第二電極組件216、以及第三電極組件217。絕緣組件163分隔第一電極組件215與第二電極組件216。絕緣組件164分隔第一電極組件215與第三電極組件217。存儲(chǔ)材料導(dǎo)橋218位于電極組件215，216，217以及絕緣組件163，164之上，以在結(jié)構(gòu)220上建立二個(gè)存儲(chǔ)單元。
圖21示出了此工藝的下一步驟，其中具有平坦上表面的介質(zhì)填充層230形成于電極結(jié)構(gòu)之上、并填入位于電極結(jié)構(gòu)之間的溝槽與溝渠。在此工藝的實(shí)施例中，填充層230利用高密度等離子化學(xué)氣相沉積(HDPCVD)進(jìn)行沉積、接著進(jìn)行化學(xué)機(jī)械研磨與清潔之后而形成。介質(zhì)填充層可包括二氧化硅、氮化硅、以及其他絕緣材料，較佳地具有良好的熱與電絕緣性質(zhì)。
在某些實(shí)施例中，在介質(zhì)填充層之外、或取代介質(zhì)填充層，而提供對(duì)于導(dǎo)橋的熱絕緣結(jié)構(gòu)。在實(shí)施例中，在施加介質(zhì)填充層之前，此熱絕緣結(jié)構(gòu)通過在導(dǎo)橋(218)上提供熱絕緣覆蓋層，其選擇性地覆蓋電極層。熱絕緣材料層的代表性材料，包括下列元素組合而成的材料硅、碳、氧、氟、與氫。適合用作熱絕緣蓋層的熱絕緣材料，包括二氧化硅、氫氧碳化硅、聚酰亞胺、聚酰胺、以及氟碳聚合物。其他適合用于隔熱隔離層中的物質(zhì)可舉例包括含氟二氧化硅、硅氧烷(silsesquioxane)、聚亞芳香醚(polyarylene ether)、聚對(duì)二甲苯(parylene)、含氟聚合物、含氟非晶碳、鉆石類碳、多孔性二氧化硅。在其他實(shí)施例中，熱絕緣結(jié)構(gòu)在介質(zhì)填充層中包括了以氣體填充的空洞，介質(zhì)填充層形成于導(dǎo)橋218之上以提供絕熱效果。單層或多層均可提供熱與電絕緣效果。
圖22A與22B示出此工藝的下一步驟，其中通孔(未示出)在填充層230中進(jìn)行蝕刻，通過存儲(chǔ)材料與填充層而到達(dá)電極材料。此通孔蝕刻工藝可利用單一各向異性蝕刻工藝而蝕刻填充層與存儲(chǔ)材料層，或者使用二階段工藝，先以第一蝕刻化學(xué)物質(zhì)而蝕刻填充層，再以第二蝕刻化學(xué)物質(zhì)而蝕刻存儲(chǔ)材料層。通孔形成后，以鎢金屬或其他導(dǎo)電材料填入通孔，以形成接觸至電極結(jié)構(gòu)中的第一電極組件(例如組件215)的栓塞240(圖22A中的240a，240b)，241，242，以與電極層上的電路進(jìn)行電連接。在此工藝的實(shí)施例中，通孔以擴(kuò)散障礙層及/或附著層做為襯底，如此領(lǐng)域所公知的，再以鎢金屬或其他合適的導(dǎo)電材料進(jìn)行填入。此結(jié)構(gòu)接著以化學(xué)機(jī)械研磨進(jìn)行平坦化，并進(jìn)行清潔步驟。最后，施加清潔蝕刻工藝，以形成干凈的結(jié)構(gòu)。
圖23示出了此工藝的下一步驟，其中形成圖案化導(dǎo)電層250并接觸至填充層上的栓塞，提供存儲(chǔ)元件所需的位線與其他導(dǎo)體，產(chǎn)生圖5中所示的結(jié)構(gòu)。在此工藝的實(shí)施例中，使用銅合金嵌鑲金屬化工藝，其中沉積氟硅玻璃(FSG)于外露表面上而形成圖案化導(dǎo)電層，接著形成預(yù)設(shè)的光阻圖案。接著實(shí)施蝕刻以移除外露的氟硅玻璃，接著沉積襯底與種子層于此圖案中。接著實(shí)施銅電鍍以填充此圖案。在電鍍后，進(jìn)行退火步驟，跟著進(jìn)行研磨工藝。其他實(shí)施例可使用鋁-銅工藝，或其他公知的金屬化工藝。
在此所描述的單元，包括二底電極以及其間的介質(zhì)，以及位于電極之上、橫跨介質(zhì)的相變化材料導(dǎo)橋。此底電極與介質(zhì)形成于前段工藝CMOS邏輯結(jié)構(gòu)或其他功能電路結(jié)構(gòu)之上的電極層中，提供可以輕易支持內(nèi)建存儲(chǔ)體與功能電路于單晶片上的結(jié)構(gòu)，此晶片可為例如系統(tǒng)單晶片元件。
圖24-31示出了本發(fā)明所制造的相變化存儲(chǔ)單元實(shí)施例。圖24示出了第一與第二電極312，313，其由絕緣組件314所隔離。相變化材料316沉積于電極312，313以及絕緣組件314之上。圖25示出了沉積光阻掩模318于相變化材料316上、接著移除未被掩模318所覆蓋的相變化材料316后的結(jié)果，移除步驟典型地使用適當(dāng)?shù)奈g刻工藝進(jìn)行。此步驟將生成相變化元件，尤其是相變化導(dǎo)橋311。之后，光阻掩模318被修剪以生成圖26中的較小尺寸掩模320。較小尺寸掩模320的寬度遠(yuǎn)小于用以生成掩模318的最小平板印刷特征尺寸。修剪步驟典型地由光阻氧等離子修剪工藝所進(jìn)行，但也可使用其他工藝。較小尺寸掩模320大致置于相變化導(dǎo)橋311的長(zhǎng)度的中央，以將導(dǎo)橋311露出，供后續(xù)圖27的布植工藝。
布植步驟322(例如離子步驟)可以使用單一元素或多個(gè)元素的組成物，而增加相變化材料316在變化時(shí)(即當(dāng)相變化材料316從大致非晶態(tài)變化至大致結(jié)晶態(tài)時(shí)的溫度)以及重置時(shí)(即當(dāng)相變化材料316從大致結(jié)晶態(tài)變化至大致非晶態(tài)時(shí))的變化溫度。這些元素包括碳、硅、氮、以及鋁。掩模318的移除會(huì)產(chǎn)生相變化存儲(chǔ)單元310，其包括圖28與29圖的相變化導(dǎo)橋311。相變化導(dǎo)橋311在較低變化溫度部分326的兩側(cè)包括了較高變化溫度部分324。在此實(shí)施例中，布植用以提高相變化導(dǎo)橋311的變化溫度部分。在一實(shí)施例中，當(dāng)較高變化溫度部分324為大致非晶態(tài)、且較低變化溫度部分326為大致結(jié)晶態(tài)時(shí)，較高變化溫度部分324的變化溫度，典型地至少高于較低變化溫度部分326的變化溫度100℃。隨著電流通過第一與第二電極312，313，在相變化區(qū)域328兩側(cè)的布植相變化材料部分324可以進(jìn)行相變化之前，位于絕緣組件314之上的部分326的相變化區(qū)域328，可在大致結(jié)晶態(tài)與大致非晶態(tài)之間切換。在某些實(shí)施例中，布植可以用以降低部分326的變化溫度，而非用以提高其變化溫度。
圖30與31示出大角度布植330，與圖29圖的相變化區(qū)域328相比，其生成較窄相變化區(qū)域328。此種結(jié)果有助于進(jìn)一步將電流集中于相變化區(qū)域328中，以減少在生成理想的大致結(jié)晶態(tài)至大致非晶態(tài)的相變化時(shí)所需要的電流與能量。
在圖24-31中的上述本發(fā)明的優(yōu)點(diǎn)在于，通過將較低變化溫度部分326置于較高變化溫度部分324之間而隔離相變化區(qū)域328，可對(duì)相變化區(qū)域328產(chǎn)生較大的熱絕緣效果，以進(jìn)而減少重置電流與電能。
本發(fā)明的另一方面涉及當(dāng)較高與較低變化溫度部分324，326均為大致結(jié)晶態(tài)或大致非晶態(tài)時(shí)的導(dǎo)熱性。較佳地，當(dāng)二者均為大致非晶態(tài)時(shí)，較高變化溫度部分324的導(dǎo)熱性小于(更佳地至少50％小于)較低變化溫度部分326的導(dǎo)熱性。相似地，當(dāng)二者均為大致結(jié)晶態(tài)時(shí)，較高變化溫度部分324的導(dǎo)熱性小于(更佳地至少50％小于)較低變化溫度部分326的導(dǎo)熱性。這些因素有助于進(jìn)一步將部分326的相變化區(qū)域328熱絕緣。適當(dāng)?shù)牟贾苍匕ǖ?、氧、與硅。
本發(fā)明的另一方面，涉及較高與較低變化溫度部分324，326的電阻率。較佳地，當(dāng)二者均為大致非晶態(tài)時(shí)，較高變化溫度部分324的電阻率大于(更佳地至少50％大于)較低變化溫度部分326的電阻率。相似地，當(dāng)二者均為大致結(jié)晶態(tài)時(shí)，較高變化溫度部分324的電阻率大于(更佳地至少50％大于)較低變化溫度部分326的電阻率。此外，當(dāng)二者均為大致非晶態(tài)時(shí)，較高變化溫度部分324的電阻值大于(更佳地至少50％大于)較低變化溫度部分326的電阻值。相似地，當(dāng)二者均為大致結(jié)晶態(tài)時(shí)，較高變化溫度部分324的電阻值大于(更佳地至少50％大于)較低變化溫度部分326的電阻值。這些方面有助于將電流集中于較低變化溫度部分326的相變化區(qū)域328，以利于減少變化溫度與能量，尤其是在重置時(shí)。
較佳地，較高變化溫度部分324為大致非晶態(tài)、并維持于大致非晶態(tài)，因?yàn)椴牧显诖笾路蔷B(tài)時(shí)的導(dǎo)熱性與導(dǎo)電性典型地小于在大致結(jié)晶態(tài)時(shí)的導(dǎo)熱性與導(dǎo)電性。
圖32-41描述了圖24-31實(shí)施例的替代實(shí)施例，其中相變化元件位于電極表面之間。此實(shí)施例的相變化元件具有大致管狀的外部，圍繞著內(nèi)部或核心。外部的轉(zhuǎn)換溫度典型地高于內(nèi)部。外部有助于將內(nèi)部熱絕緣，以利于在大致非晶態(tài)與大致結(jié)晶態(tài)之間的相變化。
圖32為本發(fā)明所制造的相變化存儲(chǔ)元件410的簡(jiǎn)化剖面圖。元件410包括形成于襯底(未示出)上的存儲(chǔ)單元存取層412、以及形成于存取層412之上的存儲(chǔ)單元層414。存取層412典型地包括存取晶體管；也可使用其他類型的存取裝置。存取層412包括第一與第二多晶硅字線，其作為第二柵極416，418、第一與第二栓塞420，422、以及一共同源極線424，上述各部件均位于介質(zhì)薄膜層426之內(nèi)。
相變化元件410及其制造方法將參照?qǐng)D33-41、接著參照?qǐng)D32，而進(jìn)行詳述。請(qǐng)參見圖33，存儲(chǔ)單元存取層412具有大致平坦的上表面428。上表面428部分由第一電極表面430在栓塞420，422的一端所定義。接著，典型為GST的相變化材料層432沉積于上表面428之上。此層432的厚度典型地為約10納米，較佳地介于3納米至20納米之間。圖35示出了沉積平板印刷掩模434于層432之上、且對(duì)準(zhǔn)至栓塞420，422的電極表面430的結(jié)果。栓塞420，422以及相關(guān)的掩模434具有大致圓柱狀的剖面形狀；然而，其他剖面形狀，無論是規(guī)則或不規(guī)則的多邊形、以及具有曲線及/或直線區(qū)段的形狀，也可使用于其他實(shí)施例中。
在圖36中，層432中未被掩模434保護(hù)的部分被移除，在本實(shí)施例中留下大致圓柱狀的相變化元件436。圖37示出了大致圓柱狀(本實(shí)施例)的經(jīng)修剪平板印刷掩模438、生成于相變化元件436上的生成結(jié)果。經(jīng)修剪掩模438的寬度或直徑，遠(yuǎn)小于用以生成掩模434的工藝的最小平板印刷特征尺寸。修剪典型地以光阻氧等離子修剪工藝所進(jìn)行，但也可使用其他工藝。之后，圖37的結(jié)構(gòu)利用適當(dāng)?shù)脑鼗虿牧线M(jìn)行布植440，例如在圖27時(shí)所討論的那樣。此布植將產(chǎn)生相變化元件436，其具有大致管狀的外部442、環(huán)繞內(nèi)部或核心444。布植步驟使得外部442的重置變化溫度高于內(nèi)部444。外部442的重置變化溫度較佳地至少大于內(nèi)部444的重置變化溫度100℃。
經(jīng)修剪的平板印刷掩模438被移除，接著沉積如二氧化硅的氧化物，以生成氧化物層446，如圖39所示。接著針對(duì)圖39的結(jié)構(gòu)進(jìn)行化學(xué)機(jī)械研磨，以生成如圖40的結(jié)構(gòu)而生成表面448，表面448包括相變化元件436的外端450。之后，金屬位線452形成于表面448之上，位線452作為第二電極而以電極表面454接觸至相變化元件436的外端450。
圖41為簡(jiǎn)圖，示出大致圓柱狀的相變化元件436，其包括大致管狀的外部442與內(nèi)部444。相變化元件436的大致管狀外部442的剖面可為大致圓柱狀的剖面，如圖所示；然而，大致管狀外部442的其他剖面形狀也是可能的，包括規(guī)則或不規(guī)則的多邊形、與具有曲線及/或直線區(qū)段的形狀。
外部442作為內(nèi)部444的熱絕緣體，以幫助內(nèi)部444的變化。內(nèi)部444藉由通過電流而從大致結(jié)晶態(tài)變化至大致非晶態(tài)，其轉(zhuǎn)換溫度低于外部442的轉(zhuǎn)換溫度。內(nèi)部444具有中心區(qū)域456，其沿著內(nèi)部444的內(nèi)部設(shè)置。在內(nèi)部444進(jìn)行相變化之前，中心區(qū)域456可先從大致結(jié)晶態(tài)變化至大致非晶態(tài)，因?yàn)閮?nèi)部的端點(diǎn)被相鄰電極表面430，454所形成的散熱效應(yīng)而冷卻。因此，在使用時(shí)中心區(qū)域可能為內(nèi)部444中，唯一可以有效地從大致結(jié)晶態(tài)變化至大致非晶態(tài)的部分，并因此作為內(nèi)部444的相變化區(qū)域。然而，在其他實(shí)施例中，內(nèi)部444的全部或大部分可以從大致結(jié)晶態(tài)轉(zhuǎn)換為大致非晶態(tài)，使得內(nèi)部444的所有或全部可作為相變化區(qū)域。
電極452較佳地由氮化鈦所構(gòu)成。雖然其他如氮化鉭、氮化鋁鈦、或氮化鋁鉭等材料也可使用于電極452，然而由于氮化鈦可以與相變化材料GST形成良好接觸、廣泛地使用于半導(dǎo)體制造中、且在相變化材料變化的高溫時(shí)(典型地介于600至700℃)提供了良好的擴(kuò)散障礙，因此氮化鈦為優(yōu)選的材料。栓塞420，422與共同源極線424典型地由鎢所構(gòu)成。
在本發(fā)明描述中所使用的詞匯如之上、之下、頂、底等，僅用于使讀者更加了解本發(fā)明，而非用以限制本發(fā)明。
雖然本發(fā)明已參照較佳實(shí)施例加以描述，應(yīng)該了解的是，本發(fā)明并不限于其詳細(xì)描述的內(nèi)容。替換方式及修改方式已于先前描述中建議，并且其他替換方式及修改方式將為本領(lǐng)域的技術(shù)人員可想到的。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實(shí)質(zhì)上相同于本發(fā)明的組件結(jié)合而達(dá)成與本發(fā)明實(shí)質(zhì)上相同結(jié)果的，都不脫離本發(fā)明的精神范疇。因此，所有這些替換方式及修改方式意欲落在本發(fā)明于所附的權(quán)利要求
書及其等價(jià)物所界定的范疇之中。
任何在前文中提及的專利申請(qǐng)以及公開文本，均列為本申請(qǐng)的參考
權(quán)利要求
1.一種相變化存儲(chǔ)單元，該存儲(chǔ)單元為相變化存儲(chǔ)裝置的一部分，該相變化存儲(chǔ)單元包括第一與第二電極；相變化元件，其與該第一與第二電極電連接；該相變化元件的至少一部份包括較高重置轉(zhuǎn)換溫度部分以及較低重置轉(zhuǎn)換溫度部分；以及該較低重置轉(zhuǎn)換溫度部分包括相變化區(qū)域，該相變化區(qū)域藉由通過電流以從大致結(jié)晶態(tài)轉(zhuǎn)換至大致非晶態(tài)的轉(zhuǎn)換溫度，低于該較高重置變化溫度部分的轉(zhuǎn)換溫度。
2.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該較高重置轉(zhuǎn)換溫度部分的重置轉(zhuǎn)換溫度高于該低轉(zhuǎn)換重置溫度部分的重置轉(zhuǎn)換溫度至少100℃。
3.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該第一與第二電極的表面被一間隙所分隔；以及該相變化元件置于該第一與第二電極之間。
4.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該相變化元件包括大致為管狀的外部以及被該外部所包圍的內(nèi)部，該外部包括較高重置轉(zhuǎn)換溫度部分且該內(nèi)部包括較低重置轉(zhuǎn)換溫度部分。
5.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中當(dāng)該較高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度均為大致結(jié)晶態(tài)時(shí)，該較高重置轉(zhuǎn)換溫度部分的導(dǎo)熱性大于該較低重置轉(zhuǎn)換溫度部分的導(dǎo)熱性。
6.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中當(dāng)該較高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度均為大致結(jié)晶態(tài)時(shí)，該較高重置轉(zhuǎn)換溫度部分的導(dǎo)熱率至少比該較低重置轉(zhuǎn)換溫度部分的電阻率大50％。
7.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中當(dāng)該較高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度均為大致結(jié)晶態(tài)時(shí)，該較高重置轉(zhuǎn)換溫度部分的電阻率大于該較低重置轉(zhuǎn)換溫度部分的電阻率。
8.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中當(dāng)該較高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度均為大致結(jié)晶態(tài)時(shí)，該較高重置轉(zhuǎn)換溫度部分的電阻率至少比該較低重置轉(zhuǎn)換溫度部分的電阻率大50％。
9.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中當(dāng)該較高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度均為大致結(jié)晶態(tài)時(shí)，該較高重置轉(zhuǎn)換溫度部分的電阻值大于該較低重置轉(zhuǎn)換溫度部分的電阻值。
10.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中當(dāng)該較高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度均為大致結(jié)晶態(tài)時(shí)，該較高重置轉(zhuǎn)換溫度部分的電阻值至少比該較低重置轉(zhuǎn)換溫度部分的電阻值大50％。
11.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該相變化元件包括第一與第二較高重置轉(zhuǎn)換溫度部分，該二部分位于該較低重置轉(zhuǎn)換溫度部分的不同側(cè)。
12.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該較高重置轉(zhuǎn)換溫度部分內(nèi)布植有可布植元件，該可布植元件不存在于該較低重置轉(zhuǎn)換溫度部分內(nèi)。
13.如權(quán)利要求
12所述的相變化存儲(chǔ)單元，其中該可布植元件包括下列中至少一種碳、硅、氧、氮、以及鋁。
14.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該存儲(chǔ)材料包括選自下列組二種以上材料的組合物鍺、銻、碲、硒、銦、鈦、鎵、鉍、錫、銅、鈀、鉛、銀、硫、以及金。
15.如權(quán)利要求
1所述的相變化存儲(chǔ)單元，其中該第一與第二電極包括選自下列組的元素，其鈦、鎢、鉬、鋁、鉭、銅、鉑、銥、鑭、鎳、釕、及其合金。
16.一種相變化存儲(chǔ)單元，該存儲(chǔ)單元為相變化存儲(chǔ)裝置的一部份，該相變化存儲(chǔ)單元包括第一與第二電極，該二電極的表面由一間隙所分隔；相變化元件位于該第一與第二電極之間，并與該第一與第二電極電連接；該相變化元件包括大致為管狀的外部以及被該外部所包圍的內(nèi)部，該外部包括較高重置轉(zhuǎn)換溫度部分且該內(nèi)部包括較低重置轉(zhuǎn)換溫度部分，該較高重置轉(zhuǎn)換溫度部分的重置轉(zhuǎn)換溫度至少高于該較低重置轉(zhuǎn)換溫度部分的重置轉(zhuǎn)換溫度100℃以上；以及該較低重置轉(zhuǎn)換溫度部分包括相變化區(qū)域，該相變化區(qū)域藉由通過電流以從大致結(jié)晶態(tài)轉(zhuǎn)換至大致非晶態(tài)的轉(zhuǎn)換溫度，低于該較高重置轉(zhuǎn)換溫度部分的轉(zhuǎn)換溫度。
17.一種用以制造相變化存儲(chǔ)單元的方法，該存儲(chǔ)單元為相變化存儲(chǔ)裝置的一部分，該方法包括電連接第一與第二電極以及相變化元件，該相變化元件包括相變化材料；以及該電連接步驟提供較高重置轉(zhuǎn)換溫度部分與較低重置轉(zhuǎn)換溫度部分，該較低重置轉(zhuǎn)換溫度部分生成相變化區(qū)域，其可藉由通過電流于該二電極間而在大致結(jié)晶態(tài)與大致非晶態(tài)之間轉(zhuǎn)換。
18.如權(quán)利要求
17所述的方法，其中該電連接步驟包括形成該相變化元件于該第一與第二電極之間并與其接觸。
19.如權(quán)利要求
17所述的方法，其中該較高與較低重置轉(zhuǎn)換溫度部分提供步驟包括改變?cè)撓嘧兓拇笾鹿軤钔獠康南嘧兓牧系闹刂棉D(zhuǎn)換溫度。
20.如權(quán)利要求
17所述的方法，其中該重置轉(zhuǎn)換溫度改變步驟包括增加該相變化元件的該大致管狀外部的重置轉(zhuǎn)換溫度。
21.如權(quán)利要求
17所述的方法，其中該提供步驟包括改變?cè)撓嘧兓闹辽僖徊糠菹嘧兓牧系闹刂酶淖儨囟龋陨奢^高重置轉(zhuǎn)換溫度部分與該較低重置轉(zhuǎn)換溫度部分。
22.如權(quán)利要求
21所述的方法，其中該重置轉(zhuǎn)換溫度改變步驟包括于該相變化元件的一部份中布植材料，以改變?cè)摬糠值闹刂棉D(zhuǎn)換溫度。
23.如權(quán)利要求
21所述的方法，其中該重置轉(zhuǎn)換溫度改變步驟包括于該相變化元件的一部份中布植材料，以增加該部分的重置轉(zhuǎn)換溫度。
24.一種用以制造相變化存儲(chǔ)單元的方法，該存儲(chǔ)單元為相變化存儲(chǔ)裝置的一部分，該方法包括電連接第一與第二電極以及相變化元件，該相變化元件位于該第一與第二電極之間并與其接觸，該相變化元件包括相變化材料；改變?cè)撓嘧兓拇笾鹿軤钔獠康南噢D(zhuǎn)換材料的重置轉(zhuǎn)換溫度，以生成較高重置轉(zhuǎn)換溫度部分與較低重置轉(zhuǎn)換溫度部分，該較低重置轉(zhuǎn)換溫度部分包括相變化區(qū)域，其可藉由通過電流于該二電極間而在大致結(jié)晶態(tài)與大致非晶態(tài)之間轉(zhuǎn)換；以及該重置轉(zhuǎn)換溫度改變步驟包括以一材料布植于該相變化元件的外部中，以增加該外部的重置轉(zhuǎn)換溫度。
專利摘要
本發(fā)明涉及一種相變化存儲(chǔ)單元，此存儲(chǔ)單元為相變化存儲(chǔ)裝置的一部分，此相變化存儲(chǔ)單元包括第一與第二電極；相變化元件，其與此第一與第二電極電連接；此相變化元件的至少一部份包括較高重置轉(zhuǎn)換溫度部分以及較低重置轉(zhuǎn)換溫度部分；以及此較低重置轉(zhuǎn)換溫度部分包括相變化區(qū)域，此相變化區(qū)域藉由通過電流以從大致結(jié)晶態(tài)轉(zhuǎn)換至大致非晶態(tài)的轉(zhuǎn)換溫度，低于此較高重置變化溫度部分的轉(zhuǎn)換溫度。
文檔編號(hào)G11C11/56GK1996635SQ200610168985
公開日2007年7月11日 申請(qǐng)日期2006年12月19日
發(fā)明者龍翔瀾, 劉瑞琛, 陳士弘, 陳逸舟 申請(qǐng)人:旺宏電子股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan