專(zhuān)利名稱(chēng):應(yīng)力隔離溝槽半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及半導(dǎo)體制造領(lǐng)域，特別涉及一種應(yīng)力隔離溝槽半導(dǎo)體器件。
背景技術(shù)：
在互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetal-oxide semiconductor, CMOS)的制備過(guò)程中，經(jīng)常采用淺溝槽隔離(shallow trench isolation, STI)工藝將相鄰的NMOS 晶體管和PMOS晶體管隔尚。
如美國(guó)專(zhuān)利US7, 436，030中所述，隨著半導(dǎo)體尺寸的不斷縮小，STI已經(jīng)成為CMOS器件的一種優(yōu)選的電學(xué)隔離方法。這是因?yàn)镾TI應(yīng)力可以引起溝道區(qū)域的應(yīng)變，從而可以改善半導(dǎo)體器件的整體性能。然而，本領(lǐng)域技術(shù)人員已知的是，對(duì)于CMOS晶體管，STI應(yīng)力在改善一種類(lèi)型的器件，例如NMOS晶體管的性能時(shí)，同時(shí)會(huì)降低另一種類(lèi)型的器件，例如PMOS晶體管的性能。例如，張應(yīng)力STI可以通過(guò)增加電子的遷移率而改善NMOS晶體管的驅(qū)動(dòng)電流，然而同時(shí)也會(huì)減小載流子的遷移率，從而減小相鄰的PMOS的驅(qū)動(dòng)電流。
因此，需要一種新的STI工藝以及相應(yīng)的半導(dǎo)體器件，來(lái)解決傳統(tǒng)的STI工藝的這些問(wèn)題，從而在MOS晶體管中充分利用STI提供的應(yīng)力。

實(shí)用新型內(nèi)容

本實(shí)用新型解決的問(wèn)題是解決傳統(tǒng)應(yīng)力STI工藝只能提供單一類(lèi)型的MOS晶體管的驅(qū)動(dòng)電流的問(wèn)題，同時(shí)在MOS晶體管中充分利用STI提供的應(yīng)力。
為解決上述問(wèn)題，本實(shí)用新型提供了一種應(yīng)力隔離溝槽半導(dǎo)體器件，包括
硅基底；
位于所述硅基底中的第一溝槽和第二溝槽，所述第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直，所述第一溝槽中形成有第一介質(zhì)層，所述第一介質(zhì)層為張應(yīng)力介質(zhì)層，所述第二溝槽中形成有第二介質(zhì)層；
柵堆疊，位于所述第一溝槽和第二溝槽包圍的硅基底上，其下方的溝道長(zhǎng)度的方向平行于所述第一溝槽的延伸方向，其中，
所述硅基底的晶面指數(shù)為{100}，所述第一溝槽的延伸方向沿晶向〈110〉?？蛇x的，所述第二介質(zhì)層為低應(yīng)力介質(zhì)層。
可選的，所述低應(yīng)力介質(zhì)層的應(yīng)力不超過(guò)180Mpa。
可選的，所述低應(yīng)力介質(zhì)層為低應(yīng)力的氮化硅層、氧化硅層或二者的疊層結(jié)構(gòu)。
可選的，所述張應(yīng)力介質(zhì)層的張應(yīng)力為至少lGPa。[0015]可選的，所述張應(yīng)力介質(zhì)層為張應(yīng)力的氮化硅層、氧化硅層或二者的疊層結(jié)構(gòu)。
可選的，所述半導(dǎo)體器件為NMOS晶體管和/或PMOS晶體管。
當(dāng){100}硅片上的MOS晶體管溝道方向?yàn)椤?10〉方向時(shí)，對(duì)于MOS晶體管，在溝道寬度方向，張應(yīng)力既可以增強(qiáng)NMOS晶體管的性能，又可以增強(qiáng)PMOS晶體管的性能。與之相對(duì)地，在溝道長(zhǎng)度方向，PMOS晶體管和NMOS 晶體管的優(yōu)選應(yīng)力類(lèi)型是不同的。換句話說(shuō)，在溝道長(zhǎng)度方向，PMOS晶體管優(yōu)選壓應(yīng)力，NMOS晶體管優(yōu)選張應(yīng)力。
與現(xiàn)有技術(shù)相比，本實(shí)用新型的技術(shù)方案有如下優(yōu)點(diǎn)
本技術(shù)方案的應(yīng)力隔離溝槽半導(dǎo)體器件中，在平行于MOS晶體管的溝道長(zhǎng)度的方向的第一溝槽中填充有張應(yīng)力介質(zhì)層，也即在溝道寬度方向上，所述張應(yīng)力介質(zhì)層位于MOS晶體管的相對(duì)兩側(cè)，從而利用隔離溝槽結(jié)構(gòu)在MOS晶體管的溝道寬度方向提供張應(yīng)力，有利于提高M(jìn)OS晶體管的響應(yīng)速度，改善器件性能。而且本技術(shù)方案既可以適用于PMOS晶體管，又可以適用于NMOS晶體管，能夠提高整個(gè)CMOS工藝電路的性能。
進(jìn)一步的，在45nm工藝節(jié)點(diǎn)及其以下的半導(dǎo)體制造工藝中，為了簡(jiǎn)化柵極光刻，所有的柵極的延伸方向都是一致的，即MOS晶體管都具有一致的溝道長(zhǎng)度和溝道寬度的方向，因此本技術(shù)方案可以廣泛應(yīng)用于45nm工藝節(jié)點(diǎn)及其以下的半導(dǎo)體制造工藝中,在各個(gè)MOS晶體管的溝道寬度方向都提供張應(yīng)力，改善器件性能。由此可見(jiàn)，本發(fā)明的結(jié)構(gòu)和方法既充分利用應(yīng)力STI，又可以同時(shí)改善PMOS和NMOS晶體管的性能，操作簡(jiǎn)單，工業(yè)可應(yīng)用性強(qiáng)。


圖I是本實(shí)用新型應(yīng)力隔離溝槽半導(dǎo)體器件的形成方法實(shí)施例的流程示意圖；
圖2和圖3是本實(shí)用新型應(yīng)力隔離溝槽半導(dǎo)體器件的形成方法實(shí)施例的中間結(jié)構(gòu)的剖面圖；
圖4a至圖Sc是本實(shí)用新型應(yīng)力隔離溝槽半導(dǎo)體器件的形成方法實(shí)施例的各中間結(jié)構(gòu)的俯視圖和對(duì)應(yīng)的剖面圖。
圖9是本實(shí)用新型應(yīng)力溝槽半導(dǎo)體器件的形成方法實(shí)施例形成的半導(dǎo)體器件的俯視圖。
具體實(shí)施方式
現(xiàn)有技術(shù)中的應(yīng)力STI工藝只能用于改善單一類(lèi)型的晶體管的性能，而不能同時(shí)改善CMOS晶體管中所包括的兩種類(lèi)型的晶體管(即PMOS和NMOS晶體管)的性能，這使得傳統(tǒng)應(yīng)力STI工藝的應(yīng)用受到局限。
本技術(shù)方案在平行于MOS晶體管的溝道長(zhǎng)度方向的第一溝槽中填充有張應(yīng)力介質(zhì)層，也即在MOS晶體管的溝道寬度方向上，所述張應(yīng)力介質(zhì)層位于MOS晶體管的相對(duì)兩偵牝在MOS晶體管的溝道寬度方向提供張應(yīng)力，有利于提高M(jìn)OS晶體管的響應(yīng)速度，改善器件性能。而且本技術(shù)方案既可以同時(shí)適用于PMOS晶體管和NMOS晶體管，即可以適用于標(biāo)準(zhǔn)的CMOS工藝。
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。[0028]在以下描述中闡述了具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類(lèi)似推廣。因此本發(fā)明不受下面公開(kāi)的具體實(shí)施方式
的限制。
圖I示出了本發(fā)明實(shí)施例的應(yīng)力隔離溝槽半導(dǎo)體器件的形成方法的流程示意圖，如圖I所示，包括
步驟S11，提供娃基底；
步驟S12，在所述硅基底上形成第一溝槽和第二溝槽，所述第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直；
步驟S13，在所述第一溝槽中形成第一介質(zhì)層，所述第一介質(zhì)層為張應(yīng)力介質(zhì)層，在所述第二溝槽中形成第二介質(zhì)層；
步驟S14，在所述第一溝槽和第二溝槽包圍的硅基底上形成柵堆疊，所述柵堆疊 下方的溝道長(zhǎng)度的方向平行于所述第一溝槽的延伸方向，其中，所述硅基底的晶面指數(shù)為{100}，所述第一溝槽的延伸方向沿晶向〈110〉。
下面結(jié)合圖I和圖2至圖Sc對(duì)本發(fā)明的應(yīng)力隔離溝槽半導(dǎo)體器件的形成方法的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。
結(jié)合圖I和圖2,執(zhí)行步驟Sll,提供娃基底。具體的，如圖2所不,提供娃基底10,所述硅基底10的晶面指數(shù)優(yōu)選為{100}，即硅基底10的晶面指數(shù)屬于{100}族。作為非限制性的例子，本實(shí)施例中所述硅基底10的晶面指數(shù)為(100)。
結(jié)合圖I和圖3、圖4a至圖4c，執(zhí)行步驟S12，在所述硅基底上形成第一溝槽和第二溝槽，所述第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直。根據(jù)需要，所述第一溝槽和第二溝槽的數(shù)目可以分別設(shè)計(jì)為至少兩條。
首先參考圖3，在所述硅基底10上形成襯墊層11和硬掩膜層12，圖3為該步驟對(duì)應(yīng)的剖面圖。所述襯墊層11的材料例如可以為氧化硅，硬掩膜層12的材料例如可以為氮化硅，其中，硬掩膜層12可以用作后續(xù)刻蝕工藝的硬掩膜。
之后，在所述硅基底10上形成第一溝槽和第二溝槽，形成方法具體包括在所述硬掩膜層12上形成光刻膠層(圖中未示出)并圖形化，定義出第一溝槽和第二溝槽的圖形；以所述圖形化后的光刻膠層為掩膜，對(duì)所述襯墊層11和硬掩膜層12進(jìn)行刻蝕，并去除所述光刻膠層，去除光刻膠層的方法可以是灰化(Ashing)等；以刻蝕之后的硬掩膜層12為掩膜，對(duì)所述硅基底10進(jìn)行刻蝕，形成第一溝槽和第二溝槽。當(dāng)然，在其他實(shí)施例中，也可以不形成所述襯墊層11和硬掩膜層12，而是直接對(duì)所述硅基底10進(jìn)行光刻和刻蝕，以形成所述第一溝槽和第二溝槽。
圖4a示出了第一溝槽和第二溝槽形成后的硅基底10的俯視圖，圖4b為圖4a沿a_a’方向的剖視圖，圖4c為圖4a沿b_b’方向的剖視圖，結(jié)合圖4a至圖4c，所述第一溝槽13的延伸方向優(yōu)選為沿晶向〈110〉，即沿晶向族〈110〉的方向。作為非限制性的例子，本實(shí)施例中具體為沿晶向[110]方向延伸；所述第二溝槽14的延伸方向和第一溝槽13的延伸方向垂直。所述延伸方向指的是第一溝槽13和第二溝槽14在硅基底10的表面上的延伸方向。
結(jié)合圖I、圖5a至圖5c、圖6a至圖6c以及圖7a至圖7c，執(zhí)行步驟S13，在所述第一溝槽中形成第一介質(zhì)層，所述第一介質(zhì)層為張應(yīng)力介質(zhì)層，在所述第二溝槽中形成第二介質(zhì)層。
具體的，首先在所述第一溝槽和第二溝槽中形成低應(yīng)力介質(zhì)層15。圖5a為形成低應(yīng)力介質(zhì)層15后，所述娃基底10的俯視圖，圖5b為圖5a沿a_a’方向的剖視圖，圖5c為圖5a沿b-b’方向的剖視圖。結(jié)合圖5a至圖5c，在所述第一溝槽和第二溝槽中形成低應(yīng)力介質(zhì)層15 (例如通過(guò)沉積)并進(jìn)行平坦化，使其表面與所述硬掩膜層12的表面齊平，所述平坦化的方法可以是化學(xué)機(jī)械拋光(CMP )。在其他實(shí)施例中，若之前并未形成所述襯墊層11和硬掩膜層12，則平坦化至與所述硅基底10的表面齊平。
所述低應(yīng)力介質(zhì)層15為低應(yīng)力的氮化硅層、氧化硅層或是氮化硅層和氧化硅層的疊層結(jié)構(gòu)，其形成方法可以是等離子體增強(qiáng)型化學(xué)氣相沉積(PECVD)等。本領(lǐng)域技術(shù)人員應(yīng)該理解的是，所述低應(yīng)力是指低應(yīng)力介質(zhì)層15的應(yīng)力低于某一閾值，可以采用現(xiàn)有技術(shù)中常用的調(diào)節(jié)形成過(guò)程中的工藝參數(shù)，來(lái)實(shí)現(xiàn)對(duì)低應(yīng)力介質(zhì)層15的應(yīng)力的調(diào)節(jié)。優(yōu)選地，所述低應(yīng)力介質(zhì)層的應(yīng)力不超過(guò)180Mpa。
之后，去除所述第一溝槽中的低應(yīng)力介質(zhì)層15。圖6a為去除第一溝槽中的低應(yīng)力介質(zhì)層15之后的娃基底10的俯視圖，圖6b為圖6a沿a_a’方向的剖視圖，圖6c為圖6a沿b-b’方向的剖視圖，結(jié)合圖6a至圖6c，去除所述第一溝槽13中的低應(yīng)力介質(zhì)層15，使得所述第一溝槽13再次成為內(nèi)部清空的、并無(wú)填充材料的溝槽結(jié)構(gòu)。其中，去除所述第一溝槽13中的低應(yīng)力介質(zhì)層15的方法具體可以包括在所述硬掩膜層12的表面形成光刻膠層(圖中未示出)并圖形化，并定義出所述第一溝槽13的圖形；之后，以圖形化后的光刻膠層為掩膜進(jìn)行刻蝕，將第一溝槽13中的低應(yīng)力介質(zhì)層15去除，刻蝕方法可以為干法刻蝕或濕法刻蝕。
再之后，在所述第一溝槽中形成張應(yīng)力介質(zhì)層16。圖7a為在第一溝槽中形成張應(yīng)力介質(zhì)層16之后硅基底10的俯視圖，圖7b為圖7a沿a-a’方向的剖視圖，圖7c為圖7a沿b-b’方向的剖視圖。結(jié)合圖7a至圖7c，在所述第一溝槽中形成張應(yīng)力介質(zhì)層16 (例如通過(guò)沉積)并平坦化，使其表面與所述硬掩膜層12的表面齊平，所述平坦化方法可以是化學(xué)機(jī)械拋光。在其他實(shí)施例中，若之前并未形成所述襯墊層11和硬掩膜層12，則平坦化至與所述硅基底10的表面齊平。
所述張應(yīng)力介質(zhì)層16為張應(yīng)力的氮化硅層、氧化硅層或是氮化硅層和氧化硅層的疊層結(jié)構(gòu)，其形成方法可以是等離子體增強(qiáng)型化學(xué)氣相沉積等。本領(lǐng)域技術(shù)人員應(yīng)該理解的是，可以采用現(xiàn)有技術(shù)中常用的調(diào)節(jié)形成過(guò)程中的工藝參數(shù)，來(lái)實(shí)現(xiàn)對(duì)張應(yīng)力介質(zhì)層16的應(yīng)力類(lèi)型和應(yīng)力大小的調(diào)節(jié)。優(yōu)選地，所述張應(yīng)力介質(zhì)層的張應(yīng)力為至少lGPa。
需要說(shuō)明的是，對(duì)于步驟S13，在本發(fā)明的其他實(shí)施例中，還可以更換低應(yīng)力介質(zhì)層和張應(yīng)力介質(zhì)層的形成次序。例如，可以首先在所述第一溝槽和第二溝槽中形成張應(yīng)力介質(zhì)層；之后，去除所述第二溝槽中的張應(yīng)力介質(zhì)層；再之后，在所述第二溝槽中形成低應(yīng)力介質(zhì)層。
當(dāng)然，也可以先形成第一溝槽，直接向其中填充張應(yīng)力介質(zhì)層；之后，形成第二溝槽，直接向其中填充低應(yīng)力介質(zhì)層?；蛘?，可以先形成第二溝槽，直接向其中填充低應(yīng)力介質(zhì)層；之后，形成第一溝槽，直接向其中填充張應(yīng)力介質(zhì)層。
結(jié)合圖I和圖8a至圖8c，執(zhí)行步驟S14，在所述第一溝槽和第二溝槽包圍的硅基底上形成柵堆疊，所述柵堆疊下方的溝道長(zhǎng)度的方向平行于所述第一溝槽的延伸方向，其中，所述硅基底的晶面指數(shù)為{100}，所述第一溝槽的延伸方向沿晶向〈110〉。所述柵堆疊為一MOS晶體管的柵堆疊，所述溝道長(zhǎng)度指的是所述柵堆疊對(duì)應(yīng)的MOS晶體管的溝道長(zhǎng)度，下文中將進(jìn)行詳細(xì)說(shuō)明。
圖8a為形成MOS晶體管后所述娃基底10的俯視圖，圖8b為圖8a沿a_a’方向的剖視圖，圖8c為圖8a沿b-b’方向的剖視圖。結(jié)合圖8a至圖8c，所述MOS晶體管的形成過(guò)程例如可以包括去除所述硅基底10表面的襯墊層和硬掩膜層；在所述第一溝槽和第二溝槽包圍的硅基底10上形成柵堆疊17，所述柵堆疊17包括柵介質(zhì)層17a和柵電極17b，此外，所述柵堆疊17還可以包括位于柵介質(zhì)層17a和柵電極17b的側(cè)壁上的側(cè)墻(spacer)(圖中未示出)，所述柵堆疊17的延伸方向平行于所述第二溝槽的延伸方向；以所述柵堆疊17為掩膜，對(duì)所述第一溝槽和第二溝槽包圍的硅基底10進(jìn)行離子注入，在所述柵堆疊17兩側(cè)的硅基底10內(nèi)分別形成源區(qū)18和漏區(qū)19，所述離子注入的離子類(lèi)型由MOS晶體管的類(lèi)型決定，對(duì)于PMOS晶體管為P型離子，如硼離子，對(duì)于NMOS晶體管為N型離子，如磷離子。由源區(qū)18至漏區(qū)19的方向?yàn)闇系篱L(zhǎng)度的方向，該方向平行于所述第一溝槽的延伸方向；所述柵堆疊17的延伸方向?yàn)闇系缹挾鹊姆较?，該方向平行于所述第二溝槽的延伸方向?
至此，本實(shí)施例形成的應(yīng)力隔離溝槽半導(dǎo)體器件的結(jié)構(gòu)如圖8a至圖Sc所示，包括硅基底10 ;形成于所述硅基底10中的第一溝槽和第二溝槽，所述第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直，所述第一溝槽中填充有張應(yīng)力介質(zhì)層16，所述第二溝槽中填充有低應(yīng)力介質(zhì)層15 ；M0S晶體管，位于所述第一溝槽和第二溝槽包圍的硅基底10中，其溝道長(zhǎng)度的方向平行于所述第一溝槽的延伸方向。本實(shí)施例中，所述硅基底10的晶面指數(shù)為{100}，所述第一溝槽的延伸方向沿晶向〈110〉。
由于位于所述MOS晶體管的溝道寬度方向兩側(cè)的第一溝槽中填充有張應(yīng)力介質(zhì)層16，而在溝道長(zhǎng)度方向兩側(cè)的第二溝槽中填充有低應(yīng)力介質(zhì)層15，能夠選擇性地在溝道寬度方向提供張應(yīng)力，提高器件的響應(yīng)速度，改善器件性能。而且本實(shí)施例的技術(shù)方案能夠同時(shí)適用于PMOS晶體管和NMOS晶體管，因而可以與常規(guī)的CMOS工藝相結(jié)合，提高整個(gè)CMOS工藝電路中各器件的響應(yīng)速度。
圖9示出了本實(shí)施例形成的另一半導(dǎo)體器件的俯視圖，包括硅基底20 ;形成于所述硅基底20中的第一溝槽和第二溝槽，所述第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直，所述第一溝槽中填充有張應(yīng)力介質(zhì)層26，所述第二溝槽中填充有低應(yīng)力介質(zhì)層25 ;位于所述第一溝槽和第二溝槽包圍的硅基底20中的PMOS晶體管和NMOS晶體管，其溝道長(zhǎng)度的方向平行于所述第一溝槽的延伸方向，其中，所述PMOS晶體管包括柵堆疊27和位于所述柵堆疊27兩側(cè)的硅基底20中的源極和漏極，所述NMOS晶體管包括柵堆疊28和位于所述柵堆疊28兩側(cè)的硅基底20中的源極和漏極。所述硅基底20的晶面指數(shù)為{100}，所述第一溝槽的延伸方向沿晶向〈110〉。圖9僅是示意，僅包括了 I個(gè)PMOS晶體管和I個(gè)NMOS晶體管，在具體實(shí)施例中，可以根據(jù)需要形成多個(gè)PMOS晶體管和NMOS晶體管，并通過(guò)上層的互連結(jié)構(gòu)形成CMOS電路。
本技術(shù)方案的應(yīng)力隔離溝槽半導(dǎo)體器件中，在平行于MOS晶體管的溝道長(zhǎng)度的方向的第一溝槽中填充有張應(yīng)力介質(zhì)層，也即在溝道寬度方向上，所述張應(yīng)力介質(zhì)層位于MOS晶體管的相對(duì)兩側(cè)，從而利用隔離溝槽結(jié)構(gòu)在MOS晶體管的溝道寬度方向提供張應(yīng)力，有利于提高M(jìn)OS晶體管的響應(yīng)速度，改善器件性能。而且本技術(shù)方案既可以適用于PMOS晶體管，又可以適用于NMOS晶體管，能夠提高整個(gè)CMOS工藝電路的性能。
尤其需要說(shuō)明的是，對(duì)于45nm及其以下的工藝節(jié)點(diǎn)中，為了簡(jiǎn)化光刻工藝，在半導(dǎo)體制造過(guò)程中，各MOS晶體管的柵堆疊的延伸方向都是一致的，因而采用本實(shí)例的技術(shù)方案，可以在硅基底上形成所述第一溝槽和第二溝槽，且第一溝槽和第二溝槽相互交叉形成矩形網(wǎng)格狀，之后在第一溝槽和第二溝槽包圍形成的各個(gè)矩形區(qū)間中的硅基底上分別形成柵堆疊，各柵堆疊的延伸方向相同，從而能夠以較簡(jiǎn)單的工藝步驟完成CMOS工藝電路的形成過(guò)程。因此本發(fā)明的技術(shù)方案可以廣泛應(yīng)用于45nm工藝節(jié)點(diǎn)及其以下的半導(dǎo)體制造工藝中，在各個(gè)MOS晶體管的溝道寬度方向都提供張應(yīng)力，改善器件性能。由此可見(jiàn)，本發(fā)明的結(jié)構(gòu)和方法既充分利用應(yīng)力STI，又可以同時(shí)改善PMOS和NMOS晶體管的性能，操作簡(jiǎn)單，工業(yè)可應(yīng)用性強(qiáng)。
進(jìn)一步的，在形成MOS晶體管之后，本技術(shù)方案還可以與雙應(yīng)力襯層技術(shù)相結(jié)合，在NMOS晶體管上形成張應(yīng)力襯層，在PMOS晶體管上形成壓應(yīng)力襯層，從而進(jìn)一步提高器件 的響應(yīng)速度，改善器件性能。
本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種應(yīng)カ隔離溝槽半導(dǎo)體器件，其特征在于，包括 硅基底； 第一溝槽和第二溝槽，位于所述硅基底中，所述第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直，所述第一溝槽中形成有第一介質(zhì)層，所述第一介質(zhì)層為張應(yīng)カ介質(zhì)層，所述第二溝槽中形成有第二介質(zhì)層； 柵堆疊，位于所述第一溝槽和第二溝槽包圍的硅基底上，其下方的溝道長(zhǎng)度的方向平行于所述第一溝槽的延伸方向，其中， 所述硅基底的晶面指數(shù)為{100}，所述第一溝槽的延伸方向沿晶向〈110〉。
2.根據(jù)權(quán)利要求
I所述的應(yīng)力隔離溝槽半導(dǎo)體器件，其特征在于，所述第二介質(zhì)層為低應(yīng)カ介質(zhì)層。
3.根據(jù)權(quán)利要求
2所述的應(yīng)力隔離溝槽半導(dǎo)體器件，其特征在干，所述低應(yīng)力介質(zhì)層的應(yīng)カ不超過(guò)180Mpa。
4.根據(jù)權(quán)利要求
2所述的應(yīng)力隔離溝槽半導(dǎo)體器件，其特征在于，所述低應(yīng)力介質(zhì)層為低應(yīng)カ的氮化硅層、氧化硅層或二者的疊層結(jié)構(gòu)。
5.根據(jù)權(quán)利要求
I所述的應(yīng)力隔離溝槽半導(dǎo)體器件，其特征在于，所述張應(yīng)力介質(zhì)層為張應(yīng)カ的氮化硅層、氧化硅層或二者的疊層結(jié)構(gòu)。
6.根據(jù)權(quán)利要求
I所述的應(yīng)力隔離溝槽半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件為NMOS晶體管和/或PMOS晶體管。
專(zhuān)利摘要
提供了一種應(yīng)力隔離溝槽半導(dǎo)體器件，包括硅基底(10)(S11)；在硅基底上形成第一溝槽(13)和第二溝槽(14)，第二溝槽的延伸方向與所述第一溝槽的延伸方向垂直(S12)；在第一溝槽中形成第一介質(zhì)層，在第二溝槽中形成第二介質(zhì)層，第一介質(zhì)層為張應(yīng)力介質(zhì)層(16)(S13)；在第一溝槽和第二溝槽包圍的硅基底上形成柵堆疊(17)，柵堆疊下方的溝道長(zhǎng)度的方向平行于第一溝槽的延伸方向，其中硅基底的晶面指數(shù)為{100}，第一溝槽沿晶向<110>延伸(S14)。提高了器件的響應(yīng)速度，改善了器件性能。
文檔編號(hào)H01L21/8238GKCN202651086SQ201190000098
公開(kāi)日2013年1月2日 申請(qǐng)日期2011年1月27日
發(fā)明者尹海洲, 駱志炯, 朱慧瓏 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所導(dǎo)出引文BiBTeX, EndNote, RefMan