專利名稱:半導(dǎo)體基底的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域：
，特別涉及一種半導(dǎo)體基底。
背景技術(shù)：
在半導(dǎo)體制造技術(shù)中，形成阱區(qū)是必不可少的エ藝。下面結(jié)合
現(xiàn)有技術(shù)中阱區(qū)的形成方法，所述方法具體包括
參見圖I所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100包括第一隔離結(jié)構(gòu)111、第二隔離結(jié)構(gòu)112、第三隔離結(jié)構(gòu)113、第四隔離結(jié)構(gòu)114和第五隔離結(jié)構(gòu)115，所述隔離結(jié)構(gòu)用于隔離有源區(qū)。
參見圖2所示，在所述第二隔離結(jié)構(gòu)112和所述第三隔離結(jié)構(gòu)113之間的有源區(qū)之外的半導(dǎo)體襯底100上形成光刻膠120。
參見圖3所示，進行摻雜離子140注入。
參見圖4所示，在所述第二隔離結(jié)構(gòu)112和所述第三隔離結(jié)構(gòu)113之間的有源區(qū)內(nèi)形成第一阱區(qū)151，第一阱區(qū)151的深度一般大于所述隔離結(jié)構(gòu)的深度。
然而隨著半導(dǎo)體器件尺寸的不斷減小，隔離結(jié)構(gòu)的尺寸也隨之不斷減小。因此在形成第一阱區(qū)151的過程中，由于隔離結(jié)構(gòu)的尺寸很小，部分摻雜離子會發(fā)生橫向擴散(lateral scattering),即部分摻雜離子會穿過第二_離結(jié)構(gòu)112和第三_離結(jié)構(gòu)113,從而在第二隔離結(jié)構(gòu)112朝向第一隔離結(jié)構(gòu)111的ー側(cè)的中上部產(chǎn)生第一多余摻雜區(qū)域161，在第三隔離結(jié)構(gòu)113朝向第四隔離結(jié)構(gòu)114的ー側(cè)的中上部也產(chǎn)生第二多余摻雜區(qū)域162，且第一多余摻雜區(qū)域161和第二多余摻雜區(qū)域162的摻雜類型與第一阱區(qū)151的摻雜類型相同。
參見圖5所示，去除所述光刻膠120，得到包括第一阱區(qū)151、第一多余摻雜區(qū)域161和第二多余摻雜區(qū)域162的半導(dǎo)體器件。
參見圖6所示，采用同樣方法可在第一隔離結(jié)構(gòu)111和第二隔離結(jié)構(gòu)112之間的有源區(qū)內(nèi)、第三隔離結(jié)構(gòu)113和第四隔離結(jié)構(gòu)114之間的有源區(qū)內(nèi)、第四隔離結(jié)構(gòu)114和第五隔離結(jié)構(gòu)115之間的有源區(qū)內(nèi)同時形成第二阱區(qū)152。
類似地，在形成第二阱區(qū)152的過程中，同樣會在第二隔離結(jié)構(gòu)112朝向第三隔離結(jié)構(gòu)113的ー側(cè)的中上部產(chǎn)生第三多余摻雜區(qū)域163、在第三隔離結(jié)構(gòu)113朝向第二隔離結(jié)構(gòu)112的ー側(cè)的中上部產(chǎn)生第四多余摻雜區(qū)域164、在第四隔離結(jié)構(gòu)114朝向第三隔離結(jié)構(gòu)113的ー側(cè)的中上部產(chǎn)生第五多余摻雜區(qū)域165、在第四隔離結(jié)構(gòu)114朝向第五隔離結(jié)構(gòu)115的ー側(cè)的中上部產(chǎn)生第六多余摻雜區(qū)域166，且第三多余摻雜區(qū)域163、第四多余摻雜區(qū)域164、第五多余摻雜區(qū)域165和第六多余摻雜區(qū)域166的摻雜類型與第二阱區(qū)152的摻雜類型相同。
所述第一阱區(qū)151和所述第二阱區(qū)152的摻雜類型不同。如第一阱區(qū)151為N型離子摻雜，第二阱區(qū)152為P型離子摻雜，則第一多余摻雜區(qū)域161和第二多余摻雜區(qū)域162為N型離子摻雜，第三多余摻雜區(qū)域163、第四多余摻雜區(qū)域164、第五多余摻雜區(qū)域165和第六多余摻雜區(qū)域166為P型離子摻雜。
由于第五多余摻雜區(qū)域165、第六多余摻雜區(qū)域166和第二阱區(qū)152的摻雜類型相同，因此第五多余摻雜區(qū)域165基本不會對第三隔離結(jié)構(gòu)113和第四隔離結(jié)構(gòu)114之間的半導(dǎo)體器件的閾值電壓產(chǎn)生影響，第六多余摻雜區(qū)域166也基本不會對第四隔離結(jié)構(gòu)114和第五隔離結(jié)構(gòu)115之間的半導(dǎo)體器件的閾值電壓產(chǎn)生影響。
但是由于第一多余摻雜區(qū)域161與第二阱區(qū)152的摻雜類型不同，因此第一隔離結(jié)構(gòu)111和第二隔離結(jié)構(gòu)112之間的半導(dǎo)體器件的閾值電壓會發(fā)生變化。同樣，由于第三多余摻雜區(qū)域163與第一阱區(qū)151的摻雜類型不同，且第四多余摻 雜區(qū)域164與第一阱區(qū)151的摻雜類型不同，因此第二隔離結(jié)構(gòu)112和第三隔離結(jié)構(gòu)113之間的半導(dǎo)體器件的閾值電壓也會發(fā)生變化；由于第二多余摻雜區(qū)域162與第二阱區(qū)152的摻雜類型不同，因此第三隔離結(jié)構(gòu)113和第四隔離結(jié)構(gòu)114之間的半導(dǎo)體器件的閾值電壓也會發(fā)生變化。閾值電壓的變化勢必影響半導(dǎo)體器件的性能。
因此，如何在形成阱區(qū)的過程中，減小摻雜離子的橫向擴散引起的半導(dǎo)體器件閾值電壓變化就成為亟待解決的問題。

實用新型內(nèi)容

本實用新型解決的問題是提供一種半導(dǎo)體基底，去除穿過隔離結(jié)構(gòu)進行橫向擴散的摻雜離子，保證了半導(dǎo)體器件的閾值電壓穩(wěn)定。
為解決上述問題，本實用新型提供了一種半導(dǎo)體基底，包括
半導(dǎo)體襯底，所述半導(dǎo)體襯底包括隔離結(jié)構(gòu)，以隔離至少兩個有源區(qū)；
修正半導(dǎo)體區(qū)，所述修正半導(dǎo)體區(qū)嵌于至少部分?jǐn)?shù)目的所述有源區(qū)中，所述修正半導(dǎo)體區(qū)材料與所述半導(dǎo)體襯底材料不同，且所述修正半導(dǎo)體區(qū)的上表面至少與所述有源區(qū)的上表面齊平。
可選地，所述修正半導(dǎo)體區(qū)的下表面高于所述隔離結(jié)構(gòu)的下表面。
可選地，所述半導(dǎo)體襯底材料為Si、SiGe、SiC或Ge。
可選地，所述修正半導(dǎo)體區(qū)材料為Si、SiGe、SiC或Ge。
與現(xiàn)有技術(shù)相比，本實用新型具有以下優(yōu)點
本實用新型提供了一種半導(dǎo)體基底，其包括摻雜類型不同的半導(dǎo)體襯底和修正半導(dǎo)體區(qū)，該半導(dǎo)體基底中由于減少或去除了多余摻雜區(qū)域的數(shù)目，因此也能保證后續(xù)制備的半導(dǎo)體器件閾值電壓的穩(wěn)定。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。
圖I至圖6是現(xiàn)有技術(shù)制作半導(dǎo)體器件的結(jié)構(gòu)示意圖；
圖7是本申請實施例一提供的阱區(qū)的形成方法的流程示意圖；
圖8至圖16是本申請實施例一提供的阱區(qū)的形成方法的中間結(jié)構(gòu)的剖面圖；
圖17是本申請實施例ニ提供的阱區(qū)的形成方法的流程示意圖；[0030]圖18至圖22是本申請實施例ニ提供的阱區(qū)的形成方法的中間結(jié)構(gòu)的剖面圖；
圖23是本申請實施例三提供的半導(dǎo)體基底的結(jié)構(gòu)示意圖。
具體實施方式
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限 制。
正如背景技術(shù)部分所述，現(xiàn)有技術(shù)中隨著半導(dǎo)體器件尺寸的不斷減小，包括隔離結(jié)構(gòu)的半導(dǎo)體器件在形成摻雜區(qū)的過程中，部分摻雜離子會穿過隔離結(jié)構(gòu)發(fā)生橫向擴散，最終影響了半導(dǎo)體器件的閾值電壓。
針對上述缺陷，本發(fā)明提供了兩種阱區(qū)的形成方法，一個是在有源區(qū)內(nèi)形成阱區(qū)后，采用掩模覆蓋所述有源區(qū)，將所述有源區(qū)之外包括多余的摻雜區(qū)域半導(dǎo)體襯底去除，進而重新生長不含多余摻雜區(qū)域的半導(dǎo)體襯底；另一個是在有源區(qū)內(nèi)形成阱區(qū)后，在不破壞所述阱區(qū)的前提下，將全部或部分阱區(qū)上包括多余的摻雜區(qū)域的半導(dǎo)體襯底去除，進而重新生長不包含多余摻雜區(qū)域的半導(dǎo)體襯底。上述兩種方法都避免了多余的摻雜區(qū)域引起的半導(dǎo)體器件閾值電壓發(fā)生變化的現(xiàn)象，保證了半導(dǎo)體器件的閾值電壓穩(wěn)定。根據(jù)上述兩種方法，本發(fā)明還得到了一種半導(dǎo)體基底，其包括摻雜類型不同的半導(dǎo)體襯底和修正半導(dǎo)體區(qū)，該半導(dǎo)體基底中由于減少或去除了多余摻雜區(qū)域的數(shù)目，因此也能保證后續(xù)制備的半導(dǎo)體器件閾值電壓的穩(wěn)定。
下面結(jié)合附圖進行詳細(xì)說明。
實施例一
圖7示出了本實施例提供的阱區(qū)的形成方法的流程示意圖，所述阱區(qū)的形成方法包括
S11，在半導(dǎo)體襯底內(nèi)形成隔離區(qū)，以隔離有源區(qū)；
S12，選定至少ー個所述有源區(qū)，在選定的所述有源區(qū)內(nèi)形成第一阱區(qū)；
S13，以掩模覆蓋選定的所述有源區(qū)，刻蝕剩余的所述有源區(qū)，以形成凹槽；
S14，外延生長半導(dǎo)體材料，以填充所述凹槽形成修正半導(dǎo)體區(qū)。
圖8至圖16示出了本實施例阱區(qū)的形成方法的中間結(jié)構(gòu)的剖面圖，下面結(jié)合圖7和圖8至圖16對本實施例進行詳細(xì)描述。
結(jié)合圖7和圖8，執(zhí)行步驟S11，在半導(dǎo)體襯底200上形成隔離區(qū)，以隔離有源區(qū)。
具體的，所述半導(dǎo)體襯底200的材料可以是硅襯底(Si)、鍺硅襯底(SiGe)、碳化硅襯底(SiC)或鍺襯底(Ge)等。
具體地，所述隔離區(qū)由隔離結(jié)構(gòu)界定，所述隔離結(jié)構(gòu)可以為淺溝槽隔離結(jié)構(gòu)或者局部氧化硅隔離結(jié)構(gòu)。所述隔離結(jié)構(gòu)的數(shù)目可以為大于或等于2的任意整數(shù)。所述隔離結(jié)構(gòu)的具體制備方法對于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。
為簡單起見，本實施例中所述隔離結(jié)構(gòu)包括5個淺溝槽隔離結(jié)構(gòu)，分別為第一淺溝槽隔離結(jié)構(gòu)211、第二淺溝槽隔離結(jié)構(gòu)212、第三淺溝槽隔離結(jié)構(gòu)213、第四淺溝槽隔離結(jié)構(gòu)214和第五淺溝槽隔離結(jié)構(gòu)215。其中，第一淺溝槽隔離結(jié)構(gòu)211和第二淺溝槽隔離結(jié)構(gòu)用于隔離第一有源區(qū)，第二淺溝槽隔離結(jié)構(gòu)212和第三淺溝槽隔離結(jié)構(gòu)213用于隔離第二有源區(qū)，第三淺溝槽隔離結(jié)構(gòu)213和第四淺溝槽隔離結(jié)構(gòu)214用于隔離第三有源區(qū)，第四淺溝槽隔離結(jié)構(gòu)214和第五淺溝槽隔離結(jié)構(gòu)215用于隔離第四有源區(qū)。
接著執(zhí)行步驟S12，選定至少ー個所述有源區(qū)，在選定的所述有源區(qū)內(nèi)形成第一阱區(qū)。
本實施例中選定第一有源區(qū)、第三有源區(qū)和第四有源區(qū)。需要說明的是，在本發(fā)明的其他實施例中，還可以有其他不同的選擇，如 選擇ー個有源區(qū)、兩個有源區(qū)或所有的有源區(qū)等。
首先，在未選定的第二有源區(qū)上形成光刻膠220，參見圖9所示。其中，所述光刻膠220可以覆蓋第二有源區(qū)、全部或部分的第二淺溝槽隔離結(jié)構(gòu)212和/或全部或部分的第三淺溝槽隔離結(jié)構(gòu)213，所述光刻膠220也可以僅僅覆蓋第二有源區(qū)，只要所述光刻膠220不覆蓋選定的有源區(qū)即可。
然后，進行摻雜離子240注入，參見圖10所示。其中，當(dāng)?shù)谝悔鍏^(qū)的摻雜類型為P型時，所述摻雜離子240可以為In離子、|B離子或BF2離子；當(dāng)所述第一阱區(qū)的摻雜類型為N型時，所述摻雜離子240可以為As離子、P離子或Sb離子。
在進行摻雜離子注入后，去除所述光刻膠220，此時在選定的第一有源區(qū)、第三有源區(qū)內(nèi)和第四有源區(qū)內(nèi)分別形成了第一阱區(qū)251，參見圖11所示?；膳c背景技術(shù)所描述相同的原因，本實施例在形成第一阱區(qū)251的同時，也會在第二隔離結(jié)構(gòu)212朝向第三隔離結(jié)構(gòu)213 —側(cè)的中上部形成第一多余摻雜區(qū)域261、在第三隔離結(jié)構(gòu)213朝向第二隔離結(jié)構(gòu)212—側(cè)的中上部形成第二多余摻雜區(qū)域262，具體參見圖11。當(dāng)然，在第三隔離結(jié)構(gòu)213、第四隔離結(jié)構(gòu)214和第二隔離結(jié)構(gòu)212的各側(cè)壁上也會出現(xiàn)多余摻雜區(qū)域，圖11中未示出。
接著執(zhí)行步驟S13，以掩模覆蓋選定的第一有源區(qū)、第三有源區(qū)和第四有源區(qū)，刻蝕剩余的第二有源區(qū)，以形成凹槽。
參見圖12所示，首先在所述第一有源區(qū)、第三有源區(qū)和第四有源區(qū)上形成掩模270。其中，所述掩模270可以利用任何常規(guī)真空鍍膜技術(shù)獲得。例如原子層沉積(ALD)、物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、等離子體增強型化學(xué)氣相沉積(PECVD)エ藝。本實施例中利用低壓化學(xué)氣相沉積(LPCVD)エ藝，在高溫(約750攝氏度)條件下，經(jīng)由氨氣和ニ路硅烷反應(yīng)生成氮化硅(Si3N4)。
需要說明的是，所述掩模270在完全覆蓋選定的三個有源區(qū)的同時，還可以覆蓋部分或全部第一淺溝槽隔離結(jié)構(gòu)211、部分或全部第二淺溝槽隔離結(jié)構(gòu)212、部分或全部第三淺溝槽隔離結(jié)構(gòu)213、部分或全部淺溝槽隔離結(jié)構(gòu)214、部分或全部隔離結(jié)構(gòu)215，但所述掩模270不能覆蓋未選定的有源區(qū)。
參見圖13所示，選擇性刻蝕未覆蓋所述掩模270的第二有源區(qū)，以形成凹槽280。
本實施例中所述選擇性刻蝕具體可采用選擇性等離子刻蝕方法，該方法對本領(lǐng)域的技術(shù)人員是熟知的，故在此不再贅述。為了在形成凹槽280的過程中，將所述第一多余摻雜區(qū)域261和所述第二多余摻雜區(qū)域262去除，所述凹槽280的深度應(yīng)該大于或等于所述第一多余摻雜區(qū)域261或第二多余摻雜區(qū)域262的深度。[0058]此外，為了不破壞所述淺溝槽隔離結(jié)構(gòu)，所述凹槽280的深度還應(yīng)該小于或等于所述淺溝槽隔離結(jié)構(gòu)的深度，具體參見圖13所示。由于阱區(qū)的上表面一般高于隔離結(jié)構(gòu)的下表面，所述多余摻雜區(qū)域的下表面低于所述阱區(qū)的上表面，因此在保證凹槽280的深度小于或等于隔離結(jié)構(gòu)深度且大于或等于所述第一多余摻雜區(qū)域261或第二多余摻雜區(qū)域262深度的情況下，所述凹槽280的下表面可能高于所述第一阱區(qū)251的上表面，也可能等于所述第一阱區(qū)251的上表面，還可能低于所述第一阱區(qū)251的上表面。
接著執(zhí)行步驟S14，參見圖14所示，外延生長半導(dǎo)體材料290，以填充所述凹槽280形成修正半導(dǎo)體區(qū)。
其中，外延生長的所述半導(dǎo)體材料290可以為Si、SiGe、SiC或Ge。所述半導(dǎo)體材料290既可以與所述半導(dǎo)體襯底200的材料相同，也可以與所述半導(dǎo)體襯底200的材料不相同。
所述外延生長方法為選擇性外延生長方法，即只在凹槽280內(nèi)生長半導(dǎo)體材料 290，該技術(shù)對于本領(lǐng)域的技術(shù)人員是熟知的，在此不再贅述。
參見圖15所示，之后，本實施例還需要采用干法或濕法刻蝕以去除所述掩模，且還可以對所述半導(dǎo)體材料290進行平坦化處理(如采用化學(xué)機械研磨方法)，使所述凹槽280內(nèi)的半導(dǎo)體材料290的上表面與所述淺溝槽隔離結(jié)構(gòu)的上表面齊平，從而，在凹槽208內(nèi)形成了填滿半導(dǎo)體材料290的修正半導(dǎo)體區(qū)。所述的齊平既可以是嚴(yán)格意義上的完全位于同一水平面，也可以存在エ藝參數(shù)允許范圍內(nèi)的誤差。
進ー步地，參見圖16所示，本實施例還可以在所述半導(dǎo)體材料290中形成第二阱區(qū)252，即在剩余的第二有源區(qū)內(nèi)形成第二阱區(qū)252。所述第二阱區(qū)252和所述第一阱區(qū)251摻雜類型不同，即當(dāng)?shù)谝悔鍏^(qū)251為N型時，所述第二阱區(qū)252為P型；當(dāng)?shù)谝悔鍏^(qū)251為P型時，所述第二阱區(qū)252為N型。第二阱區(qū)的制備方法具體參考步驟S12，在此不再贅述。
至此完成第一阱區(qū)251和第二阱區(qū)252的制備。
本實施例在形成第一阱區(qū)251的過程中，將與第二阱區(qū)252摻雜類型不同的第一多余摻雜區(qū)域261和第二多余摻雜區(qū)域262去除，從而在第二阱區(qū)252上形成的半導(dǎo)體器件的閾值電壓不會受到摻雜離子橫向擴散的影響，保證了其性能的穩(wěn)定性。
實施例ニ
圖17示出了本實施例提供的阱區(qū)的形成方法的流程示意圖，所述阱區(qū)的形成方法包括
S21，在半導(dǎo)體襯底上形成隔離區(qū)，以隔離有源區(qū)；
S22，在所述有源區(qū)內(nèi)形成阱區(qū)；
S23，刻蝕所述有源區(qū)，以形成凹槽，所述凹槽的深度小于或等于所述阱區(qū)的深度；
S24，外延生長半導(dǎo)體材料，以填充所述凹槽形成修正半導(dǎo)體區(qū)。
本實施例中步驟S21與實施例一中步驟Sll相同，步驟S24與實施例一中步驟S14相同，本實施例與實施例一的區(qū)別僅在于步驟S22和步驟S23，下面主要對步驟S22和步驟S23進行詳細(xì)說明。
首先執(zhí)行步驟S21，參見圖18所示，本實施例在半導(dǎo)體襯底310上形成五個淺溝槽隔離結(jié)構(gòu)，以隔離四個有源區(qū)。
本實施例中步驟S21與實施例一中步驟Sll相同，最終形成第一淺溝槽隔離結(jié)構(gòu)311、第二淺溝槽隔離結(jié)構(gòu)312、第三淺溝槽隔離結(jié)構(gòu)313、第四淺溝槽隔離結(jié)構(gòu)314和第五淺溝槽隔離結(jié)構(gòu)315。其中，第一淺溝槽隔離結(jié)構(gòu)311和第二淺溝槽隔離結(jié)構(gòu)312用于隔離第一有源區(qū)，第二淺溝槽隔離結(jié)構(gòu)312和第三淺溝槽隔離結(jié)構(gòu)313用于隔離第二有源區(qū)，第三淺溝槽隔離結(jié)構(gòu)313和第四淺溝槽隔離結(jié)構(gòu)314用于隔離第三有源區(qū)，第四淺溝槽隔離結(jié)構(gòu)314和第五淺溝槽隔離結(jié)構(gòu)用于隔離第四有源區(qū)。
接著執(zhí)行步驟S22，參見圖19所示，在第一有源區(qū)和第三有源區(qū)內(nèi)形成第一阱區(qū) 351，且在第二有源區(qū)和第四有源區(qū)內(nèi)形成第二阱區(qū)352，第一阱區(qū)351和第二阱區(qū)352的摻雜類型不同。此處僅為舉例，在此不應(yīng)限制本發(fā)明的保護范圍，在本發(fā)明的其他實施例中，可以在所有有源區(qū)內(nèi)都形成第一阱區(qū)351或第二阱區(qū)352 ;也可以只在一個有源區(qū)內(nèi)形成第一阱區(qū)351，在剰余有源區(qū)內(nèi)形成第二阱區(qū)352，具體情況根據(jù)后續(xù)形成半導(dǎo)體器件的要求而定。
其中，所述第一阱區(qū)351和第二阱區(qū)352的具體形成方法同實施例一，在此不再贅述。第一阱區(qū)的深度和第二阱區(qū)的深度可以相等，也可以不相等。所述阱區(qū)的深度是指阱區(qū)的上表面與所述淺溝槽隔離結(jié)構(gòu)上表面之間的垂直距離。
再次參見圖19，基干與背景技術(shù)所描述相同的原因，本實施例在形成第一阱區(qū)351和第二阱區(qū)352的過程中，也會在第二淺溝槽隔離結(jié)構(gòu)312朝向第一淺溝槽隔離結(jié)構(gòu)311—側(cè)的中上部形成第一多余摻雜區(qū)域361，在第二淺溝槽隔離結(jié)構(gòu)312朝向第三淺溝槽隔離結(jié)構(gòu)313 —側(cè)的中上部形成第二多余摻雜區(qū)域362，在第三淺溝槽隔離結(jié)構(gòu)313朝向第ニ淺溝槽隔離結(jié)構(gòu)312 —側(cè)的中上部形成第三多余摻雜區(qū)域363，在第三淺溝槽隔離結(jié)構(gòu)313朝向第四淺溝槽隔離結(jié)構(gòu)314—側(cè)的中上部形成第四多余摻雜區(qū)域364，在第四淺溝槽隔離結(jié)構(gòu)314朝向第三淺溝槽隔離結(jié)構(gòu)313 —側(cè)的中上部形成第五多余摻雜區(qū)域365，在第四淺溝槽隔離結(jié)構(gòu)314朝向第五淺溝槽隔離結(jié)構(gòu)315—側(cè)的中上部形成第六多余摻雜區(qū)域366，且第一多余摻雜區(qū)域361、第四多余摻雜區(qū)域364和第五多余摻雜區(qū)域365的摻雜類型與第二阱區(qū)352的摻雜類型相同，第二多余摻雜區(qū)域362、第三多余摻雜區(qū)域363和第六多余摻雜區(qū)域366的摻雜類型與第一阱區(qū)351的摻雜類型相同。
執(zhí)行步驟S23，參見圖20所示，刻蝕每個所述有源區(qū)，以形成第一凹槽371、第二凹槽372、第三凹槽373和第四凹槽374，每個所述凹槽的深度小于或等于其對應(yīng)的阱區(qū)的深度。所述凹槽的深度是指凹槽的上表面與所述淺溝槽隔離結(jié)構(gòu)上表面之間的垂直距離。
本實施例中為了不破壞第一阱區(qū)351和第二阱區(qū)352的結(jié)構(gòu)，所以保證每個凹槽的深度小于或等于其對應(yīng)的阱區(qū)的深度。每個凹槽的具體刻蝕方法同實施例一，在此不再贅述。
此外，為了不破壞所述淺溝槽隔離結(jié)構(gòu)，所述凹槽的深度還小于或等于所述淺溝槽隔離結(jié)構(gòu)的深度，具體參見圖20所示。
最后執(zhí)行步驟S24，參見圖21所示，外延生長半導(dǎo)體材料390，以填充每個所述凹槽形成修正半導(dǎo)體區(qū)。
參見圖22所示，本實施例也可以對所述半導(dǎo)體材料390進ー步進行平坦化處理。
其中，外延生長的所述半導(dǎo)體材料390可以為Si、SiGe、SiC或Ge。所述半導(dǎo)體材料390既可以與所述半導(dǎo)體襯底300的材料相同，也可以與所述半導(dǎo)體襯底300的材料不相同。
本實施例中對凹槽內(nèi)的半導(dǎo)體材料390進行平坦化處理的步驟與實施例一相同，在此不再贅述。
本實施例在形成第一阱區(qū)351和第二阱區(qū)352后，無需掩模的作用，統(tǒng)ー對所有包括多余摻雜區(qū)域的半導(dǎo)體襯底進行刻蝕，且所述刻蝕不損壞已形成的阱區(qū)結(jié)構(gòu)，然后對刻蝕區(qū)域進行外延生長，得到包括阱區(qū)但不包括多余摻雜區(qū)域的半導(dǎo)體襯底。在后續(xù)形成半導(dǎo)體器件后，所有的半導(dǎo)體器件都不會受到摻雜離子橫向擴散作用的影響。因此本實施方法更簡單、成本更低、且能保證所有半導(dǎo)體器件閾值電壓的穩(wěn)定性。在本發(fā)明的另ー個實施例中，在所述有源區(qū)內(nèi)形成阱區(qū)之后，可以在部分?jǐn)?shù)目的阱區(qū)上形成掩模，從而對剩余的阱區(qū)進行選擇性刻蝕以形成凹槽，且保證凹槽的深度小于對應(yīng)阱區(qū)的深度；然后外延生長半導(dǎo)體材料，以填充每個所述凹槽；最后去除所述掩摸。此種實現(xiàn)方式可以實現(xiàn)對部分?jǐn)?shù)目的阱區(qū)對應(yīng)的多余摻雜區(qū)域進行去除，消除該部分多余摻雜區(qū)域的橫向擴散造成的對應(yīng)半導(dǎo)體器件的閾值電壓影響。
實施例三
參見圖23所示，本實施例提供了一種半導(dǎo)體基底，包括
半導(dǎo)體襯底400，所述半導(dǎo)體襯底400包括隔離結(jié)構(gòu)，以隔離有源區(qū)；
由上述實施例的方法中形成的修正半導(dǎo)體區(qū)420，所述修正半導(dǎo)體區(qū)420嵌于至少部分?jǐn)?shù)目的所述有源區(qū)中，所述修正半導(dǎo)體區(qū)420材料與所述半導(dǎo)體襯底400材料不同，且所述修正半導(dǎo)體區(qū)420的上表面至少與所述有源區(qū)的上表面齊平。
本實施例中所述半導(dǎo)體襯底400的材料可以為Si、SiGe、SiC或Ge。
為了便于說明和理解，在其中一個實施例中，如圖23所示，所述半導(dǎo)體襯底包括第一隔離結(jié)構(gòu)411、第二隔離結(jié)構(gòu)412、第三隔離結(jié)構(gòu)413和第四隔離結(jié)構(gòu)414，以隔離第一有源區(qū)431、第二有源區(qū)432和第三有源區(qū)433，且每個所述隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。需要說明的是，在本發(fā)明的其他實施例中，所述隔離結(jié)構(gòu)的數(shù)目可以為2以上的任意整數(shù)，所述隔離結(jié)構(gòu)也可以為其他隔離結(jié)構(gòu)，如局部氧化硅隔離結(jié)構(gòu)等。
其中，部分?jǐn)?shù)目的所述有源區(qū)內(nèi)還可以包括第一阱區(qū)(圖中未示出)，剰余的所述有源區(qū)內(nèi)還可以包括第二阱區(qū)(圖中未示出)，所述第一阱區(qū)和所述第二阱區(qū)的摻雜類型不同，且所述第一阱區(qū)和所述第二阱區(qū)的上表面低于或齊平于所述修正半導(dǎo)體區(qū)420的下表面。
本實施例中所述修正半導(dǎo)體區(qū)420的材料也可以為Si、SiGe、SiC或Ge，但所述修正半導(dǎo)體區(qū)420的材料與所述半導(dǎo)體襯底400的材料不相同，如當(dāng)半導(dǎo)體襯底400為的材料為Si時，所述修正半導(dǎo)體區(qū)420的材料可以為SiGe、SiC或Ge，但所述修正半導(dǎo)體區(qū)420的材料不能是Si。
本發(fā)明的實施例中，修正半導(dǎo)體區(qū)420的下表面高于各個所述隔離結(jié)構(gòu)下表面，這樣可以避免將隔離結(jié)構(gòu)之間已經(jīng)形成的阱區(qū)破壞。
本實施例中所述修正半導(dǎo)體區(qū)420嵌于所有的所述有源區(qū)中。在本發(fā)明的其他實施例中，所述修正半導(dǎo)體區(qū)420可以僅嵌于部分?jǐn)?shù)目的所述有源區(qū)中，剰余數(shù)目的所述有源區(qū)中仍是與修正半導(dǎo)體區(qū)420材料不同的半導(dǎo)體襯底400。[0097]本實施例中所述修正半導(dǎo)體區(qū)420的上表面與所述有源區(qū)的上表面齊平。在本發(fā)明的其他實施例中，所述420修正半導(dǎo)體區(qū)的上表面還可以高于所述有源區(qū)的上表面。
上述的半導(dǎo)體基底具體可采用實施例一或?qū)嵤├说姆椒ㄖ苽涞玫?，從而半?dǎo)體基底中去除了部分或全部的多余摻雜區(qū)域，保證了對應(yīng)半導(dǎo)體器件閾值電壓的穩(wěn)定性。
雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng) 當(dāng)以權(quán)利要求
所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體基底，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括隔離結(jié)構(gòu)，以隔離至少兩個有源區(qū)；其特征在于，所述半導(dǎo)體基底還包括修正半導(dǎo)體區(qū)，所述修正半導(dǎo)體區(qū)嵌于至少部分?jǐn)?shù)目的所述有源區(qū)中，所述修正半導(dǎo)體區(qū)材料與所述半導(dǎo)體襯底材料不同，且所述修正半導(dǎo)體區(qū)的上表面至少與所述有源區(qū)的上表面齊平。
2.根據(jù)權(quán)利要求
I所述的半導(dǎo)體基底，其特征在于，所述修正半導(dǎo)體區(qū)的下表面高于所述隔離結(jié)構(gòu)的下表面。
3.根據(jù)權(quán)利要求
I所述的半導(dǎo)體基底，其特征在于，所述半導(dǎo)體襯底材料為Si、SiGe,SiC 或 Ge。
4.根據(jù)權(quán)利要求
I所述的半導(dǎo)體基底，其特征在于，所述修正半導(dǎo)體區(qū)材料為Si、SiGe、SiC 或 Ge。
專利摘要
一種半導(dǎo)體基底，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括隔離結(jié)構(gòu)，以隔離至少兩個有源區(qū)；其特征在于，所述半導(dǎo)體基底還包括修正半導(dǎo)體區(qū)，所述修正半導(dǎo)體區(qū)嵌于至少部分?jǐn)?shù)目的所述有源區(qū)中，所述修正半導(dǎo)體區(qū)材料與所述半導(dǎo)體襯底材料不同，且所述修正半導(dǎo)體區(qū)的上表面至少與所述有源區(qū)的上表面齊平，所述修正半導(dǎo)體區(qū)的下表面高于所述隔離結(jié)構(gòu)的下表面。本實用新型去除了穿過隔離結(jié)構(gòu)進行橫向擴散的摻雜離子，保證了半導(dǎo)體器件的閾值電壓穩(wěn)定。
文檔編號H01L21/74GKCN202513135SQ201190000055
公開日2012年10月31日 申請日期2011年7月26日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學(xué)院微電子研究所導(dǎo)出引文BiBTeX, EndNote, RefMan