專利名稱:一種晶體管和包括該晶體管的半導體芯片的制作方法
技術(shù)領域：
本實用新型通常涉及半導體技術(shù)，更具體地涉及一種新型的晶體管和包括該晶體管的半導體芯片。
背景技術(shù)：
如圖I所示，在諸如MOS晶體管的制作過程中，在形成柵堆疊以及源漏區(qū)102之后，需要在源漏區(qū)102上形成金屬硅化物接觸，以便在晶體管源漏區(qū)和生產(chǎn)線后道工藝的鎢金屬接觸孔之間提供低阻連接。形成金屬硅化物接觸的具體步驟是，形成源漏區(qū)之后，在整個半導體結(jié)構(gòu)表面(包括柵堆疊、側(cè)墻111、源漏區(qū)102以及淺溝槽隔離STI 110)上淀積一層金屬，例如鎳或者鎳的合金層，之后進行退火，使得在晶體管源漏區(qū)102的表面內(nèi)形成一定厚度的鎳的硅化物層103，例如NiSi。該鎳的硅化物層103能夠降低源漏接觸電阻。但是在工藝過程中同時產(chǎn)生了下面的問題即，隨著晶體管不斷等比例微縮，柵極與作為源漏接觸孔的鎢金屬接觸孔之間距離越來越小，造成源漏延伸區(qū)108之間的溝道區(qū)與作為接觸區(qū)域的鎳的硅化物層103之間距離成比例微縮，這樣增大了鎳的硅化物層103中的鎳、甚至于沉積在側(cè)墻111上的鎳或鎳的合金層107中過多的鎳經(jīng)由源漏延伸區(qū)108進入溝道區(qū)的幾率，而形成漏電通道并妨礙成品率。
在圖I中示出了在正對側(cè)墻111下方的源漏延伸區(qū)108中形成的鎳管(nickelpipeS)109，例如從鎳的硅化物層103穿過源漏延伸區(qū)108到達溝道區(qū)的粗斜線所示。鎳管109可以認為是鎳經(jīng)過的漏電通道。
為此，在本領域中存在對于晶體管技術(shù)進行改進的迫切需要。

實用新型內(nèi)容

有鑒于此，本實用新型提供一種晶體管及其制作方法和包括該晶體管
的半導體芯片，其能夠解決或者至少緩解現(xiàn)有技術(shù)中存在的至少一部分缺陷。
根據(jù)本實用新型的第一個方面，提供了一種制作晶體管的方法，可以包括下列步驟
在半導體襯底上確定有源區(qū)，在所述有源區(qū)上形成柵疊層、主側(cè)墻和源漏區(qū)，所述主側(cè)墻環(huán)繞所述柵疊層，所述源漏區(qū)嵌于所述有源區(qū)中且自對準于所述主側(cè)墻的兩側(cè)；
環(huán)繞所述主側(cè)墻形成半導體側(cè)墻，并沿所述柵堆疊的寬度方向?qū)⑺霭雽w側(cè)墻的端部斷開以使得所述源漏區(qū)隔離；
在所述源漏區(qū)和半導體側(cè)墻表面覆蓋一層金屬或合金，并進行退火，以使得所述源漏區(qū)表面形成金屬硅化物，同時使得所述半導體側(cè)墻形成硅化物側(cè)墻。[0012]在本實用新型的一個實施例中，其中所述環(huán)繞所述主側(cè)墻形成半導體側(cè)墻，并沿所述柵堆疊的寬度方向?qū)⑺霭雽w側(cè)墻的端部斷開以使得所述源漏區(qū)隔離的步驟可以包括下面的步驟
在所述源漏區(qū)和主側(cè)墻的表面上形成阻擋層；
在所述阻擋層的表面上形成半導體層；
對所述半導體層進行刻蝕以形成環(huán)繞所述主側(cè)墻的半導體側(cè)墻；
將沿柵極寬度方向上所述半導體側(cè)墻的端部刻蝕去除，以避免源漏區(qū)導通；
將暴露的阻擋層去除。
在本實用新型的另一個實施例中，所述對所述半導體層進行刻蝕以形成環(huán)繞所述主側(cè)墻的半導體側(cè)墻的步驟中，優(yōu)選的，所述半導體側(cè)墻的高度低于所述主側(cè)墻的高度。
在本實用新型的又一個實施例中，其中所述有源區(qū)通過隔離結(jié)構(gòu)進行隔離，并且沿所述柵堆疊的寬度方向上，所述柵堆疊的端部位于所述隔離結(jié)構(gòu)之上；則所述將沿柵極寬度方向上所述半導體側(cè)墻的端部刻蝕去除的步驟可以包括將位于所述隔離結(jié)構(gòu)之上的半導體側(cè)墻刻蝕去除。
在本實用新型的再一個實施例中，所述在所述源漏區(qū)和半導體側(cè)墻表面覆蓋一層金屬或合金，并進行退火的步驟之后，所述方法可以進一步包括下面的步驟
去除未反應的金屬或合金。
在本實用新型的一個實施例中，所述在所述源漏區(qū)和半導體側(cè)墻表面覆蓋一層金屬或合金，并進行退火的步驟可以包括下面的步驟
在所述半導體襯底、源漏區(qū)、主側(cè)墻以及半導體側(cè)墻表面沉積一層金屬或合金，并進行退火。
在本實用新型的另一個實施例中，其中所述金屬或合金可以是Ni、Co、Ti或NiPt。
在本實用新型的又一個實施例中，其中所述阻擋層包括SiGe或非晶硅。
在本實用新型的再一個實施例中，其中所述半導體側(cè)墻的材料包括非晶硅或SiGe。
在本實用新型的又一個實施例中，其中所述阻擋層和半導體側(cè)墻的材料不同。
根據(jù)本實用新型的第二個方面，提供了一種晶體管，包括
位于半導體襯底上的有源區(qū)，位于所述有源區(qū)上的柵疊層、主側(cè)墻和源漏區(qū)，其中所述主側(cè)墻環(huán)繞所述柵疊層，所述源漏區(qū)嵌于所述有源區(qū)中且自對準于所述主側(cè)墻的兩側(cè)，其中所述晶體管還包括
硅化物側(cè)墻，所述硅化物側(cè)墻位于所述主側(cè)墻的兩側(cè)，并且沿所述柵堆疊的寬度方向上所述硅化物側(cè)墻的端部之間填充有介質(zhì)材料，以使得所述源漏區(qū)隔離。
在本實用新型的一個實施例中，其中所述源漏區(qū)的表面上還包括金屬硅化物層。
在本實用新型的另一個實施例中，其中所述硅化物側(cè)墻和所述主側(cè)墻之間包括阻擋層，所述阻擋層的材料可以包括SiGe或非晶硅。
在本實用新型的又一個實施例中，其中所述硅化物側(cè)墻由非晶硅或SiGe與金屬或合金退火反應后形成。
在本實用新型的再一個實施例中，其中所述硅化物側(cè)墻的高度低于所述主側(cè)墻。
在本實用新型的一個實施例中，其中所述硅化物側(cè)墻中包括Ni元素。[0036]在本實用新型的另一個實施例中，其中，所述有源區(qū)通過隔離結(jié)構(gòu)進行隔離，所述柵堆疊的端部位于所述隔離結(jié)構(gòu)之上；則在所述隔離結(jié)構(gòu)之上，所述硅化物側(cè)墻的端部之間為介質(zhì)材料。
根據(jù)本實用新型的第三個方面，提供了一種半導體芯片，包括如上所述的晶體管。
借助于本實用新型的新穎設計，使得在晶體管成比例縮小的情況下，在柵極主側(cè)墻的外圍進一步形成硅化物側(cè)墻。一方面將Ni或其他金屬大量反應生成硅化物側(cè)墻，另一方面增大了金屬經(jīng)由硅化物側(cè)墻和源漏延伸區(qū)進入溝道區(qū)的物理距離，減小了金屬例如鎳離子或者原子進入溝道區(qū)的可能性。這樣即保證了晶體管源漏區(qū)和生產(chǎn)線后道工藝的金屬接觸孔之間的低阻連接，又能減小因為金屬例如鎳離子或者原子進入溝道區(qū)造成的源漏區(qū)之間的漏電。


通過對結(jié)合附圖示出的實施例進行詳細說明，本實用新型的上述以及其他特征將更加明顯，其中
圖I示意性地示出了按照現(xiàn)有技術(shù)制作的晶體管的結(jié)構(gòu)剖示圖。
圖2示意性地示出了根據(jù)本實用新型一個實施例的制作晶體管方法的流程圖。
圖3至14示意性地示出了根據(jù)本實用新型一個實施例制作晶體管時各中間結(jié)構(gòu)的結(jié)構(gòu)剖示圖。
具體實施方式
首先需要指出的是，在本實用新型中提到的關于位置、方向和形狀的術(shù)語，諸如“上”、“下”、“左”、“右”等，是從附圖的紙面正面觀察時所指的方向。因此本實用新型中的“上”、“下”、“左”、“右”等關于位置、方向和形狀的術(shù)語僅僅表示附圖所示情況下的相對位置、方向和形狀關系，這只是出于說明的目的而給出的，并非意在限制本實用新型的范圍。
下面，將結(jié)合附圖對本實用新型提供的方案進行詳細地說明。圖3至圖14是以硅襯底作為實例示出，但本實用新型并不局限于示出的硅襯底的情形。襯底可以包括任何適合的半導體襯底材料，具體可以是但不限于硅、鍺、鍺化硅SiGe、S0I (絕緣體上硅)、碳化硅、砷化鎵或者任何III/ V族化合物半導體等。根據(jù)現(xiàn)有技術(shù)公知的設計要求(例如P型襯底或者η型襯底)，襯底可以包括各種摻雜配置。此外，襯底可以可選地包括外延層，可以被應力改變以增強性能。
如圖2和圖3所示，首先進行步驟S201，S卩，在半導體襯底301上確定有源區(qū)，在所述有源區(qū)上形成柵疊層、主側(cè)墻311和源漏區(qū)302，所述主側(cè)墻311環(huán)繞所述柵疊層，所述源漏區(qū)302嵌于所述有源區(qū)中且自對準于所述主側(cè)墻的兩側(cè)。優(yōu)選的，有源區(qū)可以通過隔離結(jié)構(gòu)進行分隔。對于本實用新型來說，隔離結(jié)構(gòu)優(yōu)選采用淺溝槽隔離(Shallow TrenchIsolation,STI) 310o 一般來說，在平行于柵堆疊的寬度方向上，各柵堆疊的兩個端部落在所述淺溝槽隔離310上。在圖3-6和圖8-14所示的圖中，柵堆疊的長度方向是指平行于紙面的左右方向(源區(qū)至漏區(qū)之間的方向)，柵堆疊的寬度方向是指垂直于紙面的方面。在圖3中未示出柵堆疊的兩個端部落在所述淺溝槽隔離310上的情形。對于本實用新型的實施例來說，也可以在形成柵堆疊之后，形成主側(cè)墻311之前進一步形成源漏延伸區(qū)308，所述源漏延伸區(qū)308嵌于所述有源區(qū)中且自對準于所述柵疊層兩側(cè)。在本實用新型的各個實施例中，柵疊層可以包括柵介質(zhì)層304、柵導體層305和蓋帽306。在本實用新型的晶體管中柵介質(zhì)層304可以由普通介質(zhì)材料(例如SiO2)或高k材料制作。所述高k材料例如可以是 Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2, LaAlO 中的一種或其組合。柵導體層305中使用的材料可以是摻雜或未摻雜的多晶硅、摻雜或未摻雜的多晶SiGe、非晶硅，和/或金屬(如Ti、Co、Ni、Al或W中的一種或其組合)等。如果柵介質(zhì)層304采用高k材料，那么柵導體層305采用金屬材料。覆蓋在柵導體層305上面的蓋帽306可以使用氮化硅等絕緣材料制作?？紤]到后面制作工藝中使用的刻蝕和沉積例如鎳或者鎳合金的工藝，優(yōu)選地在柵導體層305上制作由氮化硅材料制成的蓋帽306，這是由于除氫氟酸外，氮化硅不與其他無機酸反應，抗腐蝕能力強，并且不被鋁、鉛、錫、銀、黃銅、鎳等很多種熔融金屬或合金所浸潤或腐蝕?；谙嗤睦碛?，優(yōu)選的，環(huán)繞柵疊層周圍形成的主側(cè)墻311可由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅等材料制成。
本領域技術(shù)人員知曉的是，本實用新型晶體管中的有源區(qū)可以包括源漏區(qū)302、源漏延伸區(qū)308。本領域技術(shù)人員知曉的是，在晶體管工作期間，會在源漏延伸區(qū)308甚至于源漏區(qū)302之間形成緊靠柵介質(zhì)層304下方并位于有源區(qū)內(nèi)的溝道區(qū)。
接下來，請參考附圖4-10，描述步驟S202和步驟S203，即，環(huán)繞所述主側(cè)墻311形成半導體側(cè)墻，并沿所述柵堆疊的寬度方向?qū)⑺霭雽w側(cè)墻的端部斷開以使得所述源漏區(qū)302隔離；在所述源漏區(qū)302和半導體側(cè)墻表面覆蓋一層金屬或合金，并進行退火，以使得所述源漏區(qū)302表面形成金屬硅化物，同時使得所述半導體側(cè)墻形成硅化物側(cè)墻。
在制作本實用新型晶體管的一個實施例中，步驟S202可以包括下面的步驟
如在圖4中示出的，可以在所述源漏區(qū)302和主側(cè)墻311的表面上形成阻擋層312。在形成阻擋層312的過程中，為了制作便利，優(yōu)選的，可以在整個半導體結(jié)構(gòu)(包括淺溝槽隔離STI 310、源漏區(qū)302、主側(cè)墻311和柵疊層中的蓋帽306)的表面上同時均勻沉積一層阻擋層。圖4中示出了在整個表面上同時均勻沉積阻擋層312的情形。當然，在另一個實施例中，也可以僅在源漏區(qū)302和主側(cè)墻311的表面上形成阻擋層312。所述阻擋層可以使用非晶硅材料、SiGe材料或者是其他的導電材料。在該工藝階段中可以使用物理氣相沉積、化學氣相淀積、原子層淀積、磁控濺射、超高真空蒸發(fā)等方式進行沉積。本領域技術(shù)人員根據(jù)所使用的不同材料選擇不同的適當沉積工藝是容易做到的。本領域技術(shù)人員應當理解的是，淺溝槽隔離STI 310并不是實現(xiàn)本實用新型所必須的，本實用新型也可以在沒有使用淺溝槽隔離STI 310的情況下制作晶體管。
接著，參考圖5，在所述阻擋層312的表面上形成半導體層313。由于在圖4示出了阻擋層312完全覆蓋淺溝槽隔離310、源漏區(qū)302、主側(cè)墻311和蓋帽306整個表面的情形，因此圖5中示出的沉積在阻擋層312表面上的半導體層313同樣完全覆蓋了上述整個表面。正如在上面提到的，完全覆蓋整個表面僅僅是為了制作的便利進行的，并不意味著本實用新型形成的半導體層313必須完全覆蓋上述所有表面。備選的，本實用新型中形成的半導體層313只要能夠覆蓋源漏區(qū)302和主側(cè)墻311上形成的阻擋層312即可。所述半導體層313可以使用SiGe或非晶硅材料形成。在該工藝階段中可以使用物理氣相沉積、磁控濺射、超高真空蒸發(fā)等方式進行沉積。本領域技術(shù)人員根據(jù)所使用的不同材料選擇不同的適當沉積工藝是容易做到的。需要注意的是，為了達到后續(xù)刻蝕半導體層時對阻擋層的不同選擇比，所述半導體層313與阻擋層312的材料選擇為不同，即如果阻擋層312選擇的是非晶硅，那么半導體層313則優(yōu)選的是SiGe。
再接著，參考圖6，對所述半導體層313進行刻蝕以形成環(huán)繞所述主側(cè)墻311的半導體側(cè)墻313’。優(yōu)選的是，所述半導體側(cè)墻313’的高度低于所述主側(cè)墻311的高度，以免在半導體側(cè)墻313’高于主側(cè)墻311高度的情況下導致源漏區(qū)302上的兩端半導體側(cè)墻313’連接而導通。圖7A中示出了圍繞所制作晶體管周圍的淺溝槽隔離(STI) 310、源漏區(qū)302、柵疊層中的蓋帽306、圍繞蓋帽306的主側(cè)墻311和圍繞主側(cè)墻311的半導體層313的俯視圖。但此時半導體側(cè)墻將源漏區(qū)302導通，為了解決這個問題，需要將沿柵極寬度方向上所述半導體側(cè)墻的端部刻蝕去除，以避免源漏區(qū)302導通。或者說，如圖7A所示，將位于上下兩側(cè)的STI 310結(jié)構(gòu)之上的半導體側(cè)墻刻蝕去除，能夠?qū)⒃绰﹨^(qū)斷開，從而在所述源漏區(qū)302上形成分離的緊鄰所述主側(cè)墻311的半導體側(cè)墻313’。然后形成如圖7B所示的光刻膠圖案，具體方法可以是，在整個半導體結(jié)構(gòu)上旋涂光刻膠，然后進行曝光和顯影，使得光刻膠P僅保留在圖7B所示的位置上。在圖7B中，最后形成的光刻膠圖案從源區(qū)覆蓋到漏區(qū)，并且在沿著柵極長度的方向上，適當?shù)匮由斓絊TI 310上，以便更好地保護源漏區(qū)上的半導體側(cè)墻，而在柵極的寬度方向上的STI 310均被暴露出。在圖7C中，將暴露出的半導體層313刻蝕去除，從而形成需要形狀的半導體側(cè)墻313’。圖7C俯視圖中示出了在主側(cè)墻311兩側(cè)并在源漏區(qū)302上方形成的半導體側(cè)墻313’，而其余位置(主要是STI 310)上的半導體側(cè)墻都被去除的情形。上面形成半導體側(cè)墻313’僅僅是一個實例，圖7C中的半導體側(cè)墻313’也可以部分覆蓋到沿著柵極寬度方向上的STI結(jié)構(gòu)之上。本領域技術(shù)人員應當理解的是，根據(jù)不同的需要可以設計不同形狀和尺寸的半導體側(cè)墻313’。需要注意的是，在主側(cè)墻311兩側(cè)并在源漏區(qū)302上方形成的兩個半導體側(cè)墻313’應當是分離的，以免源漏區(qū)302導通而造成漏電。在圖7A — 7C中示出了有源區(qū)通過隔離結(jié)構(gòu)例如STI 310進行隔離，并且沿所述柵堆疊的寬度方向上，所述柵堆疊的端部位于所述隔離結(jié)構(gòu)例如STI 310之上。在這樣的情況下，所述將沿柵極寬度方向上所述半導體側(cè)墻313’的端部刻蝕去除的步驟包括了將位于所述隔離結(jié)構(gòu)例如STI 310之上的半導體側(cè)墻刻蝕去除。
下面，參考圖8，去除暴露出的阻擋層312以形成阻擋層側(cè)墻312’。本領域技術(shù)人員知曉的是，針對不同的阻擋層312材料，選擇適當?shù)目涛g劑來將未被半導體側(cè)墻313’覆蓋的阻擋層刻蝕掉以形成阻擋層側(cè)墻312’，例如可以采用選擇性干法刻蝕去除暴露的阻擋層。在此為了簡潔起見不再予以贅述。
參考圖9，在所述源漏區(qū)302和半導體側(cè)墻313’表面覆蓋一層金屬或合金，并進行退火，使得所述金屬或合金與所述半導體側(cè)墻313’和源漏區(qū)302反應。優(yōu)選的，在所述源漏區(qū)302和半導體側(cè)墻313’表面覆蓋一層金屬或合金，并進行退火的步驟可以包括在所述半導體襯底301、源漏區(qū)302、主側(cè)墻311以及半導體側(cè)墻313’表面沉積一層金屬或合金，并進行退火。為了制作的便利，進一步優(yōu)選的，可以在淺溝槽隔離STI 310、源漏區(qū)302、半導體側(cè)墻313’、主側(cè)墻311和柵疊層中的蓋帽306的整個表面上同時沉積金屬或合金，例如Ni,Co,Ti或NiPt，并在800-1100°C進行退火使得該源漏區(qū)302、半導體側(cè)墻313’與該金屬或合金反應。例如，在沉積Ni或NiPt的情況下，半導體側(cè)墻313’和嵌于半導體襯底301例如硅襯底中的源漏區(qū)302將與Ni反應而形成Ni的硅化物，例如NiSi、Ni2Si、Ni3Si等。在源漏區(qū)表面內(nèi)形成了金屬硅化物接觸，半導體側(cè)墻313’則形成了硅化物側(cè)墻。沉積的金屬
7和合金不同，形成的金屬硅化物也是不同的。此處形成相應金屬硅化物的目的在于提供后面工序形成的接觸孔與源漏區(qū)302之間的低阻連接。在此工藝過程中使用的沉積方法和相應參數(shù)、退火溫度、時間、氣氛等對于本領域技術(shù)人員來講根據(jù)所掌握的知識是不難確定的。
優(yōu)選的，所述阻擋層側(cè)墻312’和半導體側(cè)墻313’的材料不同。例如，在半導體側(cè)墻313’由非晶硅制成的情況下，在退火過程中例如Ni將擴散到非晶硅中而與之反應，從而形成Ni的硅化物，例如NiSi, Ni2Si' Ni3Si等。此時，阻擋層側(cè)墻312’則優(yōu)選地由SiGe制成，由于SiGe和非晶娃屬于兩種不同材料,具有不同的晶格結(jié)構(gòu)，Ni在兩種材料中的擴散速度是不同的。覆蓋在阻擋層側(cè)墻312’外側(cè)的半導體側(cè)墻313’勢必減小了 Ni擴散進入阻擋層側(cè)墻312’的可能性。另外，需要指出的是，借助于阻擋層側(cè)墻312’和半導體側(cè)墻313’的兩層結(jié)構(gòu)布置，使得擴散進入半導體側(cè)墻313’中的Ni相對于源漏延伸區(qū)之間的物理距離增加，這一點在后面還將提到。
之后，參考圖10，去除未反應的金屬或合金。在圖10中去除未反應的金屬或合金例如Ni之后，露出了最終形成的金屬硅化物層315。該金屬硅化物層315包括了下面的兩個部分即，在源漏區(qū)302內(nèi)形成的金屬硅化物接觸部分和覆蓋在主側(cè)墻311側(cè)面上的硅化物側(cè)墻部分。該金屬硅化物接觸部分和硅化物側(cè)墻部分是在上述退火工藝中同時形成的。
本領域技術(shù)人員根據(jù)所掌握的知識，根據(jù)不同的金屬或合金選擇適當?shù)目涛g劑來去除未反應的金屬或合金是容易實現(xiàn)的，在此不再贅述。
通過將制作本實用新型晶體管過程中的圖10與代表現(xiàn)有技術(shù)晶體管的圖I比較后可以發(fā)現(xiàn)，在本實用新型實施例中制作的半導體側(cè)墻一方面將與接觸的金屬(例如Ni或Ni基化合物)反應形成硅化物側(cè)墻，從而在很大程度上阻止了金屬進入溝道區(qū)；另一方面，半導體側(cè)墻也使得所述金屬與溝道區(qū)之間的距離增大。而現(xiàn)有技術(shù)圖I中鎳的硅化物層103距離源漏區(qū)102之間的溝道區(qū)更近。本實用新型的實施例采用形成金屬硅化物接觸的同時形成硅化物側(cè)墻的方法既保證了晶體管源漏區(qū)和生產(chǎn)線后道工藝的金屬接觸孔之間的低阻連接，又能減小因為金屬例如鎳離子或者原子進入溝道區(qū)造成的源漏區(qū)之間的漏電。
在上面的描述中，是以Ni作為實例進行的。本領域技術(shù)人員容易理解的是，對于不同的金屬或合金、不同的半導體側(cè)墻313’和阻擋層側(cè)墻312’材料、不同的源漏區(qū)302材料會得到不同的化合物。
為了進一步制作完整的晶體管，還可以包括下面的步驟，參考圖11，S卩，在整個半導體結(jié)構(gòu)上形成層間介電層316。然后，使用例如化學機械拋光CMP等工藝將所述層間介電層316平坦化，使得層間介電層316平坦化為較薄的層間介電層316’，如在圖12中示出的。
然后，參考圖13，在與所述源漏區(qū)302對應的層間介電層316’的區(qū)域中形成接觸溝槽317。本領域技術(shù)人員知曉的是，對于不同的層間介電層316’可以選擇不同的刻蝕劑進行刻蝕。由于在本實用新型中先前制作的硅化物側(cè)墻的存在，從而有效阻擋了在刻蝕層間介電層316’制作接觸溝槽317的過程中刻蝕劑對于主側(cè)墻311的腐蝕，這樣就降低了柵疊層中的柵與隨后形成的填充接觸溝槽的金屬之間短路的風險。在形成接觸溝槽317之后，將使得源漏區(qū)302中形成的金屬硅化物接觸，即Ni的硅化物暴露出來，例如在圖13中暴露的Ni的硅化物表面就是接觸溝槽317的下表面。
在層間介電層316’的區(qū)域中形成接觸溝槽317的步驟中，隨著晶體管尺寸的進一步等比例縮小，有可能會在層間介電層316’的區(qū)域中緊靠著硅化物側(cè)墻315形成接觸溝槽317 (圖13示出了這樣的情形)。由于硅化物側(cè)墻的表面是已經(jīng)形成Ni的硅化物的表面，這樣增大了 Ni的硅化物和接觸溝槽317中隨后填充的金屬之間的接觸面積，這樣進一步減小接觸電阻。
根據(jù)本實用新型一個實施例的制作晶體管的方法，還可以包括使用金屬填充所述接觸溝槽，并將填充的金屬平坦化以形成接觸塞。如圖14示出了平坦化后的接觸塞318。使用金屬填充所述接觸溝槽317可包括形成襯墊，以覆蓋該接觸溝槽317的側(cè)壁和底壁，該襯墊可為Ti/TiN或Ta/TaN ;再在襯墊上填充金屬材料，所填充的金屬材料可為Al、W、TiAl或Cu中的一種或其組合。
隨后，可以在本實用新型的基礎上繼續(xù)進行晶體管制作的后續(xù)工藝。這些后續(xù)工藝對于本領域技術(shù)人員來講是公知的，在此不再贅述。
本實用新型的另一目的還提供了一種新穎的晶體管。
如圖14所示，在本實用新型的一個實施例中，本實用新型的晶體管包括位于半導體襯底301上的有源區(qū)，位于所述有源區(qū)上的柵疊層、主側(cè)墻311和源漏區(qū)302，其中所述主側(cè)墻311環(huán)繞所述柵疊層，所述源漏區(qū)302嵌于所述有源區(qū)中且自對準于所述主側(cè)墻311的兩側(cè)。此外，本實用新型的晶體管還可以包括硅化物側(cè)墻，所述硅化物側(cè)墻位于所述主側(cè)墻311的兩側(cè)，并且沿所述柵堆疊的寬度方向上所述硅化物側(cè)墻的端部之間填充有介質(zhì)材料，以使得所述源漏區(qū)隔離。位于所述主側(cè)墻311兩側(cè)的硅化物側(cè)墻在很大程度上阻止了金屬進入溝道區(qū)，這是由于例如Ni的金屬或者合金被形成為硅化物側(cè)墻的一部分，從而降低了自由Ni原子或者離子經(jīng)由源漏延伸區(qū)進入溝道區(qū)的幾率。相對于現(xiàn)有技術(shù)例如圖I所示的晶體管來講，金屬Ni并沒有形成為硅化物例如NiSi，自由Ni原子或者離子是附著在側(cè)墻111的兩側(cè)，因此如在上面已經(jīng)提到的，自由Ni原子或者離子經(jīng)由源漏延伸區(qū)進入溝道區(qū)的幾率很高。
優(yōu)選的，在沿所述柵堆疊的寬度方向上所述硅化物側(cè)墻的端部之間填充的是絕緣的介質(zhì)材料，以使得所述源漏區(qū)隔離。
優(yōu)選的，在本實用新型另一實施例的晶體管中，所述源漏區(qū)302的表面上還包括金屬硅化物層。優(yōu)選的，該金屬硅化物層是嵌入在源漏區(qū)302內(nèi)的金屬硅化物接觸。
優(yōu)選的，所述硅化物側(cè)墻和所述主側(cè)墻311之間包括阻擋層，所述阻擋層包括SiGe或非晶硅。在硅化物側(cè)墻和所述主側(cè)墻311之間設置阻擋層可以進一步阻止硅化物側(cè)墻中例如Ni原子或者離子進入主側(cè)墻。
優(yōu)選的，所述硅化物側(cè)墻由非晶硅或SiGe與金屬或合金退火反應后形成。
優(yōu)選的，所述硅化物側(cè)墻的高度低于所述主側(cè)墻。
優(yōu)選的，所述硅化物側(cè)墻中包括Ni元素?？蛇x地，在本實用新型的實施例中，所述硅化物側(cè)墻中還可以包括Co、Ti或Pt等元素。
優(yōu)選的，所述有源區(qū)通過隔離結(jié)構(gòu)例如淺溝槽隔離STI 310進行隔離，所述柵堆疊的端部位于所述隔離結(jié)構(gòu)之上；此時在所述隔離結(jié)構(gòu)例如淺溝槽隔離STI 310之上，所述硅化物側(cè)墻的端部之間為介質(zhì)材料。優(yōu)選的，所述介質(zhì)材料是絕緣的介質(zhì)材料。[0073]本實用新型的再一目的還提供了一種新穎的半導體芯片，包括如圖15所示的晶體管。
需要指出的是，本實用新型說明書的上述公開內(nèi)容是以例如MOSFET晶體管的制作作為實例，本領域技術(shù)人員知曉的是，根據(jù)本實用新型的精神和原理，本實用新型的制作方法不限于MOSFET的情形，而是可以適用于雙極晶體管、結(jié)型場效應晶體管等其他類型晶體管和其他半導體器件。因此，本實用新型的保護范圍同樣涵蓋了制作半導體器件的方法，其包括上述的制作晶體管方法的步驟。
雖然已經(jīng)參考目前考慮到的實施例描述了本實用新型，但是應該理解本實用新型不限于所公開的實施例。相反，本實用新型旨在涵蓋所附權(quán)利要求
的精神和范圍內(nèi)所包括的各種修改和等同變型。以下權(quán)利要求
的范圍符合最廣泛解釋，以便包含所有這樣的修改及等同變型。
權(quán)利要求
1.一種晶體管，包括位于半導體襯底上的有源區(qū)，位于所述有源區(qū)上的柵疊層、主側(cè)墻和源漏區(qū)，其中所述主側(cè)墻環(huán)繞所述柵疊層，所述源漏區(qū)嵌于所述有源區(qū)中且自對準于所述主側(cè)墻的兩側(cè)，其特征在于，所述晶體管還包括硅化物側(cè)墻，所述硅化物側(cè)墻位于所述主側(cè)墻的兩側(cè)，并且沿所述柵堆疊的寬度方向上所述硅化物側(cè)墻的端部之間填充有介質(zhì)材料，以使得所述源漏區(qū)隔離，其中所述源漏區(qū)的表面上還包括金屬硅化物層。
2.根據(jù)權(quán)利要求
I所述的晶體管，其中所述硅化物側(cè)墻和所述主側(cè)墻之間包括阻擋層。
3.根據(jù)權(quán)利要求
2所述的晶體管，所述阻擋層的材料包括SiGe或非晶硅。
4.根據(jù)權(quán)利要求
I所述的晶體管，其中所述硅化物側(cè)墻由非晶硅或SiGe與金屬或合金退火反應后形成。
5.根據(jù)權(quán)利要求
I所述的晶體管，其中所述硅化物側(cè)墻的高度低于所述主側(cè)墻。
6.根據(jù)權(quán)利要求
I所述的晶體管，其中，所述硅化物側(cè)墻中包括Ni元素。
7.根據(jù)權(quán)利要求
I所述的晶體管，其中，所述有源區(qū)通過隔離結(jié)構(gòu)進行隔離，所述柵堆疊的端部位于所述隔離結(jié)構(gòu)之上；則在所述隔離結(jié)構(gòu)之上，所述硅化物側(cè)墻的端部之間為介質(zhì)材料。
8.一種半導體芯片，包括如權(quán)利要求
I至7之一所述的晶體管。
專利摘要
提供了一種晶體管和包括該晶體管的半導體芯片。該晶體管包括位于半導體襯底上的有源區(qū)，位于所述有源區(qū)上的柵疊層、主側(cè)墻和源漏區(qū)，其中所述主側(cè)墻環(huán)繞所述柵疊層，所述源漏區(qū)嵌于所述有源區(qū)中且自對準于所述主側(cè)墻的兩側(cè)，其特征在于，所述晶體管還包括硅化物側(cè)墻，所述硅化物側(cè)墻位于所述主側(cè)墻的兩側(cè)，并且沿所述柵堆疊的寬度方向上所述硅化物側(cè)墻的端部之間填充有介質(zhì)材料，以使得所述源漏區(qū)隔離，其中所述源漏區(qū)的表面上還包括金屬硅化物層。這樣減小了鎳原子或者離子經(jīng)由源漏延伸區(qū)進入溝道區(qū)導致晶體管失效的風險。
文檔編號H01L21/336GKCN202749347SQ201190000070
公開日2013年2月20日 申請日期2011年8月9日
發(fā)明者尹海洲, 羅軍, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所導出引文BiBTeX, EndNote, RefMan