本公開(kāi)的實(shí)施例涉及半導(dǎo)體，尤其涉及一種電容芯片結(jié)構(gòu)以及制造方法。

背景技術(shù)：

1、片式多層陶瓷電容器（multi-layer?ceramic?capacitors，mlcc）是由印好電極(內(nèi)電極)的陶瓷介質(zhì)膜片以錯(cuò)位的方式疊合起來(lái)，經(jīng)過(guò)一次性高溫?zé)Y(jié)形成陶瓷的芯片，再在芯片的兩端封上金屬層(外電極)，從而形成一個(gè)類似獨(dú)石的結(jié)構(gòu)體，故也叫獨(dú)石電容器。

2、目前片式多層陶瓷電容器中的電容芯片結(jié)構(gòu)的襯底多采用硅襯底，硅襯底的支撐強(qiáng)度不夠大，還需要對(duì)電容芯片結(jié)構(gòu)進(jìn)行二次封裝之后才能使用。

技術(shù)實(shí)現(xiàn)思路

1、本公開(kāi)提供了一種電容芯片結(jié)構(gòu)以及制造方法，以提高電容芯片結(jié)構(gòu)中襯底的支撐強(qiáng)度，降低封裝難度。

2、本公開(kāi)提供了一種電容芯片結(jié)構(gòu)的制造方法，包括：

3、提供玻璃襯底，所述玻璃襯底包括相對(duì)設(shè)置的第一表面和第二表面；

4、在所述玻璃襯底的第一表面形成第一導(dǎo)電層；

5、在所述第一導(dǎo)電層遠(yuǎn)離所述玻璃襯底的一側(cè)形成電容介質(zhì)層；所述電容介質(zhì)層還覆蓋所述第一導(dǎo)電層的側(cè)壁，所述電容介質(zhì)層設(shè)置有第一通孔，所述第一通孔貫穿所述電容介質(zhì)層且露出所述第一導(dǎo)電層的部分表面；

6、在所述電容介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)形成第二導(dǎo)電層；所述第二導(dǎo)電層的邊界相對(duì)于所述第一導(dǎo)電層的邊界向所述電容芯片結(jié)構(gòu)的中心內(nèi)縮；

7、在所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成絕緣層，所述絕緣層還覆蓋所述第二導(dǎo)電層的側(cè)壁、所述電容介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)和所述電容介質(zhì)層的側(cè)壁以及所述第一通孔的側(cè)壁；所述絕緣層設(shè)置有貫穿所述絕緣層的第二通孔和第三通孔，所述第二通孔露出所述第二導(dǎo)電層的部分表面；

8、形成第一電氣連接結(jié)構(gòu)，所述第一電氣連接結(jié)構(gòu)的中心部分位于所述第二通孔和所述第二導(dǎo)電層電連接，所述第一電氣連接結(jié)構(gòu)的邊緣部分位于所述絕緣層遠(yuǎn)離所述玻璃襯底的表面；

9、形成第二電氣連接結(jié)構(gòu)，所述第二電氣連接結(jié)構(gòu)的中心部分位于所述第三通孔和所述第一導(dǎo)電層電連接，所述第二電氣連接結(jié)構(gòu)的邊緣部分位于所述絕緣層遠(yuǎn)離所述玻璃襯底的表面。

10、可選的，提供玻璃襯底包括：

11、提供玻璃襯底的母板；

12、在所述玻璃襯底的第一表面形成第一導(dǎo)電層包括：

13、在所述玻璃襯底的母板的第一表面形成多個(gè)間隔設(shè)置的第一導(dǎo)電層；相鄰兩所述第一導(dǎo)電層之間為切割道；

14、在所述第一導(dǎo)電層遠(yuǎn)離所述玻璃襯底的一側(cè)形成電容介質(zhì)層包括：

15、在所述第一導(dǎo)電層遠(yuǎn)離所述玻璃襯底母板的一側(cè)形成電容介質(zhì)層；

16、在形成所述第一電氣連接結(jié)構(gòu)前還包括：將所述玻璃襯底的母板從所述切割道進(jìn)行切割，以切割成多個(gè)玻璃襯底子板，所述玻璃襯底子板作為單顆粒電容芯片結(jié)構(gòu)的玻璃襯底。

17、可選的，在所述電容介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)形成第二導(dǎo)電層時(shí)還包括：

18、形成第三導(dǎo)電層，所述第三導(dǎo)電層和所述第二導(dǎo)電層同層設(shè)置；

19、所述第三導(dǎo)電層和所述第二導(dǎo)電層通過(guò)所述絕緣層絕緣設(shè)置；

20、所述第三導(dǎo)電層的中心部分位于所述第一通孔且和所述第一導(dǎo)電層電連接，所述第三導(dǎo)電層的邊緣部分位于所述電容介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)；

21、所述第二電氣連接結(jié)構(gòu)的中心部分位于所述第三通孔，通過(guò)所述第三導(dǎo)電層和所述第一導(dǎo)電層電連接。

22、可選的，在所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成絕緣層包括：

23、所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成鈍化層，所述鈍化層還覆蓋所述第二導(dǎo)電層的側(cè)壁、所述電容介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)和所述電容介質(zhì)層的側(cè)壁以及所述第一通孔的側(cè)壁。

24、可選的，所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成鈍化層之后還包括：

25、在所述鈍化層遠(yuǎn)離所述第二導(dǎo)電層的一側(cè)形成緩沖層，所述緩沖層還覆蓋所述第二通孔以及所述第三通孔內(nèi)所述鈍化層的側(cè)壁。

26、可選的，在所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成絕緣層包括：

27、在所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成鈍化層，所述鈍化層還位于所述第三導(dǎo)電層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)；

28、所述鈍化層還覆蓋所述第二導(dǎo)電層的側(cè)壁、所述電容介質(zhì)層遠(yuǎn)離所述第一導(dǎo)電層的一側(cè)和所述電容介質(zhì)層的側(cè)壁以及所述第三導(dǎo)電層遠(yuǎn)離所述第一導(dǎo)電層的部分表面；

29、所述第三導(dǎo)電層和所述第二導(dǎo)電層通過(guò)所述鈍化層絕緣設(shè)置。

30、可選的，在所述第二導(dǎo)電層遠(yuǎn)離所述電容介質(zhì)層的一側(cè)形成鈍化層之后還包括：

31、在所述鈍化層遠(yuǎn)離所述第二導(dǎo)電層和所述第三導(dǎo)電層的一側(cè)形成緩沖層，所述緩沖層還覆蓋所述第二通孔以及所述第三通孔內(nèi)所述鈍化層的側(cè)壁。

32、可選的，所述電容芯片結(jié)構(gòu)在平行于第一表面的截面圖形包括兩個(gè)相對(duì)設(shè)置的第一長(zhǎng)邊和兩個(gè)相對(duì)設(shè)置的第一短邊，所述第一長(zhǎng)邊和第一短邊垂直設(shè)置，所述第一長(zhǎng)邊的長(zhǎng)度大于所述第一短邊的長(zhǎng)度；

33、所述第二通孔位于所述電容芯片結(jié)構(gòu)的第一端，所述第三通孔位于所述電容芯片結(jié)構(gòu)的第二端，所述電容芯片結(jié)構(gòu)的第一端指向所述電容芯片結(jié)構(gòu)的第二端的方向和所述第一長(zhǎng)邊平行設(shè)置。

34、可選的，形成第一電氣連接結(jié)構(gòu)包括：

35、在所述第二通孔內(nèi)以及所述絕緣層遠(yuǎn)離所述玻璃襯底的部分表面形成第四導(dǎo)電層；

36、在所述第四導(dǎo)電層遠(yuǎn)離所述絕緣層的一側(cè)形成第一焊盤。

37、可選的，在所述第四導(dǎo)電層遠(yuǎn)離所述絕緣層的一側(cè)形成第一焊盤包括：

38、在所述第四導(dǎo)電層遠(yuǎn)離所述絕緣層的一側(cè)形成，在所述第一表面的截面圖形包括兩個(gè)相對(duì)設(shè)置的第二長(zhǎng)邊和兩個(gè)相對(duì)設(shè)置的第二短邊的第一焊盤；

39、所述第二長(zhǎng)邊和所述第一短邊平行設(shè)置，所述第二短邊和所述第一長(zhǎng)邊平行設(shè)置，所述第二長(zhǎng)邊的長(zhǎng)度大于所述第二短邊的長(zhǎng)度；

40、所述第二短邊的長(zhǎng)度小于所述第一長(zhǎng)邊的長(zhǎng)度的三分之一。

41、可選的，所述第二短邊的長(zhǎng)度大于或等于所述第一長(zhǎng)邊的長(zhǎng)度的10%，且小于或等于所述第一長(zhǎng)邊的長(zhǎng)度的30%；

42、和/或，所述第二長(zhǎng)邊的長(zhǎng)度大于或等于所述第一短邊的長(zhǎng)度的40%，且小于或等于所述第一短邊的長(zhǎng)度的90%。

43、可選的，在所述電容芯片結(jié)構(gòu)的第一端的一側(cè)，靠近所述電容芯片結(jié)構(gòu)的第一端的所述第二長(zhǎng)邊和所述第一短邊之間的間距大于或等于15微米，且小于或等于40微米；

44、和/或，在所述電容芯片結(jié)構(gòu)的第一端的一側(cè)，所述第二短邊和所述第一長(zhǎng)邊之間的最短間距大于或等于15微米，且小于或等于40微米。

45、可選的，形成第二電氣連接結(jié)構(gòu)包括：

46、在所述第三通孔內(nèi)以及所述絕緣層遠(yuǎn)離所述玻璃襯底的部分表面形成第五導(dǎo)電層；

47、在所述第五導(dǎo)電層遠(yuǎn)離所述絕緣層的一側(cè)形成第二焊盤。

48、可選的，在所述第五導(dǎo)電層遠(yuǎn)離所述絕緣層的一側(cè)形成第二焊盤包括：

49、在所述第五導(dǎo)電層遠(yuǎn)離所述絕緣層的一側(cè)形成，在所述第一表面的截面圖形包括兩個(gè)相對(duì)設(shè)置的第三長(zhǎng)邊和兩個(gè)相對(duì)設(shè)置的第三短邊的第二焊盤；

50、所述第三長(zhǎng)邊和所述第一短邊平行設(shè)置，所述第三短邊和所述第一長(zhǎng)邊平行設(shè)置，所述第三長(zhǎng)邊的長(zhǎng)度大于所述第三短邊的長(zhǎng)度，所述第三短邊的長(zhǎng)度小于所述第一長(zhǎng)邊的長(zhǎng)度的三分之一。

51、可選的，所述第三短邊的長(zhǎng)度大于或等于所述第一長(zhǎng)邊的長(zhǎng)度的10%，且小于或等于所述第一長(zhǎng)邊的長(zhǎng)度的30%；

52、和/或，所述第三長(zhǎng)邊的長(zhǎng)度大于或等于所述第一短邊的長(zhǎng)度的40%，且小于或等于所述第一短邊的長(zhǎng)度的90%。

53、可選的，在所述電容芯片結(jié)構(gòu)的第二端的一側(cè)，靠近所述電容芯片結(jié)構(gòu)的第二端的所述第三長(zhǎng)邊和所述第一短邊之間的間距大于或等于15微米，且小于或等于40微米；

54、和/或，在所述電容芯片結(jié)構(gòu)的第一端的一側(cè)，所述第三短邊和所述第一長(zhǎng)邊之間的最短間距大于或等于15微米，且小于或等于40微米。

55、可選的，所述第一焊盤的厚度大于或等于15微米，且小于或等于60微米。

56、可選的，所述第二焊盤的厚度大于或等于15微米，且小于或等于60微米。

57、可選的，所述第二導(dǎo)電層的邊界相對(duì)于所述第一導(dǎo)電層的邊界向所述電容芯片結(jié)構(gòu)的中心內(nèi)縮的數(shù)值大于或等于3微米。

58、可選的，所述玻璃襯底的母板的平面尺寸包括550×650?mm、680×880?mm、730×920?mm、1100×1300?mm以及1300×1500?mm中的任意一種。

59、可選的，將所述玻璃襯底的母板從所述切割道進(jìn)行切割，以切割成多個(gè)玻璃襯底包括：

60、將所述玻璃襯底的母板從所述切割道進(jìn)行切割，以切割成n個(gè)玻璃襯底，所述n的數(shù)量大于或等于4個(gè)，且小于或等于20個(gè)。

61、本公開(kāi)還提供了一種電容芯片結(jié)構(gòu)，通過(guò)本公開(kāi)上述實(shí)施例任意所述的電容芯片結(jié)構(gòu)的制造方法制備而成。

62、本公開(kāi)實(shí)施例提供的電容芯片結(jié)構(gòu)的制造方法，選取玻璃襯底作為襯底，其相對(duì)硅襯底可以提供更大的結(jié)構(gòu)強(qiáng)度，使得電容芯片結(jié)構(gòu)無(wú)需二次封裝來(lái)提高其結(jié)構(gòu)強(qiáng)度，降低了封裝難度，并且使得電容芯片結(jié)構(gòu)具有更好的品質(zhì)因子（q值）。其中，電容介質(zhì)層用于絕緣第一導(dǎo)電層和第二導(dǎo)電層，第一導(dǎo)電層作為電容的第一個(gè)極板，通過(guò)第二電氣連接結(jié)構(gòu)獲取電信號(hào)；第二導(dǎo)電層作為電容的第二個(gè)極板，通過(guò)第一電氣連接結(jié)構(gòu)獲取電信號(hào)。第二導(dǎo)電層的邊界相對(duì)于第一導(dǎo)電層的邊界向電容芯片結(jié)構(gòu)的中心內(nèi)縮，以便通過(guò)電容介質(zhì)層覆蓋第一導(dǎo)電層與第二電氣連接結(jié)構(gòu)的非電連接部分的表面和側(cè)壁，對(duì)第一導(dǎo)電層和第二導(dǎo)電層實(shí)現(xiàn)更好的電隔離。其中，絕緣層覆蓋電容介質(zhì)層未被第二導(dǎo)電層覆蓋的表面和側(cè)壁，絕緣層還覆蓋第二導(dǎo)電層與第一電氣連接結(jié)構(gòu)的非電連接部分的表面和側(cè)壁，以及第一導(dǎo)電層與第二電氣連接結(jié)構(gòu)的非電連接部分的表面，電容介質(zhì)層和絕緣層對(duì)電容芯片結(jié)構(gòu)起到了絕緣封裝的作用。且第一電氣連接結(jié)構(gòu)和第二電氣連接結(jié)構(gòu)位于電容芯片結(jié)構(gòu)的同一表面，降低了電容芯片結(jié)構(gòu)的貼裝難度，便于與其他電氣元件實(shí)現(xiàn)電連接。

63、應(yīng)當(dāng)理解，本部分所描述的內(nèi)容并非旨在標(biāo)識(shí)本公開(kāi)的實(shí)施例的關(guān)鍵或重要特征，也不用于限制本公開(kāi)的范圍。本公開(kāi)的其它特征將通過(guò)以下的說(shuō)明書而變得容易理解。