本發(fā)明涉及半導體，尤其是涉及一種半導體裝置和半導體裝置的制造方法。

背景技術(shù)：

1、rc-igbt(逆導型絕緣柵型雙極晶體管reverse?conducting-insulated?gatebipolar?transistor)是指在單個芯片上集成了igbt(絕緣柵型雙極晶體管insulatedgate?bipolar?transistor)和frd(快恢復二極管fast?recovery?diode)。一般而言，行業(yè)中通常將igbt和frd通過集總式或分布式的方法，集成在芯片的元胞區(qū)，二者共用終端，從而實現(xiàn)了集成度較高的rc-igbt，無需再通過封裝將igbt和frd兩個分立器件連接起來。

2、在相關(guān)技術(shù)中，rc-igbt的結(jié)構(gòu)設(shè)計不夠合理，frd在由導通狀態(tài)轉(zhuǎn)變?yōu)殛P(guān)斷狀態(tài)的過程里，其內(nèi)部存儲的非平衡載流子會被釋放出來，從而產(chǎn)生一個較大的反向恢復電流，并導致較大的開關(guān)損耗。另外，當frd發(fā)生動態(tài)雪崩，局部集中的電流可能會使薄弱區(qū)域發(fā)生燒毀，進而損壞器件。

技術(shù)實現(xiàn)思路

1、本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一。為此，本發(fā)明的一個目的在于提出一種半導體裝置，該半導體裝置的工作性能更佳。

2、本發(fā)明的另一個目的在于提出一種半導體裝置的制造方法。

3、根據(jù)本發(fā)明實施例的半導體裝置，包括：基體，所述基體具有第一主面及與第一主面相反側(cè)的第二主面，所述第一主面和所述第二主面在第一方向上間隔設(shè)置；第一導電類型的漂移層，所述漂移層設(shè)置于所述基體且位于第一主面和第二主面之間；第二導電類型的基極層，所述基極層設(shè)置于所述漂移層朝向所述第一主面的一側(cè)，所述基極層的上表面構(gòu)成所述第一主面的一部分，所述基極層厚度從所述第一主面沿第一方向朝向第二主面延伸設(shè)置；溝槽，所述溝槽厚度方向上從所述第一主面將所述基極層貫穿而到達所述漂移層，所述溝槽的長度方向在所述半導體裝置的第二方向上延伸，所述溝槽為多個，多個所述溝槽在所述半導體裝置的第三方向上間隔設(shè)置，其中，所述第一方向、所述第二方向和所述第三方向相互垂直；氧化層，所述半導體裝置具有快恢復二極管區(qū)域和絕緣柵雙極晶體管區(qū)域，所述絕緣柵雙極晶體管區(qū)域周向環(huán)繞設(shè)置于所述快恢復二極管區(qū)域的外側(cè)，多個所述溝槽包括多個第一溝槽和多個第二溝槽，所述快恢復二極管區(qū)域中設(shè)置有多個所述第一溝槽，所述絕緣柵雙極晶體管區(qū)域中設(shè)置有多個所述第二溝槽，所述第一溝槽包括第一溝槽部和第二溝槽部，所述第一溝槽部位于所述第二溝槽部更加靠近所述第一主面的一側(cè)，所述氧化層設(shè)置于所述第二溝槽部的內(nèi)壁；第一導電類型的多晶硅，所述多晶硅設(shè)置于所述第一溝槽內(nèi)，所述第二溝槽部內(nèi)壁的所述氧化層將所述第二溝槽部中的所述多晶硅與所述基極層隔開，所述第一溝槽部中的所述多晶硅與所述基極層相接觸；介質(zhì)層，所述介質(zhì)層設(shè)置于所述第一主面；發(fā)射極金屬層，所述發(fā)射極金屬層設(shè)置于所述介質(zhì)層遠離所述第一主面的一側(cè)，所述發(fā)射極金屬層至少部分地穿過所述介質(zhì)層與所述基極層相接觸，所述發(fā)射極金屬層與所述多晶硅電連接。

4、由此，通過對快恢復二極管區(qū)域的第一溝槽進行優(yōu)化，使氧化層僅設(shè)置于第一溝槽的第二溝槽部的內(nèi)壁，第一溝槽部中的多晶硅與基極層相接觸，發(fā)射極金屬層至少部分地與多晶硅電連接，這樣在不影響半導體裝置的正常工作的前提下，使載流子可以在第一溝槽部中的多晶硅與基極層之間流動，從而提高快恢復二極管區(qū)域正向?qū)ㄖ械目昭ㄗ⑷胄?，以及提高快恢復二極管區(qū)域反向恢復時的空穴抽取效率，進而可以進一步地提高動態(tài)雪崩耐量，以及降低反向恢復電流、減少反向恢復時間，進一步地提升半導體裝置的工作性能。

5、在本發(fā)明的一些示例中，所述第一溝槽部第三方向的寬度大于所述第二溝槽部第三方向的寬度。

6、在本發(fā)明的一些示例中，所述第一溝槽部第三方向的寬度為d1，所述第二溝槽部第三方向的寬度為d2，d1和d2滿足關(guān)系式：d2＜d1＜2.5d2。

7、在本發(fā)明的一些示例中，所述第一溝槽部第一方向的厚度小于所述第二溝槽部第一方向的厚度。

8、在本發(fā)明的一些示例中，所述半導體裝置還包括過渡區(qū)域，所述過渡區(qū)域周向環(huán)繞設(shè)置于所述快恢復二極管區(qū)域的外側(cè)，所述過渡區(qū)域位于所述快恢復二極管區(qū)域和所述絕緣柵雙極晶體管區(qū)域之間，所述過渡區(qū)域也設(shè)置有多個所述第一溝槽。

9、在本發(fā)明的一些示例中，所述半導體裝置還包括連接溝槽，所述連接溝槽厚度方向上從所述第一主面將所述基極層貫穿而到達所述漂移層，所述連接溝槽的長度方向在所述半導體裝置的第三方向上延伸，所述連接溝槽位于多個所述第一溝槽第二方向的端部且與多個所述第一溝槽第二方向的端部均相互連通，所述多晶硅設(shè)置于所述連接溝槽內(nèi)，所述連接溝槽中的所述多晶硅與所述第一溝槽中的所述多晶硅相接觸，所述發(fā)射極金屬層至少部分地穿設(shè)所述介質(zhì)層且與所述連接溝槽中的所述多晶硅相接觸。

10、在本發(fā)明的一些示例中，所述連接溝槽包括第三溝槽部和第四溝槽部，所述第三溝槽部位于所述第四溝槽部更加靠近所述第一主面的一側(cè)，所述第四溝槽部的內(nèi)壁設(shè)置有所述氧化層，所述第四溝槽部內(nèi)壁的所述氧化層將所述第四溝槽部中的所述多晶硅與所述基極層隔開，所述第三溝槽部中的所述多晶硅與所述基極層相接觸。

11、在本發(fā)明的一些示例中，所述連接溝槽為兩個，兩個所述連接溝槽分別位于多個所述第一溝槽第二方向的兩端，兩個所述連接溝槽分別將多個所述第一溝槽第二方向的兩端相互連通。

12、在本發(fā)明的一些示例中，所述介質(zhì)層對應(yīng)相鄰兩個所述第一溝槽之間的部分設(shè)置有第一穿孔，所述發(fā)射極金屬層上設(shè)置有第一連接凸起，所述第一連接凸起穿設(shè)所述第一穿孔且與所述基極層接觸連接；所述介質(zhì)層對應(yīng)所述連接溝槽的部分設(shè)置有第二穿孔，所述發(fā)射極金屬層上設(shè)置有第二連接凸起，所述第二連接凸起穿設(shè)所述第二穿孔且與所述多晶硅接觸連接。

13、根據(jù)本發(fā)明實施例的半導體裝置的制造方法用于制造以上所述的半導體裝置，所述半導體裝置的制造方法包括以下步驟：制備基體，在所述基體內(nèi)注入形成第二導電類型的集電極層、第一導電類型的場截止層、第一導電類型的漂移層、第一導電類型的載流子存儲層、第二導電類型的基極層；在所述基體中刻蝕第一溝槽、第二溝槽和連接溝槽，并在所述第一溝槽、所述第二溝槽、所述連接溝槽和所述基體的表面生長氧化層；通過光刻及蝕刻氧化層和基體，以使第一溝槽包括第一溝槽部和第二溝槽部，使連接溝槽包括第三溝槽部和第四溝槽部；沉積第一導電類型的多晶硅，并對所述多晶硅進行刻蝕。

14、在本發(fā)明的一些示例中，沉積第一導電類型的多晶硅，并對所述多晶硅進行刻蝕的步驟之后，所述半導體裝置的制造方法還可以包括：在所述基極層對應(yīng)所述第二溝槽的兩側(cè)注入第一導電類型摻雜劑，形成發(fā)射層；在所述氧化層和所述多晶硅的表面沉積介質(zhì)層；在所述介質(zhì)層表面刻蝕第一穿孔和第二穿孔，或在介質(zhì)層表面刻蝕第一穿孔和第三穿孔；沉積發(fā)射極金屬層；在集電極層中注入形成第一導電類型摻雜劑，形成陰極層；在第二主面上沉積集電極金屬層。

15、本發(fā)明的附加方面和優(yōu)點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實踐了解到。