本實用新型涉及半導體技術領域，特別的，涉及一種高亮度LED芯片結構。

背景技術：

半導體是指常溫下其導電性能介于絕緣體和導體之間的一種材料，具有很高的經濟價值和發(fā)展前景。常見的半導體材料有GaN、硅、鍺等等。其中GaN材料是一種六角纖鋅礦結構，具有禁帶寬度大、耐高溫、耐強酸堿、高電子漂移飽和速度以及化學性能穩(wěn)定等優(yōu)勢。目前GaN已經成為第三代半導體材料的重要組成部分，其中GaN基材料制作的藍光、綠光等半導體器件在日常生活中廣泛應用，在未來具有非常廣泛的應用市場和商業(yè)前景。

由于芯片制作過程中采用Au來制作金屬電極，在芯片封裝過程中N電極很容易出現(xiàn)擠金的現(xiàn)象，從而影響燈珠的可靠性以及芯片的亮度。到目前為止，芯片廠商一般采用PAD合金的方法來解決此類問題，但是效果很一般，在封裝完成后還是存在安全隱患，因而不能完全杜絕此類芯片擠金異常的現(xiàn)象；部分LED芯片N電極周邊可能覆蓋有鈍化層，但由于鈍化層太薄，沒法承受LED芯片封裝對N電極所帶來的擠壓作用，因而也避免不了芯片擠金現(xiàn)象的產生。

因此，設計出高亮度且安全可靠的LED產品是目前急需解決的核心問題。

技術實現(xiàn)要素：

本實用新型目的在于提供一種高亮度LED芯片結構，以解決現(xiàn)有技術中由于N電極的擠金現(xiàn)象造成LED芯片亮度不高且存在安全隱患的技術問題。

為實現(xiàn)上述目的，本實用新型提供了一種高亮度LED芯片結構，

所述LED芯片結構在厚度方向依次包括襯底、外延層和電極，且所述外延層包括緩沖層、N-GaN層、量子阱層及P-GaN層，N-GaN層為包括上臺階部和下臺階部的臺階型結構，量子阱層及P-GaN層依次設置在所述上臺階部上方，所述下臺階部的N-GaN上設置有N區(qū)圍壩結構，所述電極包括設置在所述N區(qū)圍壩結構中間區(qū)域的N電極和設置在P-GaN層上的P電極，

所述N區(qū)圍壩結構為一端由所述N-GaN層的下臺階部封閉的空心的柱體狀，所述圍壩的側壁上不留缺口或留有用于電流流出的缺口，所述圍壩結構高度為0.7um～5um，且N區(qū)圍壩結構的高度大于等于其所包圍的N電極高度，N區(qū)圍壩結構的寬度為4um～40um，所述N區(qū)圍壩結構為含GaN的結構。

本實用新型中，所述N區(qū)圍壩結構空心處的橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種。

本實用新型中，所述N區(qū)圍壩結構的高度大于其所包圍的N電極高度。

本實用新型中，所述P-GaN層上方設有電流阻擋層，所述電流阻擋層和所述P-GaN層上方設有電流擴展層，所述LED芯片結構還包括一沉積于所述芯片表面的鈍化層；包括所述襯底以及含緩沖層、N-GaN層、量子阱層、P-GaN層的外延層的總厚度為4um～10um，所述電流阻擋層的厚度為所述電流擴展層的厚度為所述鈍化層的厚度為所述P電極和N電極厚度為0.7um～5um。

本實用新型中，N區(qū)圍壩結構上的缺口朝向P電極一側，且所述缺口的長度為N區(qū)圍壩結構內壁周長的1/3以內。

本實用新型中，所述缺口的長度為N區(qū)圍壩結構內壁周長的1/10以內。

本實用新型中，所述圍壩結構的底部與N-GaN層的結構相同，圍壩結構的上部可選地與電流阻擋層、P-GaN層、量子阱層或N-GaN層的結構相同。

本實用新型具有以下有益效果：

1、本實用新型的高亮度LED芯片，在N電極周圍設置一圈圍壩結構，對N電極進行保護，有效解決了現(xiàn)有技術中由于電極擠金影響芯片亮度的問題，同時還可以提高側壁出光效率，提高了芯片亮度。

2、本實用新型的高亮度LED芯片，還具有很好的抗ESD的能力及可靠性。

除了上面所描述的目的、特征和優(yōu)點之外，本實用新型還有其它的目的、特征和優(yōu)點。下面將參照圖，對本實用新型作進一步詳細的說明。

附圖說明

構成本申請的一部分的附圖用來提供對本實用新型的進一步理解，本實用新型的示意性實施例及其說明用于解釋本實用新型，并不構成對本實用新型的不當限定。

在附圖中：

圖1是本實用新型優(yōu)選實施例的LED芯片結構圖；

圖2是本實用新型優(yōu)選實施例的LED芯片結構俯視圖；

圖3是本實用新型優(yōu)選實施例1和對比例的亮度分布圖；

附圖標記：

1、襯底，2、緩沖層，3、N-GaN層，3a、上臺階部，3b、下臺階部，4、量子阱層，5、P-GaN層，6、電流阻擋層，7、電流擴展層，8、P電極，9、鈍化層，10、N區(qū)圍壩結構，11、N電極。

具體實施方式

以下結合附圖對本實用新型的實施例進行詳細說明，但是本實用新型可以根據權利要求限定和覆蓋的多種不同方式實施。

實施例1

參見圖1和圖2，為本實用新型的一種高亮度LED芯片的結構，LED芯片結構在厚度方向依次包括襯底1、外延層和電極，且外延層包括緩沖層2、N-GaN層3、量子阱層4及P-GaN層5，N-GaN層3為包括上臺階部3a和下臺階部3b的臺階型結構，量子阱層4及P-GaN層5依次設置在上臺階部3a上方，下臺階部3b的N-GaN層3上直接設置有N區(qū)圍壩結構10，所述電極包括設置在所述N區(qū)圍壩結構10中間區(qū)域的N電極11和設置在P-GaN層5上的P電極8，還包括設置在P-GaN層5上方的電流阻擋層6、電流阻擋層6和P-GaN層5上方的電流擴展層7以及沉積于所述芯片表面的鈍化層9。

所述N區(qū)圍壩結構為一端由所述N-GaN層的下臺階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結構朝向P電極的一側留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結構內壁周長的1/10，所述圍壩結構高度為0.7um～5um，且N區(qū)圍壩結構的高度大于其所包圍的N電極高度，N區(qū)圍壩結構的寬度為4um～40um，所述N區(qū)圍壩結構從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5或者N-GaN層3、量子阱層4、P-GaN層5以及電流阻擋層6組成。

在本實施例中，包括所述襯底1、緩沖層2、N-GaN層3、量子阱層4、P-GaN層5的外延層的總厚度為4um～10um，所述電流阻擋層6的厚度為所述電流擴展層7的厚度為所述鈍化層9的厚度為所述P電極8和N電極11厚度為0.7um～5um。

本實用新型LED芯片結構的第一種制備方法如下：

步驟1、提供一襯底1，在襯底1上依次生長緩沖層2、N-GaN層3、量子阱層4及P-GaN層5，以形成發(fā)光外延層，所述襯底1可以是藍寶石襯底、SI襯底、SIC襯底、GaN襯底、ZnO襯底以及其他可以生長外延層的襯底材料；

步驟2、在外延層的表面上利用電子束蒸發(fā)設備蒸鍍電流阻擋層6，即生長一層SiO₂，控制生長溫度為100℃～500℃，同時蝕刻出圖形化的CBL層；

步驟3、然后采用電子束蒸發(fā)的方法在外延層和CBL層上生長出電流擴展層7，所述電流擴展層的生長時間為1-3h，所述電流擴展層采用的材料為ITO、GIO、ZITO、ZIO、NIAU中的一種或者兩種以上組合。

步驟4、在所述電流擴展層7表層上光刻P區(qū)圖形，具體為在電流擴展層7表層上涂覆光刻膠、光罩曝光、顯影后露出多余部分電流擴展層7；光刻后經過化學腐蝕后將露出部分電流擴展層7腐蝕掉，最后去掉光刻膠，露出P-GaN層5；

步驟5、在所述電流擴展層7表層上MESA光刻和制作N區(qū)圖形，具體為利用ICP刻蝕自上至下依次刻蝕電流擴展層7、電流阻擋層6、P-GaN層5、量子阱層4以及N-GaN層3，并使N-GaN層3形成具有上臺階部3a及下臺階部3b的臺階狀結構，露出N-GaN層3；同時控制真空度為2mTorr～10mTorr，采用BCl₃和Cl₂形成等離子體，其中BCl₃：Cl₂＝1：5，在N-GaN層3的下臺階部3b上應用ICP干法刻蝕出所述N區(qū)圍壩結構10，所述N區(qū)圍壩結構為一端由所述N-GaN層的下臺階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結構朝向P電極的一側留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結構內壁周長的1/10，所述圍壩結構高度為0.7um～5um，且N區(qū)圍壩結構的高度大于其所包圍的N電極高度，N區(qū)圍壩結構的寬度為4um～40um，所述N區(qū)圍壩結構從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5或者N-GaN層3、量子阱層4、P-GaN層5以及電流阻擋層6組成。

步驟6、在所述N區(qū)圍壩結構10的中間區(qū)域蒸鍍電極材料并剝離去膠形成所述N電極11，同時在所述P-GaN層5上蒸鍍電極材料并剝離去膠形成所述P電極8，所述電極厚度為0.7um～5um，而后對電極進行PAD合金，所述合金溫度在100℃～400℃；

步驟7、對所述P電極8和N電極11進行退火處理，在N電極11和P電極8以外區(qū)域制作一層鈍化層9(所述圍壩結構頂部可選擇性地制作鈍化層)，所述鈍化層9的材料為SiO₂、Si₃N₄中的一種或者兩種組合，得到LED晶圓；

步驟8、對所述LED晶圓進行研磨、拋光、切割得到所述LED芯片。

實施例2

本實用新型LED芯片結構的第二種制備方法如下：

本方法與第一種制備方法不同之處在于，在步驟1之后，步驟2改為在外延層表層上MESA光刻和制作N區(qū)圖形，具體為利用ICP刻蝕自上至下依次刻蝕P-GaN層5、量子阱層4以及N-GaN層3，并使N-GaN層3形成具有上臺階部3a及下臺階部3b的臺階狀結構，露出N-GaN層3；同時控制真空度為2mTorr～10mTorr，采用BCl3和Cl2形成等離子體，其中BCl₃：Cl₂＝1：3，在N-GaN層3的下臺階部3b上應用ICP干法刻蝕出所述N區(qū)圍壩結構10，所述N區(qū)圍壩結構為一端由所述N-GaN層的下臺階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結構朝向P電極的一側留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結構內壁周長的1/5，所述圍壩結構高度為0.7um～5um，且N區(qū)圍壩結構的高度大于其所包圍的N電極高度，N區(qū)圍壩結構的寬度為4um～40um，所述N區(qū)圍壩結構從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5組成；然后本實施例的步驟3、4、5依次為根據實施例1中步驟2、3、4的方法生長電流阻擋層6、電流擴展層7以及制作P區(qū)圖形；本實施例中的步驟6、7、8與實施例1中的步驟6、7、8相同。

實施例3

本實用新型LED芯片結構的第三種制備方法如下：

本方法與第一種制備方法不同之處在于，在步驟2之后，步驟3改為在電流阻擋層表層上MESA光刻和制作N區(qū)圖形，具體為利用ICP刻蝕自上至下依次刻蝕P-GaN層5、量子阱層4以及N-GaN層3，并使N-GaN層3形成具有上臺階部3a及下臺階部3b的臺階狀結構，露出N-GaN層3；同時控制真空度為2mTorr～10mTorr，采用BCl3和Cl2形成等離子體，其中BCl₃：Cl₂＝1：5，在N-GaN層3的下臺階部3b上應用ICP干法刻蝕出所述N區(qū)圍壩結構10，所述N區(qū)圍壩結構為一端由所述N-GaN層的下臺階部封閉的空心的柱體狀，空心處橫截面形狀為矩形、圓形、橢圓形以及任何多邊形的一種，所述圍壩結構朝向P電極的一側留有用于電流流出的缺口，且所述缺口的長度為N區(qū)圍壩結構內壁周長的1/12，所述圍壩結構高度為0.7um～5um，且N區(qū)圍壩結構的高度大于其所包圍的N電極高度，N區(qū)圍壩結構的寬度為4um～40um，所述N區(qū)圍壩結構從下至上依次由N-GaN層3、量子阱層4以及P-GaN層5或者由N-GaN層3、量子阱層4、P-GaN層5以及電流阻擋層6組成；然后本實施例的步驟4、5依次為根據實施例1中步驟3、4的方法生長電流擴展層7以及制作P區(qū)圖形；本實施例中的步驟6、7、8與實施例1中的步驟6、7、8相同。

在實施例1的LED芯片和傳統(tǒng)的LED芯片中各選取波長、電壓、外延光致發(fā)光值相同的25片外延片制備成14*28mil芯片，在150mA點測電性參數進行對比得出亮度分布圖(詳見圖3)。

實施例中的LED芯片為實施例1的LED芯片，而對比例中的LED芯片結構為傳統(tǒng)的LED芯片，即N電極11設置在所述下臺階部3b上，其周邊沒有N區(qū)圍壩結構10。

通過該圖可得出：實施例中的LED芯片平均亮度為223.2mW，而對比例中的LED芯片平均亮度為221.3mW，因此在N電極周邊設置N區(qū)圍壩結構可大大提升LED芯片的亮度。

以上所述僅為本實用新型的優(yōu)選實施例而已，并不用于限制本實用新型，對于本領域的技術人員來說，本實用新型可以有各種更改和變化。凡在本實用新型的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。