本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種陣列基板、其驅(qū)動(dòng)方法及顯示裝置。

背景技術(shù)：

目前，陣列基板常采用雙柵線型結(jié)構(gòu)，以減少數(shù)據(jù)線的數(shù)量。雙柵線型結(jié)構(gòu)的陣列基板，如圖1所示，包括：多個(gè)像素px，多條第一柵線gate1_m(m＝1、2、3、4)與第二柵線gate2_m，以及與第一柵線gate1_m與第二柵線gate2_m交叉設(shè)置的數(shù)據(jù)線data_n(n＝1、2)，其中，同一行像素連接至兩條柵線，例如，第一行像素中，奇數(shù)列像素連接至第一柵線gate1_1，偶數(shù)列像素連接至第二柵線gate2_1，并且柵極驅(qū)動(dòng)ic(integratedcircuit，集成電路)100通過設(shè)置在邊框處的柵線走線200與第一柵線gate1_m以及第二柵線gate1_m一一對(duì)應(yīng)連接；相鄰的兩列像素連接至同一條數(shù)據(jù)線data_n，例如，第一列像素與第二列像素連接至數(shù)據(jù)線data_1，第三列像素與第四列像素連接至數(shù)據(jù)線data_2，從而可以減少陣列基板中數(shù)據(jù)線的數(shù)量，進(jìn)而可以使與數(shù)據(jù)線連接的源極驅(qū)動(dòng)芯片中的源極驅(qū)動(dòng)ic(integratedcircuit，集成電路)的數(shù)量減半。

然而，由于柵線走線的數(shù)量增加了一倍，因此柵線走線需要更多的面積進(jìn)行排版，造成柵線走線占用的邊框面積過多，使得邊框變大導(dǎo)致排版率低。并且由于邊框面積一定，柵線走線增加后使得每條柵線走線的線寬變窄，從而會(huì)帶來信號(hào)傳輸延遲現(xiàn)象，進(jìn)而導(dǎo)致像素充電不足的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種陣列基板、其驅(qū)動(dòng)方法及顯示裝置，用以減少柵線走線的數(shù)量，降低柵線走線的面積以及提高線寬，進(jìn)而降低信號(hào)傳輸延遲現(xiàn)象以及降低占用面積。

因此，本發(fā)明提供了一種陣列基板，包括：陣列設(shè)置的多個(gè)像素單元、交叉且絕緣設(shè)置的柵線與數(shù)據(jù)線；所述柵線包括多條平行設(shè)置且與每一行像素單元對(duì)應(yīng)的第一柵線和第二柵線，針對(duì)同一行像素單元，奇數(shù)列像素單元連接第一柵線，偶數(shù)列像素單元連接第二柵線；相鄰的兩列像素單元連接同一條數(shù)據(jù)線，并且所述數(shù)據(jù)線設(shè)置于奇數(shù)列像素單元和偶數(shù)列像素單元之間；所述陣列基板還包括：與每行像素單元一一對(duì)應(yīng)設(shè)置的柵線走線，以及對(duì)應(yīng)每行像素單元設(shè)置在所述第一柵線和所述第二柵線之間的第一開關(guān)單元和第二開關(guān)單元；各所述柵線走線通過第一開關(guān)單元和所述第二開關(guān)單元分別與所述第一柵線和所述第二柵線連接。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，所述陣列基板還包括：第一控制信號(hào)線與第二控制信號(hào)線；

各所述第一開關(guān)單元包括：第一開關(guān)晶體管，其中，所述第一開關(guān)晶體管的控制極與所述第一控制信號(hào)線相連，第一極與對(duì)應(yīng)的柵線走線相連，第二極與對(duì)應(yīng)的第一柵線相連；

各所述第二開關(guān)單元包括：第二開關(guān)晶體管，其中，所述第二開關(guān)晶體管的控制極與所述第二控制信號(hào)線相連，第一極與對(duì)應(yīng)的第一開關(guān)晶體管的第一極相連，第二極與對(duì)應(yīng)的第二柵線相連。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，所述第一控制信號(hào)線和所述第二控制信號(hào)線分別與所述數(shù)據(jù)線平行設(shè)置，且位于所述陣列基板的非顯示區(qū)域。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，各所述柵線走線與各所述第一開關(guān)單元以及各所述第二開關(guān)單元均位于所述陣列基板的非顯示區(qū)域。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，每一行像素對(duì)應(yīng)的第一柵線和第二柵線相對(duì)設(shè)置于對(duì)應(yīng)行像素單元兩側(cè)。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，各所述柵線走線與所述第一柵線和所述第二柵線同層設(shè)置。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括：本發(fā)明實(shí)施例提供的上述任一種陣列基板。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述顯示裝置中，還包括：與各所述柵線走線連接的柵極驅(qū)動(dòng)芯片以及與所述數(shù)據(jù)線連接的源極驅(qū)動(dòng)芯片。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述顯示裝置中，在所述陣列基板還包括第一控制信號(hào)線與第二控制信號(hào)線時(shí)，所述源極驅(qū)動(dòng)芯片還與所述第一控制信號(hào)線以及所述第二控制信號(hào)線連接。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的上述任一種陣列基板的驅(qū)動(dòng)方法，包括：

在一幀掃描時(shí)間內(nèi)，依次向各所述柵線走線輸入對(duì)應(yīng)的掃描信號(hào)；其中，針對(duì)一條柵線走線，在所述柵線走線輸入對(duì)應(yīng)的掃描信號(hào)時(shí)，控制與所述柵線走線連接的第一開關(guān)單元和第二開關(guān)單元順序開啟，使所述柵線走線分時(shí)與所述第一柵線和所述第二柵線連接。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的陣列基板、其驅(qū)動(dòng)方法及顯示裝置，由于同一行像素單元對(duì)應(yīng)一條第一柵線與一條第二柵線以及一條柵線走線，并通過設(shè)置與各第一柵線一一對(duì)應(yīng)連接的第一開關(guān)單元以及與各第二柵線一一對(duì)應(yīng)連接的第二開關(guān)單元，可以使同一行像素單元對(duì)應(yīng)的第一柵線與第二柵線與一條柵線走線對(duì)應(yīng)連接，即通過同一條柵線向一行像素單元連接的第一柵線與第二柵線輸入對(duì)應(yīng)的掃描信號(hào)，從而可以在實(shí)現(xiàn)雙柵線設(shè)計(jì)的基礎(chǔ)上，降低原有的柵線走線的數(shù)量，提高柵線走線的線寬，進(jìn)而可以降信號(hào)傳輸延遲現(xiàn)象以及降低占用面積。

附圖說明

圖1為現(xiàn)有技術(shù)中陣列基板的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖；

圖3為本發(fā)明實(shí)施例提供的陣列基板的具體結(jié)構(gòu)示意圖；

圖4為圖3所示的陣列基板的驅(qū)動(dòng)時(shí)序圖；

圖5為向各柵線中輸入的掃描信號(hào)的示意圖；

圖6為本發(fā)明實(shí)施例提供的驅(qū)動(dòng)方法的流程圖；

圖7為本發(fā)明實(shí)施例提供的顯示裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的陣列基板、其驅(qū)動(dòng)方法及顯示裝置的具體實(shí)施方式進(jìn)行詳細(xì)地說明。應(yīng)當(dāng)理解，下面所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

附圖中各形狀和大小均不反映陣列基板的真實(shí)比例，目的只是示意說明本發(fā)明內(nèi)容。

本發(fā)明實(shí)施例提供了一種陣列基板，如圖2所示，包括：陣列設(shè)置的多個(gè)像素單元px、交叉且絕緣設(shè)置的柵線與數(shù)據(jù)線data_k(k為正整數(shù)，圖2中以k＝2為例進(jìn)行說明)；柵線包括多條平行設(shè)置且與每一行像素單元對(duì)應(yīng)的第一柵線gate1_p和第二柵線gate2_p(p＝1、2、3…p，p為陣列基板中像素的總行數(shù)，圖2中以p＝4為例進(jìn)行說明)，針對(duì)同一行像素單元，奇數(shù)列像素單元連接第一柵線gate1_p，偶數(shù)列像素單元連接第二柵線gate2_p；相鄰的兩列像素單元連接同一條數(shù)據(jù)線data_k，并且數(shù)據(jù)線data_k設(shè)置于奇數(shù)列像素單元和偶數(shù)列像素單元之間；陣列基板還包括：與每行像素單元一一對(duì)應(yīng)設(shè)置的多條柵線走線g_p，以及對(duì)應(yīng)每行像素單元設(shè)置在第一柵線gate1_p和第二柵線gate2_p之間的第一開關(guān)單元10_p和第二開關(guān)單元20_p；各柵線走線g_p通過第一開關(guān)單元10_p和第二開關(guān)單元20_p分別與第一柵線gate1_p和第二柵線gate2_p連接。

可以理解的是，本發(fā)明實(shí)施例中的像素單元包括薄膜晶體管和像素電極，其中，每個(gè)像素單元中的薄膜晶體管的柵極與相應(yīng)的第一柵線或第二柵線連接，薄膜晶體管的源極與相應(yīng)的數(shù)據(jù)線相連，薄膜晶體管的漏極與當(dāng)前像素單元中的像素電極連接。

本發(fā)明實(shí)施例提供的上述陣列基板，由于同一行像素單元對(duì)應(yīng)一條第一柵線與一條第二柵線以及一條柵線走線，并通過設(shè)置與各第一柵線一一對(duì)應(yīng)連接的第一開關(guān)單元以及與各第二柵線一一對(duì)應(yīng)連接的第二開關(guān)單元，可以使同一行像素單元對(duì)應(yīng)的第一柵線與第二柵線與一條柵線走線對(duì)應(yīng)連接，即通過同一條柵線向一行像素單元連接的第一柵線與第二柵線輸入對(duì)應(yīng)的掃描信號(hào)，從而可以在實(shí)現(xiàn)雙柵線設(shè)計(jì)的基礎(chǔ)上，降低原有的柵線走線的數(shù)量，提高柵線走線的線寬，進(jìn)而可以降信號(hào)傳輸延遲現(xiàn)象以及降低占用面積。在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖2所示，一行像素單元對(duì)應(yīng)一條第一柵線gate1_p與一條第二柵線gate2_p以及一條柵線走線g_p，這些柵線走線g_p還用于連接?xùn)艠O驅(qū)動(dòng)芯片(即gateic)，因此，也可以使gateic中級(jí)聯(lián)電路的數(shù)量減少一半，從而可以降低gateic的占用面積。并且，在實(shí)際應(yīng)用中，柵線走線一般是先與陣列基板的非顯示區(qū)域中的連接端子電連接，然后連接端子再與gateic電連接，以實(shí)現(xiàn)柵線走線與gateic電連接。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖2所示，每一行像素對(duì)應(yīng)的第一柵線gate1_p和第二柵線gate2_p相對(duì)設(shè)置于對(duì)應(yīng)行像素單元兩側(cè)。當(dāng)然，每一行像素對(duì)應(yīng)的第一柵線和第二柵線也可以同時(shí)設(shè)置在對(duì)應(yīng)行像素單元的上側(cè)或下側(cè)，在此不作限定。

為了簡(jiǎn)化制備工藝，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，可以使各柵線走線同層同材質(zhì)。這樣可以通過一次構(gòu)圖工藝形成各柵線走線的圖形，簡(jiǎn)化制備工藝，節(jié)省生產(chǎn)成本。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，可以使各柵線走線與各第一柵線以及各第二柵線同層設(shè)置。并且進(jìn)一步地，也可以使各柵線走線與各第一柵線以及各第二柵線同材質(zhì)。這樣可以不用增加額外制作柵線走線的工藝，只需要在制作陣列基板時(shí)在形成第一柵線與第二柵線時(shí)改變?cè)械臉?gòu)圖圖形，即可通過一次構(gòu)圖工藝形成柵線走線和第一柵線以及第二柵線的圖形，可以簡(jiǎn)化制備工藝，節(jié)省生產(chǎn)成本。當(dāng)然，各柵線走線也可以與其他膜層同層設(shè)置，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，各第一開關(guān)單元與各第二開關(guān)單元可以位于顯示區(qū)域，或者也可以位于非顯示區(qū)域，在此不作限定。

為了提高顯示區(qū)域的面積，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，各柵線走線與各第一開關(guān)單元以及各第二開關(guān)單元均位于陣列基板的非顯示區(qū)域。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖3所示，陣列基板還可以包括：第一控制信號(hào)線30與第二控制信號(hào)線40；

各第一開關(guān)單元10_p具體可以包括：第一開關(guān)晶體管m1，其中，第一開關(guān)晶體管m1的控制極與第一控制信號(hào)線30相連，第一極與對(duì)應(yīng)的柵線走線g_p相連，第二極與對(duì)應(yīng)的第一柵線gate1_p相連；

各第二開關(guān)單元20_p具體可以包括：第二開關(guān)晶體管m2，其中，第二開關(guān)晶體管m2的控制極與第二控制信號(hào)線40相連，第一極與對(duì)應(yīng)的第一開關(guān)晶體管m1的第一極相連，第二極與對(duì)應(yīng)的第二柵線gate2_p相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖3所示，第一開關(guān)晶體管m1可以為n型晶體管。當(dāng)然，第一開關(guān)晶體管也可以為p型晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖3所示，第二開關(guān)晶體管m2可以為n型晶體管。當(dāng)然，第二開關(guān)晶體管也可以為p型晶體管，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，n型晶體管高電平導(dǎo)通，低電平截止；p型晶體管高電平截止，低電平導(dǎo)通。

需要說明的是，本發(fā)明上述實(shí)施例中提到的開關(guān)晶體管可以是薄膜晶體管(tft，thinfilmtransistor)，也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(mos，metaloxidescmiconductor)，在此不作限定。在具體實(shí)施中，這些晶體管的控制極為其柵極，根據(jù)晶體管的類型以及輸入的信號(hào)的不同，將第一極作為其源極或漏極，將第二極作為其漏極或源極。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖3所示，第一控制信號(hào)線30可以與數(shù)據(jù)線data_k平行設(shè)置，且位于陣列基板的非顯示區(qū)域。當(dāng)然，第一控制信號(hào)線也可以不與數(shù)據(jù)線data_k平行設(shè)置，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖3所示，第二控制信號(hào)線40可以與數(shù)據(jù)線data_k平行設(shè)置，且位于陣列基板的非顯示區(qū)域。當(dāng)然，第二控制信號(hào)線也可以不與數(shù)據(jù)線data_k平行設(shè)置，在此不作限定。

較佳地，為了統(tǒng)一工藝，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖3所示，第一控制信號(hào)線30和第二控制信號(hào)線40均與數(shù)據(jù)線data_k平行設(shè)置，且位于陣列基板的非顯示區(qū)域。

下面以圖3所示的陣列基板的結(jié)構(gòu)為例，結(jié)合圖4所示的驅(qū)動(dòng)時(shí)序圖對(duì)本發(fā)明實(shí)施例提供的上述陣列基板的驅(qū)動(dòng)過程進(jìn)行描述。在圖4中，以向柵線走線g_1輸入掃描信號(hào)g_1為例，該掃描信號(hào)g_1包括高電平階段t0。其中，g_1代表gateic輸入柵線走線g_1的掃描信號(hào)，gate1_1代表第一柵線gate1_1接收的信號(hào)，gate2_1代表第二柵線gate2_1接收的信號(hào)，cs1代表第一控制信號(hào)線30上的控制信號(hào)，cs2代表第二控制信號(hào)線40上的控制信號(hào)。控制信號(hào)cs1與控制信號(hào)cs2可以為周期相同、相位相反并且占空比為50％的時(shí)鐘信號(hào)。由于控制信號(hào)cs1與控制信號(hào)cs2的作用使掃描信號(hào)g_1的高電平階段t0被劃分成周期相等的t01與t02兩個(gè)階段。

在t1階段，由于第一控制信號(hào)線30上的控制信號(hào)cs1為高電平，第二控制信號(hào)線40上的控制信號(hào)cs2為低電平，因此第一開關(guān)單元10_1中的第一開關(guān)晶體管m1導(dǎo)通，第二開關(guān)單元20_1中的第二開關(guān)晶體管m2截止。由于第一開關(guān)單元10_1中的第一開關(guān)晶體管m1導(dǎo)通，并將掃描信號(hào)g_1的高電平信號(hào)提供給第一柵線gate1_1，因此第一柵線gate1_1接收高電平的信號(hào)。因此，第一柵線gate1_1連接的各像素單元開啟以進(jìn)行充電，而第二柵線gate2_1連接的各像素單元關(guān)閉停止充電。

在t2階段，由于第一控制信號(hào)線30上的控制信號(hào)cs1為低電平，第二控制信號(hào)線40上的控制信號(hào)cs2為高電平，因此第一開關(guān)單元10_1中的第一開關(guān)晶體管m1截止，第二開關(guān)單元20_1中的第二開關(guān)晶體管m2導(dǎo)通。由于第二開關(guān)單元20_1中的第二開關(guān)晶體管m2導(dǎo)通，并將掃描信號(hào)g_1的高電平信號(hào)提供給第二柵線gate2_1，因此第二柵線gate2_1接收高電平的信號(hào)。因此，第二柵線gate2_1連接的各像素單元開啟以進(jìn)行充電，而第一柵線gate1_1連接的各像素單元關(guān)閉停止充電。

在除t1和t2以外的其他階段，對(duì)于每一行像素單元，雖然第一開關(guān)晶體管m1與第二開關(guān)晶體管m2分別在控制信號(hào)cs1與控制信號(hào)cs2的控制下分時(shí)導(dǎo)通，但只會(huì)分別向第一柵線gate1_1與第二柵線gate2_1輸出低電平信號(hào)。

并且，如圖5所示，在向?qū)?yīng)第一行像素單元的柵線走線g_1輸入掃描信號(hào)g_1時(shí)，對(duì)應(yīng)第一行像素單元的第一柵線gate1_1接收到的信號(hào)為gate1_1，第二柵線gate2_1接收到的信號(hào)為gate2_1。同理，在向?qū)?yīng)第二行像素單元的柵線走線g_2輸入掃描信號(hào)g_2時(shí)，對(duì)應(yīng)第二行像素單元的第一柵線gate1_2接收到的信號(hào)為gate1_2，第二柵線gate2_2接收到的信號(hào)為gate2_2。在向?qū)?yīng)第三行像素單元的柵線走線g_3輸入掃描信號(hào)g_3時(shí)，對(duì)應(yīng)第三行像素單元的第一柵線gate1_3接收到的信號(hào)為gate1_3，第二柵線gate2_3接收到的信號(hào)為gate2_3。

另外，在向?qū)?yīng)第四行像素單元、第五行像素單元…對(duì)應(yīng)的柵線走線輸入對(duì)應(yīng)的掃描信號(hào)時(shí)，其驅(qū)動(dòng)過程與上述工作過程基本相同，在此不作詳述。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種驅(qū)動(dòng)本發(fā)明實(shí)施例提供的上述任一種陣列基板的驅(qū)動(dòng)方法，如圖6所示，該方法具體可以包括：

s601、在一幀掃描時(shí)間內(nèi)，依次向各柵線走線輸入掃描信號(hào)；其中，針對(duì)一條柵線走線，在柵線走線輸入對(duì)應(yīng)的掃描信號(hào)時(shí)，控制與柵線走線連接的第一開關(guān)單元和第二開關(guān)單元順序開啟，使柵線走線分時(shí)與第一柵線和第二柵線連接。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述任一種陣列基板。該顯示裝置解決問題的原理與前述陣列基板相似，因此該顯示裝置的實(shí)施可以參見前述陣列基板的實(shí)施，重復(fù)之處在此不再贅述。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述顯示裝置中，如圖7所示，還可以包括：與各柵線走線g_p連接的柵極驅(qū)動(dòng)芯片50以及與數(shù)據(jù)線data_k連接的源極驅(qū)動(dòng)芯片60。該柵極驅(qū)動(dòng)芯片50用于向連接的各柵線走線g_p依次輸入對(duì)應(yīng)的掃描信號(hào)。該源極驅(qū)動(dòng)芯片60用于向連接的數(shù)據(jù)線data_k輸入對(duì)應(yīng)的數(shù)據(jù)信號(hào)。柵極驅(qū)動(dòng)芯片與源極驅(qū)動(dòng)芯片的工作過程與現(xiàn)有技術(shù)中的工作過程基本相同，為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對(duì)本發(fā)明的限制。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述顯示裝置中，如圖7所示，在陣列基板還包括第一控制信號(hào)線30與第二控制信號(hào)線40時(shí)，源極驅(qū)動(dòng)芯片60還與第一控制信號(hào)線30以及第二控制信號(hào)線40連接。這樣可以采用源極驅(qū)動(dòng)芯片60來向第一控制信號(hào)線30與第二控制信號(hào)線40輸入對(duì)應(yīng)的控制信號(hào)，簡(jiǎn)化制備工藝。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何接收顯示功能的產(chǎn)品或部件。對(duì)于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對(duì)本發(fā)明的限制。

本發(fā)明實(shí)施例提供的陣列基板、其驅(qū)動(dòng)方法及顯示裝置，由于同一行像素單元對(duì)應(yīng)一條第一柵線與一條第二柵線以及一條柵線走線，并通過設(shè)置與各第一柵線一一對(duì)應(yīng)連接的第一開關(guān)單元以及與各第二柵線一一對(duì)應(yīng)連接的第二開關(guān)單元，可以使同一行像素單元對(duì)應(yīng)的第一柵線與第二柵線與一條柵線走線對(duì)應(yīng)連接，即通過同一條柵線向一行像素單元連接的第一柵線與第二柵線輸入對(duì)應(yīng)的掃描信號(hào)，從而可以在實(shí)現(xiàn)雙柵線設(shè)計(jì)的基礎(chǔ)上，降低原有的柵線走線的數(shù)量，提高柵線走線的線寬，進(jìn)而可以降信號(hào)傳輸延遲現(xiàn)象以及降低占用面積。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。