本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體涉及一種兩路雙向tvs二極管及其制作方法。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的發(fā)展，超深亞微米已經(jīng)成為集成電路加工的主流工藝。但是在各種接口段總是會(huì)存在各種意想不到的浪涌和靜電，為確保集成電路的可靠性，以tvs二極管為主的防護(hù)類器件被廣泛地應(yīng)用到敏感已產(chǎn)生浪涌的端口處。tvs二極管并聯(lián)于被保護(hù)電路的前端。正常狀態(tài)下，tvs呈高阻抗，理想狀態(tài)上可以看做開路。當(dāng)外界突然輸入一瞬態(tài)高壓，tvs立刻利用pn結(jié)的雪崩擊穿效應(yīng)，將阻抗降低，高壓產(chǎn)生的浪涌被tvs二極管分流。同時(shí)tvs兩端的電壓被鉗制到最大鉗位電壓以下。當(dāng)浪涌消失后，tvs又恢復(fù)到先前的高阻抗?fàn)顟B(tài)。

tvs二極管應(yīng)用非常廣泛，手機(jī)、平板電腦、液晶顯示器、攝像頭、機(jī)頂盒，都有它的身影。傳統(tǒng)應(yīng)用上工程師會(huì)在易產(chǎn)生的浪涌的端口上都并聯(lián)一個(gè)tvs二極管，這樣一來如果i/o端口多的話，成本不談，也占用了太多的pcb板上資源。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是：如何提供一種兩路雙向tvs二極管及其制作方法，本發(fā)明利用集成理念設(shè)計(jì)的雙路tvs二極管，一顆器件便可保護(hù)兩路i/o接口。

本發(fā)明通過以下技術(shù)方案得以實(shí)現(xiàn)：

一種兩路雙向tvs二極管的制作方法，包括以下步驟：

（1）提供n+襯底；

（2）在所述n+襯底的正反兩面分別依次生長(zhǎng)二氧化硅層和氮化硅層；

（3）去除所述n+襯底的正面的二氧化硅層和氮化硅層，保留所述n+襯底背面的二氧化硅層和氮化硅層作為背封層；

（4）在n+襯底的正面生長(zhǎng)一p-外延層，然后濕法刻蝕去除所述n+襯底背面的二氧化硅層和氮化硅層；

（5）利用掩膜在所述p-外延層中進(jìn)行硼摻雜形成并列設(shè)置的兩個(gè)p阱；

（6）在所述p-外延層兩側(cè)邊緣以及兩個(gè)所述p阱之間通過磷摻雜形成n型隔離區(qū)；

（7）在每個(gè)p阱中通過離子注入硼形成p型摻雜區(qū)；

（8）在每個(gè)p型摻雜區(qū)中通過離子注入磷形成n型摻雜區(qū)；

（9）在所述p-外延層上形成氧化層，在氧化層中對(duì)應(yīng)每個(gè)n型摻雜區(qū)的位置形成接觸孔，在每個(gè)接觸孔內(nèi)以及氧化層表面沉積形成正面電極；

（10）在正面電極表面形成鈍化層，在鈍化層中形成作為后端封裝打線的孔；

（11）減薄所述n+襯底，然后在所述n+襯底的背面制備背面電極，以完成兩路雙向tvs二極管的制作。

作為優(yōu)選，所述步驟（1）中所述n+襯底為<111>晶向，摻as，電阻率為0.007ohm.cm，厚度675微米。

作為優(yōu)選，所述步驟（2）中，所述二氧化硅層的厚度為1-3微米，所述氮化硅層的厚度為1-3微米，所述步驟（3）中，首先利用等離子體刻蝕去除所述n+襯底的正面的氮化硅層，然后利用氫氟酸和氟化銨的混合試劑去除所述n+襯底的正面的二氧化硅層。

作為優(yōu)選，所述步驟（4）中，所述p-外延層的厚度為3-6微米，所述p-外延層的電阻率為50-150ohm.cm，利用光刻膠保護(hù)所述p-外延層，濕法刻蝕的刻蝕液是氫氟酸。

作為優(yōu)選，所述步驟（5）的具體工藝為：生長(zhǎng)700納米的氧化層，然后涂膠、光刻、顯影、腐蝕，在適當(dāng)?shù)膮^(qū)域開口，在開口內(nèi)離子注入硼元素，注入劑量為4e14/cm²,注入能量為70kev。

作為優(yōu)選，所述步驟（5）的具體工藝為：形成掩膜，然后涂膠、光刻、顯影、腐蝕，在適當(dāng)?shù)膮^(qū)域開窗口，在窗口內(nèi)離子注入硼元素，注入劑量為4e14/cm²,注入能量為70kev，所述步驟（6）的具體工藝為：形成掩膜，在適當(dāng)?shù)膮^(qū)域開窗口，然后將所述n+襯底放入1000℃的爐管，通入pocl3氣體進(jìn)行摻雜，在p-外延中形成n型摻雜區(qū)，與n型襯底連接，形成了n型隔離區(qū)。

作為優(yōu)選，所述步驟（7）的具體工藝為：形成掩膜，在所述p阱的適宜區(qū)域開窗口，并離子注入硼元素，注入劑量為4e14/cm²，注入能量為160kev，形成p型摻雜區(qū)；所述步驟（8）的具體工藝為：形成掩膜，在所述p型摻雜區(qū)的適宜區(qū)域開窗口，并離子注入磷元素，注入劑量為3e15/cm²,注入能量為45kev，形成n型摻雜區(qū)。

作為優(yōu)選，所述步驟（9）的具體工藝為：氧化層為二氧化硅層，氧化層的厚度為200-500納米，正面電極為鋁硅銅電極，正面電極的厚度為1-4微米。

作為優(yōu)選，所述步驟（10）的具體工藝為：在正面電極表面淀積1-3微米厚的psg(磷硅玻璃)和1-3微米厚的si3n4來作為鈍化層。

作為優(yōu)選，所述步驟（11）的具體工藝為：所述n+襯底減薄到250微米，通過蒸發(fā)的工藝制作背金，形成背面電極。

所述背金可以是金屬元素蒸發(fā)制成，優(yōu)選采用金元素蒸發(fā)制成。

本發(fā)明還提出了一種兩路雙向tvs二極管，所述兩路雙向tvs二極管根據(jù)上述兩路雙向tvs二極管的制作方法所制備。

本發(fā)明的兩個(gè)tvs二極管分別由所在區(qū)域的n型摻雜區(qū)域、p型摻雜區(qū)域，p阱以及n+襯底而構(gòu)成，特有的npn的結(jié)構(gòu)，使tvs二極管具備了雙向?qū)ΨQ的功能。兩個(gè)tvs之間由n型隔離區(qū)分開，且在器件的邊緣也有n型隔離，這使得器件中兩個(gè)二極管之前的漏電以及器件邊緣的漏電降到最低，本發(fā)明利用集成的思路將兩個(gè)雙向的tvs二極管集成在一顆芯片中，一個(gè)器件就可以保護(hù)兩路i/o端口，大大節(jié)約了pcb板上占用的面積，節(jié)約了成本。

附圖說明

圖1-11為本發(fā)明的兩路雙向tvs二極管的制作方法的流程圖。。

具體實(shí)施方式

如圖1-11所示，一種兩路雙向tvs二極管的制作方法，包括以下步驟：

（1）提供n+襯底，如圖1所示，所述n+襯底為<111>晶向，摻as，電阻率為0.007ohm.cm，厚度675微米；

（2）在所述n+襯底的正反兩面分別依次生長(zhǎng)二氧化硅層和氮化硅層，如圖2所示，所述二氧化硅層的厚度為1-3微米，所述氮化硅層的厚度為1-3微米；

（3）去除所述n+襯底的正面的二氧化硅層和氮化硅層，保留所述n+襯底背面的二氧化硅層和氮化硅層作為背封層，如圖3所示，具體的，首先利用等離子體刻蝕去除所述n+襯底的正面的氮化硅層，然后利用氫氟酸和氟化銨的混合試劑去除所述n+襯底的正面的二氧化硅層；

（4）在n+襯底的正面生長(zhǎng)一p-外延層，然后濕法刻蝕去除所述n+襯底背面的二氧化硅層和氮化硅層，如圖4所示，所述p-外延層的厚度為3-6微米，所述p-外延層的電阻率為50-150ohm.cm，利用光刻膠保護(hù)所述p-外延層，濕法刻蝕的刻蝕液是氫氟酸；

（5）利用掩膜在所述p-外延層中進(jìn)行硼摻雜形成并列設(shè)置的兩個(gè)p阱，如圖5所示，其具體工藝為：生長(zhǎng)700納米的氧化層，然后涂膠、光刻、顯影、腐蝕，在適當(dāng)?shù)膮^(qū)域開口，在開口內(nèi)離子注入硼元素，注入劑量為4e14/cm²,注入能量為70kev；

（6）在所述p-外延層兩側(cè)邊緣以及兩個(gè)所述p阱之間通過磷摻雜形成n型隔離區(qū)，如圖6所示，其具體工藝為：形成掩膜，在適當(dāng)?shù)膮^(qū)域開窗口，然后將所述n+襯底放入1000℃的爐管，通入pocl3氣體進(jìn)行摻雜，在p-外延中形成n型摻雜區(qū)，與n型襯底連接，形成了n型隔離區(qū)；

（7）在每個(gè)p阱中通過離子注入硼形成p型摻雜區(qū)，如圖7所示，其具體工藝為：形成掩膜，在所述p阱的適宜區(qū)域開窗口，并離子注入硼元素，注入劑量為4e14/cm²，注入能量為160kev，形成p型摻雜區(qū)；

（8）在每個(gè)p型摻雜區(qū)中通過離子注入磷形成n型摻雜區(qū)，如圖8所示，其具體工藝為：形成掩膜，在所述p型摻雜區(qū)的適宜區(qū)域開窗口，并離子注入磷元素，注入劑量為3e15/cm²,注入能量為45kev，形成n型摻雜區(qū)；

（9）在所述p-外延層上形成氧化層，在氧化層中對(duì)應(yīng)每個(gè)n型摻雜區(qū)的位置形成接觸孔，在每個(gè)接觸孔內(nèi)以及氧化層表面沉積形成正面電極，如圖9所示，其具體工藝為：氧化層為二氧化硅層，氧化層的厚度為200-500納米，正面電極為鋁硅銅電極，正面電極的厚度為1-4微米；

（10）在正面電極表面形成鈍化層，在鈍化層中形成作為后端封裝打線的孔，如圖10所示，其具體工藝為：在正面電極表面淀積1-3微米厚的psg(磷硅玻璃)和1-3微米厚的si3n4來作為鈍化層；

（11）減薄所述n+襯底，然后在所述n+襯底的背面制備背面電極，如圖11所示，其具體工藝為：所述n+襯底減薄到250微米，通過蒸發(fā)的工藝制作背金，形成背面電極，以完成兩路雙向tvs二極管的制作。

本發(fā)明還提出了一種兩路雙向tvs二極管，如圖11所示，所述兩路雙向tvs二極管根據(jù)上述兩路雙向tvs二極管的制作方法所制備。

實(shí)施例1

如圖1-11所示，一種兩路雙向tvs二極管的制作方法，包括以下步驟：

（1）提供n+襯底，如圖1所示，所述n+襯底為<111>晶向，摻as，電阻率為0.007ohm.cm，厚度675微米；

（2）在所述n+襯底的正反兩面分別依次生長(zhǎng)二氧化硅層和氮化硅層，如圖2所示，所述二氧化硅層的厚度為1微米，所述氮化硅層的厚度為1微米；

（3）去除所述n+襯底的正面的二氧化硅層和氮化硅層，保留所述n+襯底背面的二氧化硅層和氮化硅層作為背封層，如圖3所示，具體的，首先利用等離子體刻蝕去除所述n+襯底的正面的氮化硅層，然后利用氫氟酸和氟化銨的混合試劑去除所述n+襯底的正面的二氧化硅層；

（4）在n+襯底的正面生長(zhǎng)一p-外延層，然后濕法刻蝕去除所述n+襯底背面的二氧化硅層和氮化硅層，如圖4所示，所述p-外延層的厚度為6微米，所述p-外延層的電阻率為100ohm.cm，利用光刻膠保護(hù)所述p-外延層，濕法刻蝕的刻蝕液是氫氟酸，即用氫氟酸將背面的sio2和si3n4全部漂去；

（5）利用掩膜在所述p-外延層中進(jìn)行硼摻雜形成并列設(shè)置的兩個(gè)p阱，如圖5所示，其具體工藝為：生長(zhǎng)700納米的氧化層，然后涂膠、光刻、顯影、腐蝕，在適當(dāng)?shù)膮^(qū)域開口，在開口內(nèi)離子注入硼元素，注入劑量為4e14/cm²,注入能量為70kev；

（6）在所述p-外延層兩側(cè)邊緣以及兩個(gè)所述p阱之間通過磷摻雜形成n型隔離區(qū)，如圖6所示，其具體工藝為：形成掩膜，在適當(dāng)?shù)膮^(qū)域開窗口，然后將所述n+襯底放入1000℃的爐管，通入pocl3氣體進(jìn)行摻雜，在p-外延中形成n型摻雜區(qū)，與n型襯底連接，形成了n型隔離區(qū)；

（7）在每個(gè)p阱中通過離子注入硼形成p型摻雜區(qū)，如圖7所示，其具體工藝為：形成掩膜，在所述p阱的適宜區(qū)域開窗口，并離子注入硼元素，注入劑量為4e14/cm²，注入能量為160kev，形成p型摻雜區(qū)；

（8）在每個(gè)p型摻雜區(qū)中通過離子注入磷形成n型摻雜區(qū)，如圖8所示，其具體工藝為：形成掩膜，在所述p型摻雜區(qū)的適宜區(qū)域開窗口，并離子注入磷元素，注入劑量為3e15/cm²,注入能量為45kev，形成n型摻雜區(qū)；

（9）在所述p-外延層上形成氧化層，在氧化層中對(duì)應(yīng)每個(gè)n型摻雜區(qū)的位置形成接觸孔，在每個(gè)接觸孔內(nèi)以及氧化層表面沉積形成正面電極，如圖9所示，其具體工藝為：氧化層為二氧化硅層，氧化層的厚度為300納米，正面電極為鋁硅銅電極，正面電極的厚度為2微米；

（10）在正面電極表面形成鈍化層，在鈍化層中形成作為后端封裝打線的孔，如圖10所示，其具體工藝為：在正面電極表面淀積1微米厚的psg(磷硅玻璃)和1微米厚的si3n4來作為鈍化層；

（11）減薄所述n+襯底，然后在所述n+襯底的背面制備背面電極，如圖11所示，其具體工藝為：所述n+襯底減薄到250微米，通過蒸發(fā)的工藝制作背金，形成背面電極，以完成兩路雙向tvs二極管的制作。

本發(fā)明還提出了一種兩路雙向tvs二極管，如圖11所示，所述兩路雙向tvs二極管根據(jù)上述兩路雙向tvs二極管的制作方法所制備。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也視為本發(fā)明的保護(hù)范圍。