專利名稱：一種二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種用于低工作電壓域的集成電路的ESD防護(hù)的可控硅器件。
背景技術(shù)：
自然界的靜電放電(ESD)現(xiàn)象對集成電路的可靠性構(gòu)成嚴(yán)重的威脅。在工業(yè)界， 集成電路產(chǎn)品的失效30%都是由于遭受靜電放電現(xiàn)象所引起的，而且越來越小的工藝尺寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的幾率大大增加。因此，改善集成電路靜電放電防護(hù)的可靠性對提高產(chǎn)品的成品率具有不可忽視的作用。靜電放電現(xiàn)象的模式通常分為四種HBM(人體放電模式)，匪(機(jī)器放電模式)， CDM(組件充電放電模式)以及電場感應(yīng)模式(FIM)。而最常見也是工業(yè)界產(chǎn)品必須通過的兩種靜電放電模式是HBM和MM。當(dāng)發(fā)生靜電放電時，電荷通常從芯片的一只引腳流入而從另一只引腳流出，此時靜電電荷產(chǎn)生的電流通常高達(dá)幾個安培，在電荷輸入引腳產(chǎn)生的電壓高達(dá)幾伏甚至幾十伏。如果較大的ESD電流流入內(nèi)部芯片則會造成內(nèi)部芯片的損壞，同時，在輸入引腳產(chǎn)生的高壓也會造成內(nèi)部器件發(fā)生柵氧擊穿現(xiàn)象，從而導(dǎo)致電路失效。因此，為了防止內(nèi)部芯片遭受ESD損傷，對芯片的每個引腳都要進(jìn)行有效的ESD防護(hù)，對ESD 電流進(jìn)行泄放。在集成電路的正常工作狀態(tài)下，靜電放電保護(hù)器件是處于關(guān)閉的狀態(tài)，不會影響輸入輸出引腳上的電位。而在外部靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時候，這個器件會開啟導(dǎo)通，迅速的排放掉靜電電流。ESD防護(hù)設(shè)計不但要對內(nèi)部芯片保護(hù)，還要保證不對芯片的正常工作產(chǎn)生影響，即僅當(dāng)ESD到來時，ESD防護(hù)結(jié)構(gòu)開啟工作，而在電路輸入輸出信號、正常供電的情況下需要保證ESD防護(hù)結(jié)構(gòu)不會開啟工作，否則就會發(fā)生閂鎖效應(yīng)，這就要求ESD防護(hù)器件開啟后的鉗位電壓始終要高于電路正常工作時的供電電壓，或者ESD防護(hù)器件鉗位時的電流值要高于電路正常工作時流入輸出輸出端的電流值。另外，ESD防護(hù)器件必須滿足其開啟電壓要低于被保護(hù)電路的損壞電壓，否則在ESD防護(hù)器件開啟之前被保護(hù)電路就可能發(fā)生損壞。 在低工作電壓域，這種對ESD防護(hù)器件的低鉗位電壓和低開啟電壓的要求則更為苛刻，往往要求ESD防護(hù)器件的鉗位電壓在2V左右而開啟電壓則不能高于6V?，F(xiàn)有技術(shù)公開了一種常規(guī)的二極管輔助觸發(fā)的可控硅，剖面圖如圖1所示，在P型襯底上依次設(shè)有第一 N阱、第一 N+注入?yún)^(qū)、第一 P+注入?yún)^(qū)、第二 N阱和第三N阱，在第一、二、和三N阱中各設(shè)有一 P+注入?yún)^(qū)和一 N+注入?yún)^(qū)。該二極管輔助觸發(fā)的可控硅結(jié)合了二極管的低開啟電壓和可控硅的高ESD防護(hù)能力而成為一種優(yōu)秀的ESD防護(hù)器件，但該二極管輔助觸發(fā)的可控硅依舊有著鉗位電壓過低，易發(fā)生閂鎖效應(yīng)的風(fēng)險，需要對其進(jìn)行提高鉗位鉗位電壓或者提高鉗位點電流值的改進(jìn)
發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供了一種改進(jìn)的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，能夠提供低工作電壓域電路的ESD保護(hù)，并通過提高可控硅鉗位點的電流值來避免閂鎖效應(yīng)的發(fā)生。一種二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，包括P型襯底，其中，所述的P型襯底上依次設(shè)有第一 P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)、第一 N阱、第二 N阱和第三N阱， 所述的第一 N阱上依次設(shè)有第二 P+注入?yún)^(qū)、第二 N+注入?yún)^(qū)和第三P+注入?yún)^(qū)，所述的第二 N阱上依次設(shè)有第四P+注入?yún)^(qū)和第三N+注入?yún)^(qū)，所述的第三N阱上依次設(shè)有第五P+注入?yún)^(qū)和第四N+注入?yún)^(qū)；所述第一 P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)和第三N+注入?yún)^(qū)均與電學(xué)陰極相連，所述的第二 P+注入?yún)^(qū)和第三P+注入?yún)^(qū)均與電學(xué)陽極相連，所述的第二 N+注入?yún)^(qū)與第五P+注入?yún)^(qū)相連，所述的第四P+注入?yún)^(qū)與第四N+注入?yún)^(qū)相連。本發(fā)明中，所述的第一 P+注入?yún)^(qū)、第一 N+注入?yún)^(qū)、第一 N阱、第二 N阱和第三N阱依次設(shè)置，第二 N阱和第三N阱位于遠(yuǎn)離第一 P+注入?yún)^(qū)和第一 N+注入?yún)^(qū)一側(cè)，第一 N阱中第二 P+注入?yún)^(qū)靠近第一 N+注入?yún)^(qū)，第一 N阱中第三P+注入?yún)^(qū)靠近第二 N阱中第四P+注入?yún)^(qū)，第二 N阱中第三N+注入?yún)^(qū)靠近第三N阱中第五P+注入?yún)^(qū)。第二 P+注入?yún)^(qū)、第一 N 阱、P型襯底和第一 N+注入?yún)^(qū)組成主可控硅路徑，第三P+注入?yún)^(qū)、第一 N阱、P型襯底和第二 N阱組成寄生可控硅路徑。所述的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件的實現(xiàn)方式如下當(dāng)電學(xué)陽極出現(xiàn)ESD電流后，電流會先從第三P+注入?yún)^(qū)流入第一 N阱，然后從第二 N+注入?yún)^(qū)流出第一 N阱然后從第五P+注入?yún)^(qū)流入第三N阱，從第四N+注入?yún)^(qū)流出第三 N阱，隨后從第四P+注入?yún)^(qū)流入第二 N阱，最終從第三N+注入?yún)^(qū)流出第二 N阱進(jìn)入電學(xué)陰極。該ESD電流流經(jīng)的路徑稱為二極管輔助觸發(fā)可控硅的觸發(fā)路徑。隨后，寄生可控硅會開啟工作，此時電流將從第三P+注入?yún)^(qū)注入并流經(jīng)第三P+注入?yún)^(qū)、第一 N阱、P型襯底和第二 N阱組成的寄生可控硅路徑，最終從第三N+注入?yún)^(qū)流出進(jìn)入電學(xué)陰極。當(dāng)寄生可控硅工作一段時間后，隨著電流的增大，主可控硅會開啟工作，此時電流將從第二 P+注入?yún)^(qū)注入并流經(jīng)第二 P+注入?yún)^(qū)、第一 N阱、P型襯底和第一 N+注入?yún)^(qū)組成的主可控硅路徑，最終經(jīng)由第一 N+注入?yún)^(qū)流出進(jìn)入電學(xué)陰極。不同于傳統(tǒng)二極管輔助觸發(fā)的可控硅的開啟工作過程，本發(fā)明的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件中，在二極管串導(dǎo)通與主可控硅開啟工作之間，加入了寄生可控硅導(dǎo)通的這一階段，使得主可控硅鉗位電壓時鉗位點的電流值因為寄生可控硅的導(dǎo)通而被提高了。即二極管輔助觸發(fā)的可控硅鉗位點的電流值不再是二極管串觸發(fā)結(jié)束后的電流值，而是寄生可控硅導(dǎo)通結(jié)束時的電流值，所以鉗位點電流值的提高帶來的是閂鎖效應(yīng)發(fā)生概率的大大降低。此外，相對于傳統(tǒng)的二極管輔助觸發(fā)的可控硅，本發(fā)明的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件中，并沒有增加任何附加的結(jié)構(gòu)或者電路，所以并不會消耗更多的硅片面積，是一種經(jīng)濟(jì)有效的低工作電壓域電路ESD防護(hù)方案。本發(fā)明的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，通過優(yōu)化可控硅與二極管的連接和布局，利用二極管串形成的寄生可控硅路徑來實現(xiàn)二極管輔助觸發(fā)的可控硅的二次導(dǎo)通，從而提高可控硅鉗位電壓時鉗位點的電流值來避免閂鎖效應(yīng)的發(fā)生。本發(fā)明結(jié)構(gòu)簡單，電流均勻，器件強(qiáng)壯性好，穩(wěn)定可靠。相比傳統(tǒng)基于二極管和MOS管的ESD防護(hù)方案，本發(fā)明有著面積效率上的優(yōu)勢；相比傳統(tǒng)二極管輔助觸發(fā)的可控硅防護(hù)方案，本發(fā)明有著低閂鎖風(fēng)險的優(yōu)勢。


圖1為常規(guī)的二極 管輔助觸發(fā)的可控硅器件的剖面圖。圖2為本發(fā)明的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件的剖面圖。圖3為圖2中二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件的兩條導(dǎo)通路徑的標(biāo)注，虛線為寄生可控硅的導(dǎo)通路徑，實線為主可控硅的導(dǎo)通路徑。
具體實施例方式下面結(jié)合實施例和附圖來詳細(xì)說明本發(fā)明，但本發(fā)明并不僅限于此。如圖2所示，一種二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，包括P型襯底21，其中，P型襯底21上依次設(shè)有第一 P+注入?yún)^(qū)22、第一 N+注入?yún)^(qū)23、第一 N阱24、第二 N阱25和第三N阱26 ；第一 N阱24上依次設(shè)有第二 P+注入?yún)^(qū)24a、第二 N+注入?yún)^(qū)24b 和第三P+注入?yún)^(qū)24c，第二 N阱25上依次設(shè)有第四P+注入?yún)^(qū)25a和第三N+注入?yún)^(qū)25b， 第三N阱26上依次設(shè)有第五P+注入?yún)^(qū)26a和第四N+注入?yún)^(qū)26b ；第一 P+注入?yún)^(qū)22、第一 N+注入?yún)^(qū)23和第三N+注入?yún)^(qū)25b均與電學(xué)陰極相連，第二 P+注入?yún)^(qū)24a和第三P+注入?yún)^(qū)24c均與電學(xué)陽極相連，第二 N+注入?yún)^(qū)24b與第五P+ 注入?yún)^(qū)26a相連，第四P+注入?yún)^(qū)25a與第四N+注入?yún)^(qū)26b相連。上述的P型襯底，N講，N+, P+注入?yún)^(qū)結(jié)構(gòu)采用現(xiàn)有的標(biāo)準(zhǔn)CMOS集成電路制造工藝即可實現(xiàn)。上述的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件的實現(xiàn)方式，如圖3所
7J\ ο當(dāng)電學(xué)陽極出現(xiàn)ESD電流后，電流會先從第三P+注入?yún)^(qū)24c流入第一 N阱24，然后從第二 N+注入?yún)^(qū)24b流出第一 N阱24然后從第五P+注入?yún)^(qū)26a流入第三N阱26，從第四N+注入?yún)^(qū)26b流出第三N阱26，隨后從第四P+注入?yún)^(qū)25a流入第二 N阱25，最終從第三N+注入?yún)^(qū)25b流出第二 N阱25進(jìn)入電學(xué)陰極。該ESD電流流經(jīng)的路徑稱為二極管輔助觸發(fā)可控的觸發(fā)路徑。隨后，圖3中虛線所標(biāo)注的寄生可控硅會開啟工作，此時電流將從第三P+注入?yún)^(qū) 24c注入并流經(jīng)第三P+注入?yún)^(qū)24c、第一 N阱24、P型襯底21和第二 N阱25組成的寄生可控硅路徑，最終從第三N+注入?yún)^(qū)25b流出進(jìn)入電學(xué)陰極。當(dāng)寄生可控硅工作一段時間后，隨著電流的增大，圖3中實線所標(biāo)注的主可控硅會開啟工作，此時電流將從第二 P+注入?yún)^(qū)24a注入并流經(jīng)第二 P+注入?yún)^(qū)24a、第一 N阱24、 P型襯底21和第一 N+注入?yún)^(qū)23組成的主可控硅路徑，最終經(jīng)由第一 N+注入?yún)^(qū)23流出進(jìn)入電學(xué)陰極。不同于傳統(tǒng)二極管輔助觸發(fā)的可控硅的開啟工作過程，上述的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件中，在二極管串導(dǎo)通與主可控硅開啟工作之間，加入了寄生可控硅導(dǎo)通的這一階段，使得主 可控硅鉗位電壓時鉗位點的電流值因為寄生可控硅的導(dǎo)通而被提高了。即二極管輔助觸發(fā)的可控硅鉗位點的電流值不再是二極管串觸發(fā)結(jié)束后的電流值，而是寄生可控硅導(dǎo)通結(jié)束時的電流值，所以鉗位點電流值的提高帶來的是閂鎖效應(yīng)發(fā)生概率的大大降低。 此外，相對于傳統(tǒng)的二極管輔助觸發(fā)的可控硅，上述的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件中，并沒有增加任何附加的結(jié)構(gòu)或者電路，所以并不會消耗更多的硅片面積，是一種經(jīng)濟(jì)有效的低工作電壓域電路ESD防護(hù)方案。
權(quán)利要求
1.一種二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，包括P型襯底(21)，其特征在于所述的P型襯底(21)上依次設(shè)有第一 P+注入?yún)^(qū)(22)、第一 N+注入?yún)^(qū)(23)、第一 N阱(24)、第二 N阱(25)和第三N阱(26)，所述的第一 N阱(24)上依次設(shè)有第二 P+注入?yún)^(qū)(24a)、第二 N+注入?yún)^(qū)(24b)和第三P+注入?yún)^(qū)(24c)，所述的第二 N阱(25)上依次設(shè)有第四P+注入?yún)^(qū)(25a)和第三N+注入?yún)^(qū)(25b)，所述的第三N阱(26)上依次設(shè)有第五P+注入?yún)^(qū)(26a)和第四N+注入?yún)^(qū)(26b)；所述第一 P+注入?yún)^(qū)(22)、第一 N+注入?yún)^(qū)(23)和第三N+注入?yún)^(qū)(25b)均與電學(xué)陰極相連，所述的第二 P+注入?yún)^(qū)(24a)和第三P+注入?yún)^(qū)(24c)均與電學(xué)陽極相連，所述的第二 N+注入?yún)^(qū)(24b)與第五P+注入?yún)^(qū)(26a)相連，所述的第四P+注入?yún)^(qū)(25a)與第四N+注入?yún)^(qū)(26b)相連。
2.根據(jù)權(quán)利要求1所述的二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，其特征在于，所述的二極管輔助觸發(fā)的路徑為從電學(xué)陽極流入的電流從第三P+注入?yún)^(qū)(24c)流入第一 N阱(24)后依次流過第一 N 阱(24)、第三N阱(26)和第二 N阱(25)，最終從第二 N阱(25)的第三N+注入?yún)^(qū)(25b)流入電學(xué)陰極。
全文摘要
本發(fā)明公開了一種二極管輔助觸發(fā)的具有二次導(dǎo)通路徑的可控硅器件，通過優(yōu)化可控硅與二極管的連接和布局，利用二極管串形成的寄生可控硅路徑來實現(xiàn)二極管輔助觸發(fā)的可控硅的二次導(dǎo)通，提高可控硅鉗位電壓時鉗位點的電流值來避免閂鎖效應(yīng)的發(fā)生。本發(fā)明結(jié)構(gòu)簡單，電流均勻，器件強(qiáng)壯性好，穩(wěn)定可靠。相比傳統(tǒng)基于二極管和MOS管的ESD防護(hù)方案，本發(fā)明有著面積效率上的優(yōu)勢；相比傳統(tǒng)二極管輔助觸發(fā)的可控硅防護(hù)方案，本發(fā)明有著低閂鎖風(fēng)險的優(yōu)勢。
文檔編號H01L27/02GK102254911SQ20111019535
公開日2011年11月23日 申請日期2011年7月13日 優(yōu)先權(quán)日2011年7月13日
發(fā)明者吳健, 曾杰, 苗萌, 董樹榮, 鄭劍鋒, 韓雁, 馬飛 申請人:浙江大學(xué)