本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤指一種陣列基板、其驅(qū)動(dòng)方法、顯示面板及顯示裝置。

背景技術(shù)：

目前，隨著科技的發(fā)展，在諸如液晶顯示面板的顯示器件中已經(jīng)采用低溫多晶硅制作薄膜晶體管，具體地，包含低溫多晶硅薄膜晶體管的陣列基板如圖1所示，一般包括依次設(shè)置在襯底基板上的遮光層001、緩沖層002、多晶硅層即有源層003、柵極絕緣層004、柵電極005、層間絕緣層006、源漏電極007、平坦化層008、第一透明電極009、鈍化層010和第二透明電極011；其中，第一透明電極009作為公共電極，第二透明電極011作為像素電極通過貫穿平坦化層008和鈍化層010的過孔與源漏電極007中的漏電極連接。

具體地，采用如圖1所示結(jié)構(gòu)的薄膜晶體管組成電路結(jié)構(gòu)時(shí)，例如組成如圖2所示的包括ntft和ptft的反向器時(shí)，其電流-電壓(id-vg)曲線如圖3所示，從圖3可以看出，ntft和ptft的閾值電壓vth非?？拷?，ntft的vth一般在0.6v左右，ptft的vth一般在-0.6v左右，導(dǎo)致柵電極的電壓vg＝0時(shí)，漏電流id比較大，一般在10^-7a-10^-9a左右。因此，采用具有較大漏電流的ntft和ptft組成的電路，由于漏電流較大，會(huì)導(dǎo)致功耗較大且出現(xiàn)器件不穩(wěn)定等問題。

因此，如何降低薄膜晶體管的漏電流，是本領(lǐng)域亟需解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種陣列基板、其驅(qū)動(dòng)方法、顯示面板及顯示裝置，用以解決現(xiàn)有技術(shù)中存在的薄膜晶體管的漏電流大的問題。

一方面，本發(fā)明實(shí)施例提供了一種陣列基板，包括：薄膜晶體管，所述薄膜晶體管包括：有源層，柵電極，控制電極，設(shè)置于所述柵電極與所述有源層之間的柵極絕緣層，以及設(shè)置于所述控制電極與所述有源層之間的緩沖層；

所述緩沖層的厚度大于所述柵極絕緣層的厚度；

所述控制電極至少在所述柵電極加載關(guān)閉電壓時(shí)加載第一控制電壓。

另一方面，本發(fā)明實(shí)施例還提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述陣列基板。

另一方面，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述顯示面板。

另一方面，本發(fā)明實(shí)施例還提供了一種陣列基板的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)本發(fā)明實(shí)施例提供的上述陣列基板，包括：對(duì)薄膜晶體管的柵電極加載關(guān)閉電壓的同時(shí)，對(duì)控制電極加載第一控制電壓。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的一種陣列基板、其驅(qū)動(dòng)方法、顯示面板及顯示裝置，通過在薄膜晶體管的有源層遠(yuǎn)離柵電極的一側(cè)設(shè)置控制電極，并通過控制位于控制電極與有源層之間的緩沖層的厚度，使緩沖層的厚度大于位于柵電極與有源層之間的柵極絕緣層的厚度，來調(diào)節(jié)控制電極和有源層之間的距離大于柵電極和有源層之間的距離，并至少在柵電極加載關(guān)閉電壓使薄膜晶體管處于截止?fàn)顟B(tài)時(shí)，對(duì)控制電極加載第一控制電壓，來影響此刻薄膜晶體管的vg電壓，從而影響薄膜晶體管的閾值電壓vth，使薄膜晶體管的id-vg曲線發(fā)生移動(dòng)，保證在薄膜晶體管關(guān)閉時(shí)漏電流id比較小，達(dá)到穩(wěn)定電路和降低功耗的效果。

附圖說明

圖1為現(xiàn)有技術(shù)中的陣列基板的結(jié)構(gòu)示意圖；

圖2為現(xiàn)有技術(shù)中的反向器的電路示意圖；

圖3為圖2所示的反向器的id-vg曲線關(guān)系圖；

圖4a和圖4b分別為本發(fā)明實(shí)施例提供的兩種陣列基板的結(jié)構(gòu)示意圖；

圖5a和圖5b分別為本發(fā)明實(shí)施例提供的兩種反向器的電路示意圖；

圖6a至圖6c分別為本發(fā)明實(shí)施例提供的三種id-vg曲線關(guān)系圖；

圖7為本發(fā)明實(shí)施例提供的陣列基板的電路示意圖；

圖8為本發(fā)明實(shí)施例提供的陣列基板中vsr的電路示意圖；

圖9a至圖9f分別為本發(fā)明實(shí)施例提供的陣列基板在制作過程中的結(jié)構(gòu)示意圖；

圖10a至圖10d分別為本發(fā)明實(shí)施例提供的另四種陣列基板的結(jié)構(gòu)示意圖；

圖11a至圖11e分別為本發(fā)明實(shí)施例提供的陣列基板在制作過程中的結(jié)構(gòu)示意圖；

圖12為本發(fā)明實(shí)施例提供的顯示面板的結(jié)構(gòu)示意圖；

圖13為本發(fā)明實(shí)施例提供的顯示裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的陣列基板、其驅(qū)動(dòng)方法、顯示面板及顯示裝置的具體實(shí)施方式進(jìn)行詳細(xì)地說明。

附圖中各膜層的厚度和區(qū)域形狀的大小不反映陣列基板的真實(shí)比例，目的只是示意說明本發(fā)明內(nèi)容。

本發(fā)明實(shí)施例提供了一種陣列基板，如圖4a和圖4b所示，包括：薄膜晶體管100，薄膜晶體管100包括：有源層110，柵電極120，控制電極130，設(shè)置于柵電極120與有源層110之間的柵極絕緣層140，以及設(shè)置于控制電極130與有源層110之間的緩沖層150；其中，

緩沖層150的厚度大于柵極絕緣層140的厚度；

控制電極130至少在柵電極120加載關(guān)閉電壓時(shí)加載第一控制電壓。

具體地，在本發(fā)明實(shí)施例提供的上述陣列基板中，通過在薄膜晶體管100的有源層110遠(yuǎn)離柵電極120的一側(cè)設(shè)置控制電極130，并通過控制位于控制電極130與有源層110之間的緩沖層150的厚度，使緩沖層150的厚度使其大于位于柵電極120與有源層110之間的柵極絕緣層140的厚度，來調(diào)節(jié)控制電極130和有源層110之間的距離大于柵電極120與有源層110之間的距離。使控制電極130在加載任何電位的第一控制電壓時(shí)，并不能直接控制薄膜晶體管100的導(dǎo)通或截止?fàn)顟B(tài)，因此控制電極130不能等同于在薄膜晶體管中增加另一柵電極120，即控制電極130的作用并非起到控制薄膜晶體管100的導(dǎo)通與截止的作用，而是僅能起到改變薄膜晶體管100的閾值電壓vth作用。并至少在柵電極120加載關(guān)閉電壓使薄膜晶體管100處于截止?fàn)顟B(tài)時(shí)，對(duì)控制電極130加載第一控制電壓，來影響此刻薄膜晶體管100的vg電壓，從而影響薄膜晶體管100的閾值電壓vth，使薄膜晶體管100的id-vg曲線發(fā)生移動(dòng)，保證在薄膜晶體管關(guān)閉時(shí)漏電流id比較小，達(dá)到穩(wěn)定電路和降低功耗的效果。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，緩沖層150的厚度一般在1000nm-5000nm之間，較佳地，在實(shí)際應(yīng)用中一般選擇將緩沖層150的厚度控制在3000nm左右為佳。柵極絕緣層140的厚度一般控制在50nm-200nm之間，較佳地，在實(shí)際應(yīng)用中一般選擇將柵極絕緣層140的厚度控制在120nm左右為佳。

進(jìn)一步地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，在柵電極120加載開啟電壓使薄膜晶體管100處于導(dǎo)通狀態(tài)時(shí)，還可以控制電極130加載第二控制電壓，從而影響薄膜晶體管100的閾值電壓vth，達(dá)到穩(wěn)定電路的效果。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，根據(jù)薄膜晶體管100的類型不同，其柵電極120加載的開啟電壓和關(guān)閉電壓也不同。例如當(dāng)薄膜晶體管為n型薄膜晶體管(ntft)時(shí)，對(duì)柵電極120加載的開啟電壓一般為10v使ntft處于導(dǎo)通狀態(tài)，對(duì)柵電極120加載的關(guān)閉電壓一般為-7v使ntft處于截止?fàn)顟B(tài)。當(dāng)薄膜晶體管為p型薄膜晶體管(ptft)時(shí)，對(duì)柵電極120加載的開啟電壓一般為-10v使ptft處于導(dǎo)通狀態(tài)，對(duì)柵電極120加載的關(guān)閉電壓一般為7v使ptft處于截止?fàn)顟B(tài)。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，對(duì)薄膜晶體管的控制電極130加載的第一控制電壓和/或第二控制電壓一般位于開啟電壓與關(guān)閉電壓之間。具體地，當(dāng)薄膜晶體管為n型薄膜晶體管時(shí)，第一控制電壓和第二控制電壓的電位一般在10v至-7v之間。當(dāng)薄膜晶體管為p型薄膜晶體管時(shí)，第一控制電壓和第二控制電壓的電位一般在-10v至7v之間。這樣，第一控制電壓和/或第二控制電壓的電位控制在開啟電壓與關(guān)閉電壓之間，有利于在實(shí)際操作過程中，外部供電電路利用現(xiàn)有已生成的電位來生成所需的第一控制電壓和第二控制電壓的電位。

并且，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，對(duì)控制電極130加載的第一控制電壓和第二控制電壓的電位可以相同，以使膜晶體管在導(dǎo)通和截止?fàn)顟B(tài)下具有相同的閾值電壓vth；也可以對(duì)控制電極130加載不同電位的第一控制電壓和第二控制電壓，以使膜晶體管在導(dǎo)通和截止?fàn)顟B(tài)下具有不同的閾值電壓vth，在實(shí)際應(yīng)用過程中可以根據(jù)實(shí)際需求調(diào)整第一控制電壓和第二控制電壓的電位，在此不做限定。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，薄膜晶體管為n型薄膜晶體管時(shí)，第一控制電壓為[-1.5v，0v]為佳，包括端點(diǎn)值。具體地，以圖5a所示的反向器為例，可以僅對(duì)ntft設(shè)置控制電極130，通過調(diào)節(jié)控制電極130的第一控制電壓和第二控制電壓為vb來影響柵電極120的vg電壓，從而影響ntft的閾值電壓vth，達(dá)到穩(wěn)定電路的效果。具體地，如圖6a所示的id-vg曲線，可以制作出閾值電壓vth為-1.5v的ptft，以及閾值電壓vth為0v的ntft器件(虛線所示)。之后，對(duì)ntft的控制電極130加載vb為-1.5v的第一控制電壓和第二控制電壓，使ntft的閾值電壓vth從0v調(diào)整到了1.5v(實(shí)線所示)。由此可以使ntft和ptft的曲線距離較大，保證薄膜晶體管時(shí)漏電流比較小，為10^-12a-10^-13a左右，從而降低功耗且穩(wěn)定電路。上述以第一控制電壓和第二控制電壓為-1.5v為例進(jìn)行id-vg曲線比較，通過實(shí)驗(yàn)可知，當(dāng)?shù)谝豢刂齐妷汉偷诙刂齐妷哼x取[-1.5v，0v]中的任何數(shù)值，例如，選取0v、-1v、-0.5v時(shí)，其效果與上述圖6a所示的id-vg曲線均類似，在此不作贅述。

優(yōu)選地，在本發(fā)明實(shí)施例提供的上述陣列基板中，薄膜晶體管為p型薄膜晶體管時(shí)，第一控制電壓為[0v，1.5v]為佳，包括端點(diǎn)值。具體地，以圖5b所示的反向器為例，可以僅對(duì)ptft設(shè)置控制電極130，通過調(diào)節(jié)控制電極130的第一控制電壓和第二控制電壓為vb來影響柵電極120的vg電壓，從而影響ptft的閾值電壓vth，達(dá)到穩(wěn)定電路的效果。具體地，如圖6b所示的id-vg曲線，可以制作出閾值電壓vth為1.5v的ntft，以及閾值電壓vth為0v的ptft器件(虛線所示)。之后，對(duì)ptft的控制電極130加載vb為1.5v的第一控制電壓和第二控制電壓，這樣，ptft的閾值電壓vth從0v調(diào)整到了-1.5v(實(shí)線所示)。由此可以使ntft和ptft的曲線距離較大，保證vg＝0時(shí)漏電流比較小，為10^-12a-10^-13a左右，從而降低功耗且穩(wěn)定電路。上述以第一控制電壓和第二控制電壓為1.5v為例進(jìn)行id-vg曲線比較，通過實(shí)驗(yàn)可知，當(dāng)?shù)谝豢刂齐妷汉偷诙刂齐妷哼x取[0v，1.5v]中的任何數(shù)值，例如0v、0.5v、1v時(shí)，其效果與上述圖6b所示的id-vg曲線均類似，在此不作贅述。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖7所示，一般分為顯示區(qū)域和非顯示區(qū)域；在顯示區(qū)域會(huì)設(shè)置多個(gè)呈陣列排布的像素單元，每個(gè)像素單元中一般均會(huì)設(shè)置像素控制晶體管t；在非顯示區(qū)域一般會(huì)設(shè)置驅(qū)動(dòng)電路，驅(qū)動(dòng)電路具體可以包括柵極驅(qū)動(dòng)電路vsr和數(shù)據(jù)驅(qū)動(dòng)電路，其中，柵極驅(qū)動(dòng)電路vsr以圖8所示的結(jié)構(gòu)為例，一般由n型晶體管和p型晶體管構(gòu)成，數(shù)據(jù)驅(qū)動(dòng)電路中的多路分配器一般由n型晶體管構(gòu)成。顯示區(qū)域的像素控制晶體管可以為如圖7所示的n型晶體管，也可以為p型晶體管，在此不做限定。通過上述描述可知，在本發(fā)明實(shí)施例提供的上述陣列基板中，可能會(huì)同時(shí)存在n型晶體管和p型晶體管。當(dāng)然，陣列基板也可能會(huì)僅存在全p型晶體管，或全n型晶體管，在此不做限定。

基于此，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，采用上述設(shè)置控制電極130的薄膜晶體管100可以為以下之一或組合：設(shè)置于顯示區(qū)域的多個(gè)像素控制晶體管t，以及設(shè)置非顯示區(qū)域的驅(qū)動(dòng)電路中的n型晶體管和p型晶體管。具體地，在實(shí)際應(yīng)用時(shí)，可以僅對(duì)顯示區(qū)域的多個(gè)像素控制晶體管設(shè)置控制電極130以調(diào)節(jié)閾值電壓，也可以僅對(duì)設(shè)置非顯示區(qū)域的驅(qū)動(dòng)電路中的n型晶體管設(shè)置控制電極130以調(diào)節(jié)閾值電壓，還可以僅對(duì)設(shè)置非顯示區(qū)域的驅(qū)動(dòng)電路中的p型晶體管設(shè)置控制電極130以調(diào)節(jié)閾值電壓；或者，較佳地，可以對(duì)設(shè)置于顯示區(qū)域的多個(gè)像素控制晶體管，以及設(shè)置非顯示區(qū)域的驅(qū)動(dòng)電路中的n型晶體管和p型晶體管，即陣列基板中存在的全部薄膜晶體管100設(shè)置控制電極130，此時(shí)，id-vg曲線可以達(dá)到如圖6c所示的理想曲線，當(dāng)薄膜晶體管關(guān)閉時(shí)，漏電流id比較小，可以控制在10^-12a-10^-13a左右，能有效地降低功耗并穩(wěn)定電路。

下面以陣列基板中存在的全部薄膜晶體管100設(shè)置控制電極130為例進(jìn)行說明。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，當(dāng)像素控制晶體管為n型晶體管時(shí)，較佳地，像素控制晶體管在柵電極120加載關(guān)閉電壓時(shí)加載的第一控制電壓可以與驅(qū)動(dòng)電路中的n型晶體管在柵電極120加載關(guān)閉電壓時(shí)加載的第一控制電壓相同，即在陣列基板中全部的n型晶體管在柵電極120加載關(guān)閉電壓使n型晶體管處于截止?fàn)顟B(tài)時(shí)，其控制電極130加載相同的第一控制電壓例如可以加載vb＝-1.5v，以保證全部n型晶體管的閾值電壓vth控制在1.5v左右，從而保證薄膜晶體管關(guān)閉時(shí)漏電流比較小，為10^-12a-10^-13a左右，以降低功耗且穩(wěn)定電路。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，當(dāng)像素控制晶體管為n型晶體管時(shí)，像素控制晶體管的第二控制電壓和驅(qū)動(dòng)電路中的n型晶體管的第二控制電壓可以為不同電位。較佳地，像素控制晶體管在柵電極加載開啟電壓時(shí)加載的第二控制電壓可以為0v，以增加顯示區(qū)的充電電流，而驅(qū)動(dòng)電路中的n型晶體管在柵電極加載開啟電壓時(shí)加載的第二控制電壓可以為-1.5v，以保證在非顯示區(qū)的ntft具有較大的閾值電壓vth從而提升ntft的驅(qū)動(dòng)能力。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，并不限定薄膜晶體管的類型，在實(shí)際應(yīng)用中可以采用頂柵型薄膜晶體管，也可以采用底柵型薄膜晶體管。例如，當(dāng)采用底柵型薄膜晶體管時(shí)，如圖4b所示，薄膜晶體管中各膜層的層級(jí)順序?yàn)橐来卧O(shè)置：柵電極120、柵極絕緣層140、有源層110、緩沖層150、控制電極130。又如，當(dāng)采用頂柵型薄膜晶體管時(shí)，如圖4a所示，薄膜晶體管中各膜層的層級(jí)順序?yàn)橐来卧O(shè)置：控制電極130、緩沖層150、有源層110、柵極絕緣層140、柵電極120。如圖4a所示，頂柵型薄膜晶體管一般還包括：源漏電極160，以及設(shè)置于源漏電極160與柵電極120之間的層間絕緣層170，即在柵電極120之上依次設(shè)置的層間絕緣層170和源漏電極160。同樣，如圖4b所示，底柵型薄膜晶體管也會(huì)包括：源漏電極160，以及設(shè)置于源漏電極160與控制電極130之間的層間絕緣層170，即在控制電極130之上依次設(shè)置的層間絕緣層170和源漏電極160。

在實(shí)際應(yīng)用中，在頂柵型薄膜晶體管中控制電極130一般復(fù)用遮光層實(shí)現(xiàn)其功能。下面以如圖4a所示的頂柵型薄膜晶體管和如圖5b所示的反向器為例，說明本發(fā)明實(shí)施例提供的上述陣列基板中的頂柵型薄膜晶體管的制作方法，其中頂柵型薄膜晶體管具體可以采用低溫多晶硅制作，其制作過程如下：

s1、在襯底基板上制作金屬遮光層，在ntft區(qū)域形成遮光層，在ptft區(qū)域形成控制電極130的圖案；之后，制作緩沖層150，并在緩沖層150上利用傳統(tǒng)的等離子體增強(qiáng)化學(xué)氣相沉積(pecvd)方式形成非晶硅層，接著，利用激光晶化將非晶硅轉(zhuǎn)化為多晶硅層110a，如圖9a所示；

s2、對(duì)多晶硅層110a進(jìn)行圖案化，制作ntft和ptft的多晶硅硅島110b，之后，進(jìn)行硼離子摻雜，以調(diào)整ntft和ptft的溝道摻雜情況，如圖9b所示；

s3、制作第一光阻圖形110c遮擋ntft的n型溝道和ptft，利用第一光阻圖形110c的遮擋，進(jìn)行磷離子重?fù)诫s，制作ntft的源漏電極的n型重?fù)诫s區(qū)160a，如圖9c所示；

s4、依次形成柵極絕緣層140和柵電極120，利用柵電極120的遮擋進(jìn)行磷離子的輕摻雜，在ntft區(qū)域的溝道區(qū)與n型重?fù)诫s區(qū)160a之間形成輕摻雜緩沖區(qū)160b，如圖9d所示；

s5、制作第二光阻圖形120a遮擋ntft，進(jìn)行硼離子摻雜，制作ptft的p型重?fù)诫s區(qū)160c，如圖9e所示；

s6、制作層間絕緣層170和源漏電極160，如圖9f所示。

下面以頂柵型薄膜晶體管為例對(duì)陣列基板中可能存在的其他膜層進(jìn)行說明。

在具體實(shí)施時(shí)，由于頂柵型薄膜晶體管的控制電極130位于各膜層的最底層，即最靠近襯底基板的膜層，為了實(shí)現(xiàn)對(duì)薄膜晶體管100中的控制電極130在不同時(shí)刻加載第一控制電壓或第二控制電壓，在本發(fā)明實(shí)施例提供的上述陣列基板中，一般需要設(shè)置與控制電極130連接的信號(hào)走線。該信號(hào)走線的設(shè)置層級(jí)位置可以有多種，可以在現(xiàn)有的陣列基板膜層中增加新的信號(hào)走線膜層，也可以利用陣列基板中已經(jīng)存在的膜層實(shí)現(xiàn)該信號(hào)走線的圖案，從而在不增加膜層和制備工藝的基礎(chǔ)上實(shí)現(xiàn)該信號(hào)走線的功能。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，第一種信號(hào)走線的實(shí)現(xiàn)方式如圖10a所示，在陣列基板中可以包括：與源漏電極160同層設(shè)置的第一信號(hào)走線180a，即利用源漏電極160所在膜層形成第一信號(hào)走線180a，為了避免信號(hào)之間的串?dāng)_，該第一信號(hào)走線180a應(yīng)與源漏電極160相互獨(dú)立設(shè)置，即無連接關(guān)系；此時(shí)，為了實(shí)現(xiàn)第一信號(hào)走線180a與控制電極160之間的連接關(guān)系，第一信號(hào)走線180a需要通過貫穿緩沖層150、柵極絕緣層140和層間絕緣層170的第一接觸孔a與控制電極130連接。

具體地，第一信號(hào)走線180a的制作過程如下：

首先，如圖11a所示，形成的一整層的層間絕緣層170；

之后，如圖11b所示，對(duì)層間絕緣層170和柵極絕緣層140進(jìn)行干刻過孔，并刻蝕部分緩沖層150，剩余大約150nm厚的緩沖層150；

然后，如圖11c所示，采用緩沖氫氟酸(bhf)對(duì)剩余部分的緩沖層150進(jìn)行刻蝕，以避免干刻工藝對(duì)暴露出的有源層110刻蝕而影響有源層110的性能；

最后，如圖11d所示，形成同層設(shè)置的源漏電極160和第一信號(hào)走線180a。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，第二種信號(hào)走線的實(shí)現(xiàn)方式如圖10b所示，在陣列基板中可以包括：依次設(shè)置于薄膜晶體管100上的平坦化層190和第二信號(hào)走線180b，即在薄膜晶體管100的源漏電極160之上依次設(shè)置平坦化層190和第二信號(hào)走線180b，該第二信號(hào)走線180b單獨(dú)設(shè)置一膜層，不與其他膜層圖案復(fù)用；此時(shí)，為了實(shí)現(xiàn)第二信號(hào)走線180b與控制電極130之間的連接關(guān)系，第二信號(hào)走線180b需要通過貫穿緩沖層150、柵極絕緣層140、層間絕緣層170和平坦化層190的第二接觸孔b與控制電極130連接。

具體地，第二信號(hào)走線180b的制作過程如下：

首先，形成的一整層的層間絕緣層170后，如圖11a所示，對(duì)層間絕緣層170和柵極絕緣層140進(jìn)行干刻過孔，并刻蝕部分緩沖層150，剩余大約150nm厚的緩沖層150，如圖11b所示；之后，采用緩沖氫氟酸(bhf)對(duì)剩余部分的緩沖層150進(jìn)行刻蝕，以避免干刻工藝對(duì)暴露出的有源層110刻蝕而影響有源層110的性能，如圖11c所示；

然后，形成源漏電極160和搭接電極，如圖11e所示，之后，形成平坦化層190，對(duì)平坦化層190進(jìn)行干刻過孔，最后，形成第二信號(hào)走線180b，第二信號(hào)走線180b通過搭接電極與控制電極130連接。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，第三種信號(hào)走線的實(shí)現(xiàn)方式如圖10c所示，在陣列基板中可以包括：依次設(shè)置于薄膜晶體管100上的平坦化層190、第一透明電極200、鈍化層210和第二透明電極220，以及與第二透明電極220同層設(shè)置的第三信號(hào)走線180c，即在薄膜晶體管100的源漏電極160之上依次設(shè)置平坦化層190和第一透明電極200、鈍化層210和第二透明電極220，其中利用第二透明電極220所在膜層形成第三信號(hào)走線180c，為了避免信號(hào)之間的串?dāng)_，該第三信號(hào)走線180c應(yīng)與第二透明電極220相互獨(dú)立設(shè)置，即無連接關(guān)系；此時(shí)，為了實(shí)現(xiàn)第三信號(hào)走線180c與控制電極130之間的連接關(guān)系，第三信號(hào)走線180c需要通過貫穿緩沖層150、柵極絕緣層140、層間絕緣層170、平坦化層190和鈍化層210的第三接觸孔c與控制電極130連接。

具體地，第三信號(hào)走線180c的制作過程如下：

首先，形成的一整層的層間絕緣層170后，如圖11a所示，對(duì)層間絕緣層170和柵極絕緣層140進(jìn)行干刻過孔，并刻蝕部分緩沖層150，剩余大約150nm厚的緩沖層150，如圖11b所示；之后，采用緩沖氫氟酸(bhf)對(duì)剩余部分的緩沖層150進(jìn)行刻蝕，以避免干刻工藝對(duì)暴露出的有源層110刻蝕而影響有源層110的性能，如圖11c所示；

然后，形成源漏電極160和搭接電極，之后，形成平坦化層190、第一透明電極200和鈍化層210，最后，在形成第二透明電極220的同時(shí)形成第三信號(hào)走線180c，第三信號(hào)走線180c通過搭接電極與控制電極130連接。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖10c所示，第一透明電極200一般為公共電極，第二透明電極220一般為像素電極，此時(shí)，第二透明電極220需要通過平坦化層190和鈍化層210的過孔d與源漏電極160中的漏電極相連。

或者，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖10d所示，第一透明電極200也可以為像素電極，第二透明電極220對(duì)應(yīng)為公共電極；此時(shí)，可以利用第一透明電極200所在膜層形成第四信號(hào)走線180d，為了避免信號(hào)之間的串?dāng)_，該第四信號(hào)走線180d應(yīng)與第一透明電極200相互獨(dú)立設(shè)置，即無連接關(guān)系；此時(shí)，為了實(shí)現(xiàn)第四信號(hào)走線180d與控制電極130之間的連接關(guān)系，第四信號(hào)走線180d需要通過貫穿緩沖層150、柵極絕緣層140、層間絕緣層170和平坦化層190的第四接觸孔e與控制電極130連接。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種陣列基板的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)本發(fā)明實(shí)施例提供的上述陣列基板。具體地，該陣列基板的驅(qū)動(dòng)方法，可以采用下述方式實(shí)現(xiàn)：對(duì)薄膜晶體管的柵電極加載關(guān)閉電壓的同時(shí)，對(duì)控制電極加載第一控制電壓。該驅(qū)動(dòng)方法的具體實(shí)施可以參見上述陣列基板的實(shí)施例，重復(fù)之處不再贅述。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種如圖12所示的顯示面板，包括本發(fā)明實(shí)施例提供的上述陣列基板，該顯示面板可以為：液晶顯示面板、有機(jī)電致發(fā)光顯示面板、等離子體顯示面板等任何包含陣列基板的顯示面板。該顯示面板可以是剛性的顯示面板也可以是柔性的顯示面板，圖12中僅示出了剛性的顯示面板，但本申請(qǐng)對(duì)此不做限制。該顯示面板的實(shí)施可以參見上述陣列基板的實(shí)施例，重復(fù)之處不再贅述。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種如圖13所示的顯示裝置，包括本發(fā)明實(shí)施例提供的上述顯示面板，該顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。該顯示裝置的實(shí)施可以參見上述顯示面板的實(shí)施例，重復(fù)之處不再贅述。

本發(fā)明實(shí)施例提供的上述陣列基板、其驅(qū)動(dòng)方法、顯示面板及顯示裝置，通過在薄膜晶體管的有源層遠(yuǎn)離柵電極的一側(cè)設(shè)置控制電極，并通過控制位于控制電極與有源層之間的緩沖層的厚度，使緩沖層的厚度大于位于柵電極與有源層之間的柵極絕緣層的厚度，來調(diào)節(jié)控制電極和有源層之間的距離大于柵電極和有源層之間的距離，并至少在柵電極加載關(guān)閉電壓使薄膜晶體管處于截止?fàn)顟B(tài)時(shí)，對(duì)控制電極加載第一控制電壓，來影響此刻薄膜晶體管的vg電壓，從而影響薄膜晶體管的閾值電壓vth，使薄膜晶體管的id-vg曲線發(fā)生移動(dòng)，保證在薄膜晶體管關(guān)閉時(shí)漏電流id比較小，達(dá)到穩(wěn)定電路和降低功耗的效果。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。