本發(fā)明涉及閃存存儲(chǔ)器領(lǐng)域，更具體地說，涉及一種3dnand存儲(chǔ)器件及其制造方法。

背景技術(shù)：

nand閃存是一種比硬盤驅(qū)動(dòng)器更好的存儲(chǔ)設(shè)備，隨著人們追求功耗低、質(zhì)量輕和性能佳的非易失存儲(chǔ)產(chǎn)品，在電子產(chǎn)品中得到了廣泛的應(yīng)用。目前，平面結(jié)構(gòu)的nand閃存已近實(shí)際擴(kuò)展的極限，為了進(jìn)一步的提高存儲(chǔ)容量，降低每比特的存儲(chǔ)成本，提出了3d結(jié)構(gòu)的nand存儲(chǔ)器。

在3dnand存儲(chǔ)器結(jié)構(gòu)中，采用垂直堆疊多層數(shù)據(jù)存儲(chǔ)單元的方式，實(shí)現(xiàn)堆疊式的3dnand存儲(chǔ)器結(jié)構(gòu)，然而，其他的電路例如解碼器(decoder)、頁緩沖(pagebuffer)和鎖存器(latch)等，這些外圍電路都是cmos器件形成的，cmos器件的工藝無法與3dnand器件集成在一起，目前，是分別采用不同的工藝形成3dnand存儲(chǔ)器陣列和外圍電路，再通過穿過3dnand存儲(chǔ)器陣列的通孔將二者電連接在一起。3dnand存儲(chǔ)器陣列中的堆疊主要采用opop結(jié)構(gòu)，即多晶硅(poly)和氧化物(oxide)依次層疊的結(jié)構(gòu)，隨著存儲(chǔ)容量需求的不斷提高，opop結(jié)構(gòu)堆疊的層數(shù)不斷增多，這對通孔的形成以及外圍電路與存儲(chǔ)單元的連接提出很大的挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種3dnand存儲(chǔ)器件及其制造方法，在存儲(chǔ)陣列內(nèi)設(shè)置貫通接觸孔，便于同cmos芯片的連接，易于集成，并且同時(shí)制作ch、gls、tac以及臺(tái)階的連接結(jié)構(gòu)，簡化該存儲(chǔ)器件的制作工藝，并能縮小3dnand存儲(chǔ)器件的尺寸。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種3dnand存儲(chǔ)器件，包括：

基底；

所述基底上的堆疊層，所述堆疊層至少有一側(cè)為階梯結(jié)構(gòu)，所述堆疊層包括沿字線方向依次排布的第一區(qū)域、第二區(qū)域和第三區(qū)域；其中，

所述第二區(qū)域位于所述第一區(qū)域和第三區(qū)域之間，所述第二區(qū)域中形成有貫通的絕緣環(huán)，所述絕緣環(huán)內(nèi)的堆疊層為相互間隔堆疊的氧化物層和氮化物層，所述絕緣環(huán)內(nèi)的堆疊層中形成有貫通接觸孔；

所述絕緣環(huán)外的第二區(qū)域以及第一區(qū)域、第三區(qū)域的堆疊層為相互間隔堆疊的氧化物層和金屬層，所述第一區(qū)域和第三區(qū)域中形成有用于形成存儲(chǔ)器件的溝道孔，所述絕緣環(huán)外的第二區(qū)域中形成有用于劃分塊存儲(chǔ)區(qū)的柵線縫隙；

所述溝道孔的頂部形成半導(dǎo)體阻擋層，所述半導(dǎo)體阻擋層與所述柵線縫隙的一端以及所述堆疊層的階梯結(jié)構(gòu)上均形成第一連接件，多個(gè)所述第一連接件分別通過過孔與第一金屬相連，所述第一金屬作為所述存儲(chǔ)器件的位線。

優(yōu)選的，所述堆疊層還包括位于所述第一區(qū)域和第二區(qū)域之間的第四區(qū)域，以及位于所述第二區(qū)域和第三區(qū)域之間的第五區(qū)域，所述第四區(qū)域和第五區(qū)域的堆疊層為相互間隔堆疊的氧化物層和金屬層；

所述柵線縫隙沿字線方向延伸至所述絕緣環(huán)，且位于所述第一區(qū)域、所述第四區(qū)域、所述第三區(qū)域以及所述第五區(qū)域的堆疊層中。

優(yōu)選的，所述半導(dǎo)體阻擋層為多晶硅、ti、tin或w。

優(yōu)選的，所述貫通接觸孔沿所述沿字線方向依次填充有blockox、trapn、ox、poly以及ox；

所述絕緣環(huán)沿所述沿字線方向依次填充有ox、ni以及ox。

優(yōu)選的，所述絕緣環(huán)之外的第二區(qū)域的堆疊層中形成有偽溝道孔。

一種3dnand存儲(chǔ)器件的制造方法，包括：

提供基底；

在所述基底上形成堆疊層，所述堆疊層包括沿字線方向依次排布的第一區(qū)域、第二區(qū)域和第三區(qū)域，所述堆疊層為相互間隔堆疊的氧化物層和氮化物層；

在所述堆疊層的至少一側(cè)形成堆疊層的階梯結(jié)構(gòu)；

分別在所述第一區(qū)域、第三區(qū)域的堆疊層中形成溝道孔以及在所述第二區(qū)域的堆疊層中形成貫通的絕緣環(huán)；

在所述溝道孔的頂部形成半導(dǎo)體阻擋層，并為所述半導(dǎo)體阻擋層填充預(yù)設(shè)半導(dǎo)體材料；

形成柵線縫隙，通過所述柵線縫隙將絕緣環(huán)之外的堆疊層中的氮化物層置換為金屬層，同時(shí)，柵線縫隙中填滿金屬層；

在所述半導(dǎo)體阻擋層與所述柵線縫隙的一端以及所述堆疊層的階梯結(jié)構(gòu)上均形成第一連接件；

在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔以及在所述堆疊層的階梯結(jié)構(gòu)上均形成第二連接件；

在所述第一連接件以及第二連接件的上方打過孔，并形成第一金屬層，使得所述第一金屬層中的多個(gè)所述第一金屬分別通過所述過孔與所述第一連接件以及第二連接件電連接，多個(gè)所述第一金屬作為所述存儲(chǔ)器件的位線。

優(yōu)選的，在形成柵線縫隙前，還包括：

在所述基底上形成第一襯墊。

優(yōu)選的，所述堆疊層還包括位于所述第一區(qū)域和第二區(qū)域之間的第四區(qū)域，以及位于所述第二區(qū)域和第三區(qū)域之間的第五區(qū)域；所述柵線縫隙沿字線方向延伸至所述絕緣環(huán)，且位于所述第一區(qū)域、所述第四區(qū)域、所述第三區(qū)域以及所述第五區(qū)域的堆疊層中；則，

在所述堆疊層的至少一側(cè)形成堆疊層的階梯結(jié)構(gòu)的同時(shí)，還包括：

將第四區(qū)域或第五區(qū)域的堆疊層中的上兩層氧化物層和氮化物層靠近絕緣環(huán)的一側(cè)形成階梯結(jié)構(gòu)。

優(yōu)選的，所述半導(dǎo)體阻擋層為多晶硅、ti、tin或w。

優(yōu)選的，所述貫通接觸孔沿所述沿字線方向依次填充有blockox、trapn、ox、poly以及ox；

所述絕緣環(huán)沿所述沿字線方向依次填充有ox、ni以及ox。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的技術(shù)方案具有以下優(yōu)點(diǎn)：

根據(jù)本發(fā)明實(shí)施例提供的3dnand存儲(chǔ)器件及其制造方法，第一區(qū)域和第三區(qū)域?yàn)橛糜谛纬纱鎯?chǔ)陣列的區(qū)域，在第二區(qū)域中設(shè)置了絕緣環(huán)，通過絕緣環(huán)將環(huán)內(nèi)和環(huán)外的堆疊層隔離開，絕緣環(huán)內(nèi)仍為氧化物層和氮化物層的堆疊，絕緣環(huán)外為氧化物層和金屬層的堆疊，絕緣環(huán)內(nèi)的氧化物層和氮化物層的堆疊易于貫通接觸孔的形成，而絕緣環(huán)外金屬層保證了存儲(chǔ)陣列字線的電連接，這種結(jié)構(gòu)的貫通接觸孔便于實(shí)現(xiàn)存儲(chǔ)器件同cmos芯片的連接，且易于同現(xiàn)有的工藝集成，特別是當(dāng)堆疊層的厚度不斷增加后，無需刻蝕金屬堆疊來形成貫通接觸孔，利于工藝的實(shí)現(xiàn)和集成度的不斷提高。

除此，本方案還在半導(dǎo)體阻擋層與柵線縫隙的一端形成第一連接件的同時(shí)，對所述堆疊層的階梯結(jié)構(gòu)上也形成第一連接件，并在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔的同時(shí)在所述堆疊層的階梯結(jié)構(gòu)上形成第二連接件，然后第一連接件以及第二連接件同時(shí)打孔，使得所述第一金屬層中的多個(gè)所述第一金屬分別通過所述過孔與所述第一連接件以及第二連接件電連接?？梢姡痉桨柑峁┑?dnand存儲(chǔ)器件的制作工藝一次成形，簡化了后端金屬連線工藝的復(fù)雜度，并無需額外占用外圍電路引線，縮小了3dnand存儲(chǔ)器件的尺寸。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的結(jié)構(gòu)示意圖；

圖2為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖3為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的制造方法的流程圖；

圖4為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖5為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖6為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖7為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖8為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖9為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖；

圖10為本實(shí)施例提供的一種3dnand存儲(chǔ)器件的又一結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本方案在半導(dǎo)體阻擋層與柵線縫隙的一端形成第一連接件的同時(shí)，對所述堆疊層的階梯結(jié)構(gòu)上也形成第一連接件，并在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔的同時(shí)在所述堆疊層的階梯結(jié)構(gòu)上形成第二連接件，然后第一連接件以及第二連接件同時(shí)打孔，使得所述第一金屬層中的多個(gè)所述第一金屬分別通過所述過孔與所述第一連接件以及第二連接件電連接?？梢姡痉桨柑峁┑?dnand存儲(chǔ)器件的制作工藝一次成形，簡化了后端金屬連線工藝的復(fù)雜度，并無需額外占用外圍電路引線，縮小了3dnand存儲(chǔ)器件的尺寸。

參考圖1-2所示，本發(fā)明實(shí)施例提供了一種3dnand存儲(chǔ)器件，包括：

基底；

所述基底上的堆疊層，所述堆疊層至少有一側(cè)為階梯結(jié)構(gòu)，所述堆疊層包括沿字線方向依次排布的第一區(qū)域110、第二區(qū)域120和第三區(qū)域130；其中，

所述第二區(qū)域120位于所述第一區(qū)域110和第三區(qū)域130之間，所述第二區(qū)域120中形成有貫通的絕緣環(huán)160，所述絕緣環(huán)160內(nèi)的堆疊層102為相互間隔堆疊的氧化物層1021和氮化物層1022，所述絕緣環(huán)160內(nèi)的堆疊層102中形成有貫通接觸孔162；所述絕緣環(huán)160外的第二區(qū)域120以及第一區(qū)域110、第三區(qū)域130的堆疊層101為相互間隔堆疊的氧化物層1011和金屬層1012，所述第一區(qū)域110和第三區(qū)域130中形成有用于形成存儲(chǔ)器件的溝道孔161，所述絕緣環(huán)外的第二區(qū)域中形成有用于劃分塊存儲(chǔ)區(qū)的柵線縫隙170。

在3dnand存儲(chǔ)器件中，堆疊層的層數(shù)決定了垂直方向上的存儲(chǔ)單元的個(gè)數(shù)，堆疊層的層數(shù)例如可以為32層、64層等，堆疊層的層數(shù)越多，越能提高集成度，堆疊層的最外側(cè)為階梯結(jié)構(gòu)。

在本發(fā)明實(shí)施例中，第一區(qū)域110、第二區(qū)域120和第三區(qū)域130是沿字線(wordline)方向依次排布的，在字線方向上這三個(gè)區(qū)域具有基本一致的邊界，他們的堆疊層具有相同的層數(shù)，絕緣環(huán)內(nèi)、外的堆疊層的材料不同。其中，第一區(qū)域110、第三區(qū)域130及絕緣環(huán)160外的第二區(qū)域120的堆疊層為氧化物層與金屬層間隔堆疊而成，金屬層例如為w，氧化物層例如為oxide，第一區(qū)域110、第三區(qū)域130是用于形成實(shí)際存儲(chǔ)數(shù)據(jù)的存儲(chǔ)陣列的區(qū)域，其堆疊層中形成有用于形成存儲(chǔ)器件的溝道孔161，這些溝道孔161之上會(huì)繼續(xù)設(shè)置有與其連接的位線和/或其他的互聯(lián)線，例如，所述溝道孔的頂部形成半導(dǎo)體阻擋層180，所述半導(dǎo)體阻擋層180與所述柵線縫隙170的一端以及所述堆疊層的階梯結(jié)構(gòu)190上均形成第一連接件200，多個(gè)所述第一連接件分別通過過孔201與第一金屬202相連，所述第一金屬202作為所述存儲(chǔ)器件的位線(bitline)。

溝道孔161中包括有電荷存儲(chǔ)層和溝道層，電荷存儲(chǔ)層例如可以為oxide-nitrid-oxide的結(jié)構(gòu)，溝道層例如可以為多晶硅。絕緣環(huán)160內(nèi)的堆疊層為氧化物層與氮化物層的堆疊，為用于形成貫通接觸孔162的區(qū)域，貫通接觸孔162至少貫通了堆疊層，貫通接觸孔162用于與另一具有cmos電路的芯片電連接，cmos電路芯片主要包括了3dnand存儲(chǔ)器件的陣列芯片所需的電路，例如頁緩存(pagebuffer)、解碼器(decoder)、鎖存(latches)以及外圍電路等。

除此，所述半導(dǎo)體阻擋層180為多晶硅、ti、tin或w。所述貫通接觸孔162沿所述沿字線方向依次填充有blockox、trapn、ox、poly以及ox；所述絕緣環(huán)沿所述沿字線方向依次填充有ox、ni以及ox。

由于在第二區(qū)域120中設(shè)置了絕緣環(huán)160，通過絕緣環(huán)160將環(huán)內(nèi)和環(huán)外的堆疊層隔離開，絕緣環(huán)160內(nèi)為氧化物層和氮化物層的堆疊層，絕緣環(huán)160外，包括絕緣環(huán)160外的第二區(qū)域120以及第一區(qū)域110、第三區(qū)域130的堆疊層都為氧化物層和金屬層的堆疊，絕緣環(huán)160內(nèi)的氧化物層和氮化物層的堆疊易于貫通接觸孔162的形成，而絕緣環(huán)外堆疊層中的金屬層保證了存儲(chǔ)陣列字線的電連接，這種結(jié)構(gòu)的貫通接觸孔便于實(shí)現(xiàn)存儲(chǔ)器件同cmos芯片的連接，且易于同現(xiàn)有的工藝集成，特別是當(dāng)堆疊層的厚度不斷增加后，無需刻蝕金屬堆疊來形成貫通接觸孔，利于工藝的實(shí)現(xiàn)和集成度的不斷提高。

除此，本方案還在半導(dǎo)體阻擋層與柵線縫隙的一端形成第一連接件200的同時(shí)，對所述堆疊層的階梯結(jié)構(gòu)上也形成第一連接件200a，并在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔的同時(shí)在所述堆疊層的階梯結(jié)構(gòu)上形成第二連接件200b，然后第一連接件以及第二連接件同時(shí)打孔(過孔201)，使得所述第一金屬層中的多個(gè)所述第一金屬分別通過所述過孔與所述第一連接件以及第二連接件電連接?？梢姡痉桨柑峁┑?dnand存儲(chǔ)器件的制作工藝一次成形，簡化了后端金屬連線工藝的復(fù)雜度，并無需額外占用外圍電路引線，縮小了3dnand存儲(chǔ)器件的尺寸。

在上述實(shí)施例的基礎(chǔ)上，如圖1所示，本實(shí)施例的堆疊層還包括位于所述第一區(qū)域和第二區(qū)域之間的第四區(qū)域140，以及位于所述第二區(qū)域和第三區(qū)域之間的第五區(qū)域150，其中，所述第四區(qū)域140和第五區(qū)域150的堆疊層為相互間隔堆疊的氧化物層和金屬層；所述柵線縫隙170沿字線方向延伸至所述絕緣環(huán)160，且位于所述第一區(qū)域、所述第四區(qū)域、所述第三區(qū)域以及所述第五區(qū)域的堆疊層中。

在該實(shí)施例中，為了便于工藝的集成，在第一區(qū)域110靠近第四區(qū)域140的邊緣部分、第三區(qū)域130靠近第五區(qū)域150的邊緣部分的堆疊層中形成有偽溝道孔152，第四區(qū)域140和第五區(qū)域150的堆疊層中形成有偽溝道孔154，以及絕緣環(huán)160外的第二區(qū)域的堆疊層中也形成有偽溝道孔，這些偽溝道孔152、154可以與形成存儲(chǔ)單元的溝道孔161一同形成，而后續(xù)并不在這些偽溝道孔上形成位線及互聯(lián)線，他們并不用于真正的存儲(chǔ)。

除此，在上述實(shí)施例的基礎(chǔ)上，結(jié)合圖3，本實(shí)施例還提供了一種3dnand存儲(chǔ)器件的制造方法，包括步驟：

s1、提供基底；

s2、在所述基底上形成堆疊層，所述堆疊層包括沿字線方向依次排布的第一區(qū)域、第二區(qū)域和第三區(qū)域，所述堆疊層為相互間隔堆疊的氧化物層和氮化物層，如圖4所示。

s3、在所述堆疊層的至少一側(cè)形成堆疊層的階梯結(jié)構(gòu)，如圖2中右側(cè)示意圖所示。

s4、分別在所述第一區(qū)域、第三區(qū)域的堆疊層中形成溝道孔ch以及在所述第二區(qū)域的堆疊層中形成貫通的絕緣環(huán)tacbarrier，如圖4所示；

s5、在所述溝道孔的頂部形成半導(dǎo)體阻擋層180，如圖5所示，并為所述半導(dǎo)體阻擋層填充預(yù)設(shè)半導(dǎo)體材料，如圖6所示，其中，半導(dǎo)體阻擋層為多晶硅、ti、tin或w；

s6、形成柵線縫隙170，通過所述柵線縫隙將絕緣環(huán)之外的堆疊層中的氮化物層置換為金屬層，同時(shí)，柵線縫隙中填滿金屬層，如圖7所示；

s7、在所述半導(dǎo)體阻擋層與所述柵線縫隙的一端以及所述堆疊層的階梯結(jié)構(gòu)上均形成第一連接件200，如圖8所示；

s8、在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔162以及在所述堆疊層的階梯結(jié)構(gòu)上均形成第二連接件200b，如圖9所示；

s9、在所述第一連接件以及第二連接件的上方打過孔201，并形成第一金屬層，使得所述第一金屬層中的多個(gè)所述第一金屬202分別通過所述過孔與所述第一連接件以及第二連接件電連接，多個(gè)所述第一金屬作為所述存儲(chǔ)器件的位線，如圖10所示。

優(yōu)選的，在形成柵線縫隙前，還包括：在所述基底上形成第一襯墊210。除此，所述堆疊層還包括位于所述第一區(qū)域和第二區(qū)域之間的第四區(qū)域，以及位于所述第二區(qū)域和第三區(qū)域之間的第五區(qū)域；所述柵線縫隙沿字線方向延伸至所述絕緣環(huán)，且位于所述第一區(qū)域、所述第四區(qū)域、所述第三區(qū)域以及所述第五區(qū)域的堆疊層中；則，在所述堆疊層的至少一側(cè)形成堆疊層的階梯結(jié)構(gòu)的同時(shí)，還包括：將第四區(qū)域或第五區(qū)域的堆疊層中的上兩層氧化物層和氮化物層靠近絕緣環(huán)的一側(cè)形成階梯結(jié)構(gòu)。

綜上所述，本發(fā)明實(shí)施例提供的3dnand存儲(chǔ)器件及其制造方法，第一區(qū)域和第三區(qū)域?yàn)橛糜谛纬纱鎯?chǔ)陣列的區(qū)域，在第二區(qū)域中設(shè)置了絕緣環(huán)，通過絕緣環(huán)將環(huán)內(nèi)和環(huán)外的堆疊層隔離開，絕緣環(huán)內(nèi)仍為氧化物層和氮化物層的堆疊，絕緣環(huán)外為氧化物層和金屬層的堆疊，絕緣環(huán)內(nèi)的氧化物層和氮化物層的堆疊易于貫通接觸孔的形成，而絕緣環(huán)外金屬層保證了存儲(chǔ)陣列字線的電連接，這種結(jié)構(gòu)的貫通接觸孔便于實(shí)現(xiàn)存儲(chǔ)器件同cmos芯片的連接，且易于同現(xiàn)有的工藝集成，特別是當(dāng)堆疊層的厚度不斷增加后，無需刻蝕金屬堆疊來形成貫通接觸孔，利于工藝的實(shí)現(xiàn)和集成度的不斷提高。

除此，本方案還在半導(dǎo)體阻擋層與柵線縫隙的一端形成第一連接件的同時(shí)，對所述堆疊層的階梯結(jié)構(gòu)上也形成第一連接件，并在絕緣環(huán)內(nèi)的堆疊層中形成貫通接觸孔的同時(shí)在所述堆疊層的階梯結(jié)構(gòu)上形成第二連接件，然后第一連接件以及第二連接件同時(shí)打孔，使得所述第一金屬層中的多個(gè)所述第一金屬分別通過所述過孔與所述第一連接件以及第二連接件電連接?？梢姡痉桨柑峁┑?dnand存儲(chǔ)器件的制作工藝一次成形，簡化了后端金屬連線工藝的復(fù)雜度，并無需額外占用外圍電路引線，縮小了3dnand存儲(chǔ)器件的尺寸。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實(shí)施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。