本申請(qǐng)是申請(qǐng)日為2015年7月31日、申請(qǐng)?zhí)枮?01510464260.9、題為“一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法”的專(zhuān)利申請(qǐng)的分案申請(qǐng)。

本發(fā)明屬于半導(dǎo)體封裝領(lǐng)域，具體地講，涉及一種具有倒裝芯片(flipchip)和芯片到芯片(chiptochip)的引線(xiàn)鍵合(wirebonding)的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法。

背景技術(shù)：

現(xiàn)有的對(duì)諸如邏輯芯片和存儲(chǔ)芯片等的多個(gè)芯片的一體封裝通常采用層疊封裝(pop，packageonpackage)技術(shù)。通常，層疊封裝技術(shù)包括多個(gè)芯片借助于各自的封裝件以相互堆疊，其中，邏輯芯片和存儲(chǔ)芯片等分別通過(guò)焊線(xiàn)或倒裝芯片的焊點(diǎn)與對(duì)應(yīng)的基板連接，再將各基板彼此連接。

層疊封裝技術(shù)的成本低廉，但是封裝結(jié)構(gòu)具有額外的基板，多個(gè)芯片之間的通信路徑長(zhǎng)，整個(gè)封裝結(jié)構(gòu)的體積難以大幅縮小，散熱、信號(hào)速率方面受到限制。

另一種多個(gè)芯片的封裝技術(shù)是通過(guò)硅通孔技術(shù)實(shí)現(xiàn)多個(gè)芯片的彼此連接的3d封裝技術(shù)。在該3d封裝技術(shù)中，多個(gè)芯片通過(guò)硅通孔技術(shù)彼此連接，然后可通過(guò)焊點(diǎn)或焊線(xiàn)來(lái)實(shí)現(xiàn)芯片與基板的連接。

傳統(tǒng)的3d封裝技術(shù)具有信號(hào)速率高、功耗低和散熱好的優(yōu)點(diǎn)。但是，硅通孔技術(shù)難以實(shí)現(xiàn)芯片測(cè)量，無(wú)法確保封裝采用的芯片均為具有良好的電路功能的芯片，因此導(dǎo)致最終良率低。為了實(shí)現(xiàn)硅通孔技術(shù)，芯片的通孔區(qū)域無(wú)法設(shè)計(jì)電路，而需要繞開(kāi)通孔區(qū)域，耗費(fèi)了芯片的面積。另外，傳統(tǒng)的3d封裝技術(shù)因價(jià)格昂貴且良率受限而仍然無(wú)法實(shí)現(xiàn)大規(guī)模的商業(yè)應(yīng)用。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一個(gè)或多個(gè)方面提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法，所述半導(dǎo)體堆疊封裝結(jié)構(gòu)能夠確保每個(gè)芯片的質(zhì)量并減小半導(dǎo)體堆疊封裝結(jié)構(gòu)的尺寸。

根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)，所述半導(dǎo)體堆疊封裝結(jié)構(gòu)包括：基板；第二芯片，表面形成有多個(gè)焊料凸起；第一芯片，位于所述第二芯片上方，其中，所述第二芯片以倒裝的方式通過(guò)所述多個(gè)焊料凸起與所述基板連接，所述第一芯片通過(guò)焊線(xiàn)與所述第二芯片連接。

所述焊線(xiàn)可以與所述基板分隔開(kāi)。

所述第二芯片可以為具有高速信號(hào)需求的芯片。優(yōu)選地，所述第二芯片可以為邏輯芯片，所述第一芯片可以為存儲(chǔ)芯片。

所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括用于保護(hù)所述第一芯片、所述第二芯片和所述基板的塑封體。

所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括設(shè)置于所述基板的下端的焊球。

所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括位于所述第二芯片上的至少一個(gè)芯片，不同的芯片之間通過(guò)焊線(xiàn)彼此連接。

根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，所述方法包括：在載板上形成第一芯片；在所述第一芯片上形成第二芯片，所述第二芯片的上表面形成有多個(gè)焊料凸起；通過(guò)焊線(xiàn)連接所述第一芯片和所述第二芯片；以倒裝的方式通過(guò)所述多個(gè)焊料凸起將所述第二芯片和所述基板彼此連接；去除所述載板。

在去除所述載板之后，可以對(duì)所述第一芯片、所述第二芯片和所述基板進(jìn)行模封以形成塑封體，可以在所述基板的下端形成焊球。

根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，所述方法包括：在載板上形成至少一個(gè)芯片；在所述至少一個(gè)芯片上形成倒裝芯片，所述倒裝芯片的上表面形成有多個(gè)焊料凸起；通過(guò)焊線(xiàn)使不同的芯片彼此連接；以倒裝的方式通過(guò)所述多個(gè)焊料凸起將所述倒裝芯片和所述基板彼此連接；去除所述載板。

根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法能夠確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個(gè)芯片均為良好的芯片，可以減小封裝結(jié)構(gòu)的尺寸，可以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性，并且可以提高信號(hào)傳輸?shù)男省Ａ硗?，不需要?duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積，從而可以降低成本。

附圖說(shuō)明

通過(guò)參照附圖詳細(xì)描述示例性實(shí)施例，特征對(duì)于本領(lǐng)域技術(shù)人員來(lái)講將變得明顯，在附圖中：

圖1是示出根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖；

圖2至圖8是用于描述根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法的剖視圖；

圖9是示出根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖；

圖10是示出根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)的剖視圖。

具體實(shí)施方式

以下，參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以以許多不同的方式來(lái)實(shí)施，而不應(yīng)被理解為限于下面的實(shí)施例。在附圖中，為了清晰起見(jiàn)，夸大尺寸進(jìn)行表示，并且不同的附圖中使用相同的附圖標(biāo)記表示相同的部件。

圖1是示出根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)1的剖視圖。

參照?qǐng)D1，根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)1包括：基板10；第二芯片12，表面形成有多個(gè)焊料凸起14；第一芯片11，位于第二芯片12上方，其中，第二芯片12以倒裝的方式通過(guò)多個(gè)焊料凸起14與基板10連接，第一芯片11通過(guò)焊線(xiàn)15與第二芯片12連接。

基板10可以包括印刷電路板、硅基板、藍(lán)寶石基板等，但是本發(fā)明不限于此。在本發(fā)明的教導(dǎo)下，本領(lǐng)域技術(shù)人員可以選用由合適的材料制成的基板。

根據(jù)示例性實(shí)施例，第二芯片12可以為具有高速信號(hào)需求的芯片。例如，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片(logicchip)。多個(gè)焊料凸起14可以形成在第二芯片12的下表面上。根據(jù)示例性實(shí)施例，第一芯片11可以為存儲(chǔ)芯片(memorychip)。雖然在圖1中未示出，但第一芯片11可以通過(guò)諸如熱固性粘結(jié)劑、熱塑性粘結(jié)劑、芯片粘結(jié)薄膜、導(dǎo)電銀漿等的粘結(jié)劑附著到第二芯片12上?？梢酝ㄟ^(guò)與形成倒裝芯片的焊點(diǎn)的工藝相同或基本相同的工藝來(lái)形成多個(gè)焊料凸起14，多個(gè)焊料凸起14可以包括焊料成分、銅柱、金凸塊等。

根據(jù)示例性實(shí)施例，第二芯片12可以作為倒裝芯片，以通過(guò)多個(gè)焊料凸起14與基板10連接。在第二芯片12為邏輯芯片的情況下，具有較多輸入引腳、輸出引腳的邏輯芯片可以以倒裝的方式與基板10連接。由于不需要制作硅通孔，因此不需要對(duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積。根據(jù)示例性實(shí)施例，第一芯片11可以比第二芯片12大，即，如圖1所示，第一芯片11的寬度可以大于第二芯片12的寬度，第一芯片11的在水平方向上的面積可以大于第二芯片12的在水平方向上的面積，但是本發(fā)明不限于此。第一芯片11不必須比第二芯片12大，只要當(dāng)粘結(jié)它們時(shí)將需要形成互聯(lián)的焊盤(pán)暴露在外以能夠?qū)崿F(xiàn)焊線(xiàn)連接即可。

第一芯片11和第二芯片12通過(guò)它們之間的焊線(xiàn)15彼此連接，從而實(shí)現(xiàn)不同芯片之間的通信。如圖1所示，焊線(xiàn)15可以與基板10分隔開(kāi)，即，焊線(xiàn)15不與基板10電互聯(lián)。

根據(jù)示例性實(shí)施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)1還可以包括用于保護(hù)第一芯片11、第二芯片12和基板10等的塑封體16?？梢酝ㄟ^(guò)對(duì)芯片和基板進(jìn)行模封(molding)來(lái)形成塑封體16。

根據(jù)示例性實(shí)施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)1還可以包括設(shè)置于基板10的下端的焊球17。例如，可以通過(guò)值球工藝在基板10的下端形成多個(gè)焊球17，使得芯片可以與其他電路連接。

根據(jù)本發(fā)明的示例性實(shí)施例，各種類(lèi)型的芯片之間通過(guò)焊線(xiàn)進(jìn)行互聯(lián)，能夠?qū)崿F(xiàn)信號(hào)的相互傳遞，而且具有高速信號(hào)要求的第二芯片通過(guò)其焊料凸起與基板進(jìn)行互聯(lián)，能夠?qū)崿F(xiàn)信號(hào)的快速傳遞，而不會(huì)對(duì)信號(hào)造成延誤。

根據(jù)本發(fā)明的示例性實(shí)施例，通過(guò)芯片到芯片的引線(xiàn)鍵合來(lái)實(shí)現(xiàn)不同芯片之間的連接，并且僅作為倒裝芯片的芯片通過(guò)倒裝的方式與基板連接，從而可以確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個(gè)芯片均為良好的芯片。與傳統(tǒng)的層疊封裝技術(shù)相比，半導(dǎo)體堆疊封裝結(jié)構(gòu)僅包含一個(gè)基板，從而可以減小封裝結(jié)構(gòu)的尺寸；多個(gè)芯片通過(guò)焊線(xiàn)彼此連接，從而不需要例如空氣層的其他中間介質(zhì)層，以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性；由于通過(guò)焊線(xiàn)實(shí)現(xiàn)芯片之間的連接，因此信號(hào)通過(guò)的界面減少，從而提高信號(hào)傳輸?shù)男?。與傳統(tǒng)的3d封裝技術(shù)相比，不需要對(duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積，從而降低成本。

在下文中，結(jié)合圖2至圖8詳細(xì)說(shuō)明根據(jù)本發(fā)明的示例性實(shí)施例的制造圖1中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)1的方法。

圖2至圖8是用于描述根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)1的方法的剖視圖。

參照?qǐng)D2，在載板18上形成第一芯片11。雖然在圖2中未示出，但可以通過(guò)在載板18的上表面上涂敷可剝離的粘結(jié)劑使第一芯片11附著到載板18上?？蓜冸x的粘結(jié)劑的示例可以包括光敏材料(例如，可通過(guò)紫外光照射降低粘性的薄膜材料)、熱熔膠等。作為示例，第一芯片11可以為存儲(chǔ)芯片。載板18可以由玻璃板、導(dǎo)熱金屬板等形成，但是本發(fā)明不限于此。載板18的選擇與粘結(jié)劑的選擇相關(guān)，例如，玻璃載板可以配合uv敏感材料使用。

參照?qǐng)D3，在第一芯片11上形成第二芯片12，第二芯片12的上表面形成有多個(gè)焊料凸起14?？梢酝ㄟ^(guò)在第一芯片11的上表面上涂敷諸如熱固性粘結(jié)劑、熱塑性粘結(jié)劑、芯片粘結(jié)薄膜、導(dǎo)電銀漿等的粘結(jié)劑(未示出)將第二芯片12附著到第一芯片11上。作為示例，第二芯片12可以為具有高速信號(hào)需求的芯片。例如，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片。

參照?qǐng)D4，通過(guò)焊線(xiàn)15連接第一芯片11和第二芯片12。如圖4所示，焊線(xiàn)15的弧線(xiàn)的最高點(diǎn)的高度可以低于第二芯片12上的多個(gè)焊料凸起14的高度，以避免在隨后的倒裝過(guò)程中焊線(xiàn)15與基板10接觸。由于多個(gè)芯片通過(guò)焊線(xiàn)彼此連接，因此不需要例如空氣層的其他中間介質(zhì)層，從而可以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性，并且減少信號(hào)通過(guò)的界面，以提高信號(hào)傳輸?shù)男省?/p>

參照?qǐng)D5，以倒裝的方式通過(guò)多個(gè)焊料凸起14將第二芯片12和基板10彼此連接。焊線(xiàn)15可以與基板10分隔開(kāi)。在第二芯片12為邏輯芯片的情況下，具有較多輸入引腳、輸出引腳的邏輯芯片可以以倒裝的方式與基板10連接。不需要對(duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積。

參照?qǐng)D6，去除載板18。例如，可以通過(guò)加熱使熱熔膠融化，以去除載板18；或者可以通過(guò)紫外光照射由光敏材料形成的光敏粘結(jié)層來(lái)降低光敏粘結(jié)層的粘性，以去除載板18。然而，本發(fā)明不限于此。

參照?qǐng)D7，對(duì)第一芯片11、第二芯片12和基板10進(jìn)行模封，以形成塑封體16。塑封體16可以用于保護(hù)第一芯片11、第二芯片12、焊線(xiàn)15和基板10等。

參照?qǐng)D8，在基板10的下端形成焊球17。例如，可以通過(guò)值球工藝在基板10的下端形成多個(gè)焊球17，使得芯片可以與其他電路連接。

在下文中，將參照?qǐng)D9描述根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)2。

圖9是示出根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)2的剖視圖。將省略圖9中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)2與圖1中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)1的重復(fù)部件的描述，而著重于它們之間的區(qū)別。

如圖9所示，根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)2包括：基板10；第二芯片12，表面形成有多個(gè)焊料凸起14；第一芯片11，位于第二芯片12上方；第三芯片13，位于第一芯片11上方，其中，第二芯片12以倒裝的方式通過(guò)多個(gè)焊料凸起14與基板10連接，第三芯片13通過(guò)焊線(xiàn)25與第一芯片11連接，第一芯片11通過(guò)焊線(xiàn)25與第二芯片12連接。

根據(jù)示例性實(shí)施例，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片。第一芯片11可以為存儲(chǔ)芯片。第三芯片13可以為存儲(chǔ)芯片或具有其他功能的芯片，例如微機(jī)電傳感器芯片等。

第二芯片12可以作為倒裝芯片，以通過(guò)多個(gè)焊料凸起14與基板10連接。

第一芯片11和第二芯片12之間以及第一芯片11和第三芯片13之間可以分別通過(guò)對(duì)應(yīng)的焊線(xiàn)25進(jìn)行互聯(lián)，從而實(shí)現(xiàn)多個(gè)芯片之間的通信。

根據(jù)示例性實(shí)施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)2還可以包括塑封體16和設(shè)置于基板10的下端的焊球17。

在下文中，將參照?qǐng)D10描述根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)3。

圖10是示出根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)3的剖視圖。將省略圖10中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)3與圖1中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)1的重復(fù)部件的描述，而著重于它們之間的區(qū)別。

如圖10所示，根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)3包括：基板10；第二芯片12，表面形成有多個(gè)焊料凸起14；第一芯片11，位于第二芯片12上方；第三芯片13，位于第一芯片11上方，其中，第二芯片12以倒裝的方式通過(guò)多個(gè)焊料凸起14與基板10連接，第一芯片11通過(guò)焊線(xiàn)35與第二芯片12連接，第三芯片13通過(guò)焊線(xiàn)35與第二芯片12連接。

根據(jù)示例性實(shí)施例，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片。第一芯片11可以為存儲(chǔ)芯片。第三芯片13可以為存儲(chǔ)芯片或具有其他功能的芯片，例如微機(jī)電傳感器芯片等。

第二芯片12可以作為倒裝芯片，以通過(guò)多個(gè)焊料凸起14與基板10連接。

第一芯片11和第三芯片13可以分別通過(guò)對(duì)應(yīng)的焊線(xiàn)35與第二芯片12進(jìn)行互聯(lián)，從而實(shí)現(xiàn)多個(gè)芯片之間的通信。

根據(jù)示例性實(shí)施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)3還可以包括塑封體16和設(shè)置于基板10的下端的焊球17。

雖然在圖9和圖10中僅示出了包含第一芯片11、第二芯片12和第三芯片13的情況，但是根據(jù)本發(fā)明的半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括更多個(gè)芯片，不同的芯片之間通過(guò)焊線(xiàn)進(jìn)行互聯(lián)。根據(jù)示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括位于第一芯片11上的至少一個(gè)芯片，不同的芯片之間通過(guò)焊線(xiàn)彼此連接。

在根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)包括多個(gè)芯片的情況下，根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法包括：在載板上形成至少一個(gè)芯片；在所述至少一個(gè)芯片上形成倒裝芯片，倒裝芯片的上表面形成有多個(gè)焊料凸起；通過(guò)焊線(xiàn)使不同的芯片彼此連接；以倒裝的方式通過(guò)所述多個(gè)焊料凸起將所述倒裝芯片和所述基板彼此連接；去除所述載板。根據(jù)示例性實(shí)施例，不同的芯片之間的彼此連接可以是相鄰的芯片通過(guò)焊線(xiàn)互聯(lián)，或者各芯片通過(guò)焊線(xiàn)與倒裝芯片互聯(lián)。

根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法通過(guò)芯片到芯片的引線(xiàn)鍵合來(lái)實(shí)現(xiàn)不同芯片之間的連接，并且僅作為倒裝芯片的芯片通過(guò)倒裝的方式與基板連接，從而可以確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個(gè)芯片均為良好的芯片。與傳統(tǒng)的層疊封裝技術(shù)相比，半導(dǎo)體堆疊封裝結(jié)構(gòu)僅包含一個(gè)基板，從而可以減小封裝結(jié)構(gòu)的尺寸；多個(gè)芯片通過(guò)焊線(xiàn)彼此連接，從而不需要例如空氣層的其他中間介質(zhì)層，以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性；由于通過(guò)焊線(xiàn)實(shí)現(xiàn)芯片之間的連接，因此信號(hào)通過(guò)的界面減少，從而提高信號(hào)傳輸?shù)男?。與傳統(tǒng)的3d封裝技術(shù)相比，不需要對(duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積，從而降低成本。

盡管已經(jīng)參照示例性實(shí)施例具體描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，在不脫離權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種改變。