本發(fā)明涉及平面顯示技術(shù)領(lǐng)域，特別是涉及一種陣列基板、顯示裝置及其制作方法。

背景技術(shù)：

平面顯示器件具有機身薄、省電、無輻射等眾多優(yōu)點，得到了廣泛的應用?，F(xiàn)有的平面顯示器件主要包括液晶顯示器件(Liquid Crystal Display，LCD)及有機發(fā)光二極管顯示器件(Organic Light Emitting Display，OLED)，而主動矩陣有機發(fā)光二極體(Active-matrix organic light emitting diode，AMOLED)在能耗、色彩飽和度、對比度、柔性應用等方面相對于LCD有顯著優(yōu)勢，被廣泛使用。

本申請的發(fā)明人在長期的研發(fā)中發(fā)現(xiàn)，隨著人們對AMOLED分辨率的要求越來越高，AMOLED內(nèi)像素電極的尺寸被設(shè)計的越來越小，導致其驅(qū)動能力也逐漸減弱，在此條件下，要保證AMOLED的驅(qū)動能力就需要進一步加強TFT內(nèi)的有源層的導電溝道的導電能力。在現(xiàn)有技術(shù)中，可通過增大TFT的柵極面積或使用雙柵薄膜晶體管解決這一問題。其中，雙柵薄膜晶體管以其不會減小陣列基板的開口率、同時又能提高有源層的導電溝道的導電能力等優(yōu)勢而得到廣泛使用。但現(xiàn)有的雙柵薄膜晶體管的制備過程需要利用多個掩膜、經(jīng)過多次構(gòu)圖等額外工藝，成本較高。

技術(shù)實現(xiàn)要素：

本發(fā)明主要解決的技術(shù)問題是提供一種陣列基板、顯示裝置及其制作方法，通過上述方式，形成雙柵薄膜晶體管TFT，進一步增大陣列基板的驅(qū)動力且不增加制程。

為解決上述技術(shù)問題，本發(fā)明采用的一個技術(shù)方案是：提供一種陣列基板，該基板包括：基板；第一柵極電極層，形成在基板上；第一絕緣層，覆蓋在第一柵極電極層上；溝道層，形成在第一絕緣層上；源極和漏極電極層，形成在溝道層上；第二絕緣層，覆蓋在第一絕緣層、源極和漏極電極層及溝道層上；間隔設(shè)置的像素電極層和第二柵極電極層，形成在第二絕緣層上；其中，第二柵極電極層與第一柵極電極層以及源極和漏極電極層形成雙柵結(jié)構(gòu)的薄膜晶體管TFT。

為解決上述技術(shù)問題，本發(fā)明采用的另一個技術(shù)方案是：提供一種陣列基板的制作方法，該方法包括：在一襯底基板上依次形成第一柵極電極層、第一絕緣層；在第一絕緣層上形成溝道層；在溝道層上依次形成源極和漏極電極層、第二絕緣層；在第二絕緣層上形成間隔的像素電極層和第二柵極電極層，其中，第二柵極電極層與第一柵極電極層以及源極和漏極電極層形成雙柵結(jié)構(gòu)的薄膜晶體管TFT。

為解決上述技術(shù)問題，本發(fā)明采用的另一個技術(shù)方案是：提供一種顯示裝置，該顯示裝置包括上述的陣列基板，或者包括上述任意一項方法所制備的陣列基板。

本發(fā)明的有益效果是：通過在第二絕緣層上形成第二柵極電極層，與第一柵極電極層以及源極和漏極電極層形成雙柵結(jié)構(gòu)的薄膜晶體管TFT，由于第二柵極電極層和像素電極同層設(shè)置在第二絕緣層上，無需另外單獨設(shè)置第二柵極電極層，故在不增加額外制造過程的情況下，形成了雙柵結(jié)構(gòu)的薄膜晶體管，進一步增大陣列基板的驅(qū)動力。

附圖說明

圖1是本發(fā)明陣列基板一實施方式的結(jié)構(gòu)示意圖；

圖2是本發(fā)明陣列基板另一實施方式的結(jié)構(gòu)示意圖；

圖3是本發(fā)明陣列基板制作方法一實施方式的流程示意圖；

圖4是圖3中步驟S30的流程示意圖；

圖5是圖4中陣列基板一實施方式的結(jié)構(gòu)示意圖；

圖6是圖3中步驟S31的流程示意圖；

圖7是圖3中步驟S32的流程示意圖；

圖8是圖7中陣列基板一實施方式的結(jié)構(gòu)示意圖；

圖9是圖3中步驟S33的流程示意圖；

圖10是圖9中陣列基板一實施方式的結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖和實施方式對本發(fā)明進行詳細說明。

請參閱圖1，圖1是本發(fā)明陣列基板一實施方式的結(jié)構(gòu)示意圖，該陣列基板包括：基板10；第一柵極電極層11，形成在基板10上；第一絕緣層12，覆蓋在第一柵極電極層11上；溝道層13，形成在第一絕緣層12上；源極和漏極電極層14，形成在溝道層13上；第二絕緣層15，覆蓋在第一絕緣層12、源極和漏極電極層14及溝道層13上；間隔設(shè)置的像素電極層16和第二柵極電極層17，形成在第二絕緣層15上；其中，第二柵極電極層17與第一柵極電極層11以及源極和漏極電極層14形成雙柵結(jié)構(gòu)的薄膜晶體管(Thin Film Transistor，TFT)。

其中，基板10可以為玻璃基板或柔性基板，在一些應用中，也可以采用二氧化硅基板，或者聚氯乙烯(Polyvinyl chloride，PV)、可熔性聚四氟乙烯(Polytetrafluoro ethylene，PFA)、聚對苯二甲酸乙二酯(Polyethylene terephthalate，PET)基板等。第一柵極電極層11具體可以為單金屬層或復合金屬層，如Cr、Mo、Mo/Al、MoTi、Cu等。第一絕緣層12，具體可以為SiO_x，在一些應用場景中也可以為SiN_x等，當然在其它應用場景中也可以由其它絕緣物質(zhì)制作而成。溝道層13可以為非晶硅材質(zhì)的半導體層，在一些應用場景中也可以為銦氧化物、鋅氧化物、錫氧化物、鎵氧化物等中的至少一種。在其他實施例中，也可以通過固相結(jié)晶技術(shù)(Solid Phase Crystallization，SPC)，采用熱處理工藝將非晶硅材質(zhì)轉(zhuǎn)變?yōu)槎嗑Ч璨馁|(zhì)。源極和漏極電極層14，分為兩部分間隔設(shè)置，位于溝道層13垂直上方的兩端，且第一部分和第二部分分別與溝道層13部分重疊，源極和漏極可以視作不區(qū)分的兩個電極。

通過上述方式，由于該第二柵極電極層17和像素電極16同層設(shè)置在第二絕緣層15上，無需另外單獨設(shè)置第二柵極電極層，故實現(xiàn)了在不增加額外制造過程的情況下，形成雙柵結(jié)構(gòu)的薄膜晶體管，進一步增大陣列基板的驅(qū)動力。

進一步地，第二柵極電極層17可通過第一絕緣層12和第二絕緣層15的通孔與第一柵極電極層11連接形成具有雙柵結(jié)構(gòu)的薄膜晶體管TFT。其中，第二柵極層17可以是氧化銦錫等半導體材質(zhì)形成的像素電極層，同時作為TFT的頂柵，第一柵極電極層11作為底柵，與源極和漏極電極層14形成雙柵結(jié)構(gòu)。具體的，第一柵極電極層11與第二柵極層17對于薄膜晶體管TFT來說，是具有相同電位的電極，即可以視為彼此相連的導體結(jié)構(gòu)。當然，該第二柵極電極層17也可通過其他方式與第一柵極電極層11形成該雙柵結(jié)構(gòu)，在此不做限定。

請參閱圖2，圖2是本發(fā)明陣列基板另一實施方式的結(jié)構(gòu)示意圖。如圖2所示，用虛線區(qū)分出來的TFT區(qū)中，溝道層23進一步包括：半導體層231，形成在第一絕緣層22上，包括第一半導體層2311和第二半導體層2312，第一半導體層2311和第二半導體層2312臨近第一絕緣層22的一側(cè)連通，其另一側(cè)部分間隔；P型硅摻雜層232，形成在半導體層231上，包括第一P型硅摻雜層2321和第二P型硅摻雜層2322，第一P型硅摻雜層2321和第二P型硅摻雜層2322間隔設(shè)置，且第一P型硅摻雜層2321覆蓋在第一半導體層2311上，第二P型硅摻雜層2322覆蓋在第二半導體層2312上。

其中，半導體層231具體為多晶硅(P-Si)，是由非晶硅(a-Si)通過固相結(jié)晶技術(shù)(Solid Phase Crystallization，SPC)轉(zhuǎn)化而成。P型硅摻雜層232具體為硼離子摻雜的多晶硅(P-Si)，通過對非晶硅(a-Si)層進行硼離子注入，形成硼(Boron)摻雜的非晶硅(a-Si)，再通過SPC結(jié)晶技術(shù)將其轉(zhuǎn)化為硼摻雜的多晶硅(P-Si)。由于摻雜后的P型硅電阻率較小，容易導通，因此必須將第一P型硅摻雜層2321和第二P型硅摻雜層2322間隔設(shè)置，防止兩者之間導通。

如圖2所示，用虛線區(qū)分出來的電容區(qū)中，陣列基板還包括：第一金屬層21，設(shè)置在基板20上且覆蓋有第一絕緣層22；以及第二金屬層24，形成于第一絕緣層22上且覆蓋有第二絕緣層25；第三金屬層26，形成于第二絕緣層25上且通過第一絕緣層22、第二絕緣層25與第一金屬層21連接；第一金屬層21、第二金屬層24及第三金屬層26形成三層并聯(lián)結(jié)構(gòu)的電容。

通過上述方式，在不增加額外制造過程的同時，形成三層并聯(lián)結(jié)構(gòu)的電容，增大電容存儲能力，且進一步減小電容面積，增大開口率。

參考圖3，圖3是本發(fā)明陣列基板制作方法一實施方式的流程示意圖。其中，陣列基板的制作方法包括以下步驟：

S30：在一襯底基板上依次形成第一柵極電極層、第一絕緣層。

如圖4、圖5所示，步驟S30進一步包括如下子步驟：

S301：在一襯底基板上形成第一柵極電極層和第一金屬層。

S302：在襯底基板、第一柵極電極層和第一金屬層上沉積二氧化硅和/或氮化硅形成第一絕緣層。

其中，襯底基板可以為透明材質(zhì)，具體可以為隔水隔氧透明有機材質(zhì)或玻璃。常見的有玻璃基板、二氧化硅基板，也有一些應用中可采用聚氯乙烯(Polyvinyl chloride，PV)、可熔性聚四氟乙烯(Polytetrafluoro ethylene，PFA)、聚對苯二甲酸乙二酯(Polyethylene terephthalate，PET)基板等。

上述子步驟S301具體包括：在襯底基板20上沉積一層金屬，經(jīng)過光刻膠涂覆、曝光、顯影、蝕刻以及光刻膠剝離等工藝以形成具有預定圖案的第一柵極電極層21a以及第一金屬層21b。

上述子步驟S302具體包括：采用化學氣相沉積(CVD)以及黃光蝕刻工藝，沉積單層的氧化硅(SiO2)膜層或氮化硅(SiNx)膜層，或者為氧化硅(SiO2)和氮化硅(SiNx)的疊層，以形成覆蓋在基板20、第一柵極電極層21a和第一金屬層21b上的第一絕緣層22。

在其他實施例中，形成第一柵極電極層21a和第一金屬層21b之前,還可以在基板20上沉積一層一定厚度的緩沖層(圖中未標識)。沉積材料可以為上述的單層或多層SiO2/SiNx，用于提高待形成的第一柵極電極層與基板之間的附著程度，有利于降低熱傳導效應。

在其他應用場景中，第一柵極電極層21a、第一金屬層21b以及第一絕緣層22也可以采用其他形成方法，例如通過噴涂等方式，此處不做限定。

S31：在第一絕緣層上形成溝道層。

其中，溝道層進一步包括半導體層和P型硅摻雜層。如圖6所示，步驟S31進一步包括如下子步驟：

S311：在第一絕緣層上沉積非晶硅層。

S312：采用等離子體化學氣相沉積法在非晶硅層上形成硼摻雜的非晶硅層。

S313：采用快速熱退火方法將非晶硅層轉(zhuǎn)化為多晶硅層，得到半導體層。

S314：將硼摻雜的非晶硅層轉(zhuǎn)化為硼摻雜的多晶硅層，得到P型硅摻雜層。

S315：對P型硅摻雜層進行完全溝道蝕刻。

S316：對半導體層進行部分溝道蝕刻。

上述子步驟S311-S312具體包括：采用化學氣相沉積(CVD)的工藝在第一絕緣層上繼續(xù)沉積非晶硅層(a-Si)，并通過CVD向非晶硅層(a-Si)通入乙硼烷(B2H6)氣體，使得非晶硅層上形成一層硼(Boron)參雜的非晶硅層(a-Si)，又如，還可以在非晶硅層(a-Si)上加入乙硼烷(B2H6)氣源進行硼離子(B+)摻雜，進而形成硼參雜的非晶硅層(a-Si)。

上述子步驟S313-S314具體包括：采用固相結(jié)晶技術(shù)(Solid Phase Crystallization，SPC)將非晶硅層(a-Si)轉(zhuǎn)化為多晶硅層(p-Si)進而形成半導體層，同時，將硼參雜的非晶硅層(a-Si)轉(zhuǎn)化為硼參雜的多晶硅層(p-Si)，進而得到P型硅摻雜層。例如：采用快速熱退火(rapid thermal annealing，RTA)的方法,將工件加熱到較高溫度(如在670-730℃之間持續(xù)加熱10-30分鐘)，然后進行快速冷卻，使金屬內(nèi)部組織達到或接近平衡狀態(tài)，以獲得良好的工藝性能和使用性能。

上述子步驟S313-S314具體包括：利用黃光定義出活性區(qū)，對多晶硅層進行涂膠、軟烘、曝光、顯影及硬烤等操作，使其光刻出一定圖形。進一步地，由于加入了硼等摻雜劑，P型硅摻雜層的導電性能隨之改變，使其電阻率變小，容易導通，因此，必須對P型硅摻雜層進行完全蝕刻，形成溝道，而多晶硅層為半導體，介于導體與絕緣體之間，因此可以進行部分蝕刻，形成一部分溝道。

S32：在溝道層上依次形成源極和漏極電極層、第二絕緣層。

如圖7、圖8所示，步驟S32進一步包括如下子步驟：

S321：在溝道層上依次形成源極和漏極電極層，以及在第一絕緣層形成第二金屬層。

S322：在溝道層、源極和漏極電極層和第二金屬層上形成第二絕緣層。

上述子步驟S321具體包括：同上述形成第一柵極電極層及第一金屬層方法相似，通過在溝道層23上沉積一層金屬材質(zhì)，形成源極和漏極電極層24a，以及在第一絕緣層22上形成第二金屬層24b，并根據(jù)定義的區(qū)域進行蝕刻形成溝道，進而區(qū)分出源極241和漏極242。當薄膜晶體管TFT具有源極與漏極對稱的結(jié)構(gòu)時，源極和漏極可以視作不區(qū)分的兩個電極。

上述子步驟S322具體包括：在溝道層23、源極和漏極電極層24a和第二金屬層24b上形成第二絕緣層25。

在本發(fā)明的另一實施例中，在第一絕緣層上形成溝道層后，利用黃光定義出活性區(qū)，進而在溝道層上沉積SD金屬，形成源極和漏極電極層，并根據(jù)定義的區(qū)域進行蝕刻形成溝道進而區(qū)分出源極和漏極，繼續(xù)蝕刻掉溝道上方摻有硼離子的P型硅摻雜層及半導體層。其溝道形成過程在此不做任何限定。

S33：在第二絕緣層上形成間隔的像素電極層和第二柵極電極層，其中，第二柵極電極層與第一柵極電極層以及源極和漏極電極層形成雙柵結(jié)構(gòu)的薄膜晶體管TFT。

如圖9、圖10所示，步驟S33進一步包括如下子步驟：

S331：在第二絕緣層上開洞形成通往源極和漏極電極層的第一接觸孔和經(jīng)第一絕緣層和第二絕緣層通往第一柵極電極層的第二接觸孔。

S332：在第一接觸孔和第二接觸孔上分別沉積透明金屬層以形成像素電極層和第二柵極電極層。

進一步地，S33還包括如下步驟：在第二絕緣層25上進行黃光開洞，并形成部分接觸孔，利用接觸孔在第二絕緣層25上沉積ITO等透明金屬，形成OLED陽極，以及間隔的像素電極層26a、第二柵極電極層26b和第三金屬層26c，其中，第三金屬層26c利用經(jīng)第一絕緣層22和第二絕緣層25，通往第一金屬層21b的第三接觸孔與第一金屬層21b連接。

如圖10所示，第二柵極電極層26b通過第一絕緣層12和第二絕緣層15的通孔與第一柵極電極層11連接形成具有雙柵結(jié)構(gòu)的薄膜晶體管TFT，進一步增大陣列基板的驅(qū)動力。

結(jié)合圖8及圖10，第三金屬層26c利用經(jīng)第一絕緣層22和第二絕緣層25，通往第一金屬層21b的第三接觸孔與第一金屬層21b連接，第二金屬層24b分別與兩側(cè)的第一絕緣層22和第二絕緣層25彼此交疊，形成兩個相互并聯(lián)的電容。同時，第一絕緣層22分別與第二金屬層24b及第一金屬層21b彼此交疊，形成第三電容，與上述并聯(lián)電容形成三層并聯(lián)結(jié)構(gòu)的電容。在不增加額外制造過程的同時，增大電容存儲能力，且進一步減小電容面積，增大開口率。

進一步地，在第二絕緣層25、像素電極層26a、第二柵極電極層26b及第三金屬層26c上依次制作PDL層、OLED層以及陰極等，得到完整的薄膜晶體管TFT基板。

在另一實施例中，上述方法可用于制作形成圖1或2所示的陣列基板。

本發(fā)明還包括一種顯示裝置，在具體實施方式中，該顯示裝置包括上述任意結(jié)構(gòu)的陣列基板，或者由上述任意一方法所制備的陣列基板，具體方法如上述各實施方式，此處不再贅述。進一步地，顯示裝置可以為主動矩陣有機發(fā)光二極體(Active-matrix organic light emitting diode，AMOLED)或TFT LCD顯示裝置。其中，本實施方式中的陣列基板，通過在第二絕緣層上間隔設(shè)置像素電極層、第二柵極電極層和第三金屬層，以使得第二柵極電極層與第一柵極電極層以及源極和漏極電極層形成雙柵結(jié)構(gòu)的薄膜晶體管TFT，增大AMOLED驅(qū)動力。同時，第三金屬層與以形成的第一金屬層、第二金屬層形成三層并聯(lián)結(jié)構(gòu)的電容，增大電容存儲能力，進一步減小電容面積，增大開口率。

以上所述僅為本發(fā)明的實施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。