本發(fā)明涉及存儲單元技術(shù)領(lǐng)域，尤其涉及一種提取存儲單元版圖的方法及裝置。

背景技術(shù)：

存儲單元裝置通常作為內(nèi)部元件、半導體集成電路提供于計算機或其它電子裝置中。存儲單元分為許多不同的類型，例如隨機存取存儲單元(RAM)、只讀存儲單元(ROM)、動態(tài)隨機存取存儲單元(DRAM)、同步動態(tài)隨機存取存儲單元(SDRAM)及非易失性快閃存儲單元?？扉W存儲單元裝置已發(fā)展成為用于各種電子應(yīng)用的非易失性存儲單元的普遍來源?？扉W存儲單元裝置通常使用允許高存儲單元密度、高可靠性及低功率消耗的單晶體管存儲單元單元。快閃存儲單元的常見使用包含個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機及蜂窩式電話。存儲器中通常包括多個存儲單元，但是，現(xiàn)有技術(shù)中的存儲器中難以直接區(qū)分中存儲單元中的源極、柵極、漏極等結(jié)構(gòu)。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于，提供一種提取存儲單元版圖的方法及裝置，解決現(xiàn)有技術(shù)中的存儲單元的源極、漏極、漏極等結(jié)構(gòu)難以分辨的技術(shù)問題。

為解決上述技術(shù)問題，本發(fā)明提供一種提取存儲單元版圖的方法，包括：

獲取存儲單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；

將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；

將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；

將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；

將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；

將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。

可選的，所述第一多晶硅覆蓋部分所述有源區(qū)，并向背離所述有源區(qū)的兩側(cè)延伸。

可選的，所述第二多晶硅覆蓋第一多晶硅相對的兩側(cè)，并覆蓋部分所述有源區(qū)。

可選的，所述存儲單元的版圖還包括：位于所述有源區(qū)兩側(cè)，并與所述有源區(qū)相連的兩條位線。

可選的，所述兩條位線分別于所述控制柵晶體管的源區(qū)/漏區(qū)相連。

可選的，所述存儲單元的版圖還包括：位于所述第二多晶硅上的第一插塞，所述第一插塞位于所述控制柵極上。

可選的，所述存儲單元的版圖還包括：位于所述有源區(qū)上的用于將所述體區(qū)接出的第二插塞。

可選的，所述存儲單元的版圖還包括：位于所述第一多晶硅上的用于連接字線電壓的第三插塞。

可選的，所述浮柵極還延伸至所述第一多晶硅的兩側(cè)。

相應(yīng)的，本發(fā)明還提供一種提取存儲單元版圖的裝置，包括：

版圖獲取單元，用于獲取所述存儲單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；

參數(shù)提取單元，所述參數(shù)提取單元包括有源區(qū)參數(shù)提取單元、第一多晶硅參數(shù)提取單元及第二多晶硅提取單元；

其中，所述有源區(qū)參數(shù)提取單元將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；所述第一多晶硅參數(shù)提取單元將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述第二多晶硅參數(shù)提取單元所述浮柵極上的第二多晶硅定義為控制柵極；所述第一多晶硅參數(shù)提取單元將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；所述有源區(qū)參數(shù)提取單元將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；所述有源區(qū)參數(shù)提取單元將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。

與現(xiàn)有技術(shù)相比，本發(fā)明的提取存儲單元版圖的方法包括：獲取存儲單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。本發(fā)明中直接分辨出不同晶體管的源極、漏極、柵極，便于器件結(jié)構(gòu)的設(shè)計。

附圖說明

圖1為本發(fā)明一實施例中存儲單元的版圖提取裝置的結(jié)構(gòu)示意圖；

圖2為本發(fā)明一實施例中的提取存儲單元版圖的方法流程圖；

圖3為本發(fā)明一實施例中的存儲單元的版圖；

圖4為本發(fā)明一實施例中提取體區(qū)的結(jié)構(gòu)示意圖；

圖5為本發(fā)明一實施例中提取浮柵極的結(jié)構(gòu)示意圖；

圖6為本發(fā)明一實施例中提取選擇柵極的結(jié)構(gòu)示意圖；

圖7為本發(fā)明一實施例中提取選擇柵晶體管源區(qū)/漏區(qū)的結(jié)構(gòu)示意圖；

圖8為本發(fā)明一實施例中提取控制柵晶體管源區(qū)/漏區(qū)的結(jié)構(gòu)示意圖；

圖9為本發(fā)明一實施例中存儲單元的等效電路圖。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的提取存儲單元版圖的方法及裝置進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。

本發(fā)明的核心思想在于，提供的提取存儲單元版圖的方法包括：獲取存儲單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。本發(fā)明中直接分辨出不同晶體管的源極、漏極、柵極，便于器件結(jié)構(gòu)的設(shè)計。

以下結(jié)合附圖對本發(fā)明的提取存儲單元版圖的方法及裝置進行具體說明。

參考圖1中所示，本發(fā)明提供的一種提取存儲單元版圖的裝置包括：版圖獲取單元1，所述版圖獲取單元用于獲取所述存儲單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；參數(shù)提取單元2，所述參數(shù)提取單元包括有源區(qū)參數(shù)提取單元21、第一多晶硅參數(shù)提取單元22及第二多晶硅提取單元22，有源區(qū)參數(shù)提取單元、第一多晶硅參數(shù)提取單元及第二多晶硅提取單元分別對有源區(qū)、第一多晶硅及第二多晶硅的參數(shù)進行提取。

具體的，參考圖2中所示，采用上述裝置對存儲單元版圖進行提取，提取存儲單元版圖的方法包括如下步驟：

執(zhí)行步驟S1，參考圖3所示，版圖獲取單元首先獲取存儲單元的版圖，所述版圖包括位于半導體襯底100中的有源區(qū)110、與所述有源區(qū)110相交的第一多晶硅120及位于部分所述第一多晶硅120上的第二多晶硅130,。其中，所述第一多晶硅120覆蓋部分所述有源區(qū)110，并向背離所述有源區(qū)110的兩側(cè)延伸。所述第二多晶硅130覆蓋第一多晶硅120相對的兩側(cè)，并覆蓋部分所述有源區(qū)110。

執(zhí)行步驟S2，參考圖4所示，有源區(qū)參數(shù)提取單元將所述有源區(qū)110中靠近所述第一多晶硅120的兩側(cè)定義為體區(qū)150；

執(zhí)行步驟S3，參考圖5所示，第一多晶硅參數(shù)提取單元將所述第一多晶硅120中靠近所述有源區(qū)110的兩側(cè)定義為浮柵極(FG)160，所述浮柵極150還延伸至所述第一多晶硅120的兩側(cè)，使得同一行的浮柵極相連。并且，第二多晶硅參數(shù)提取單元所述浮柵極160上的第二多晶硅130定義為控制柵極(CG)。

執(zhí)行步驟S4，參考圖6所示，第一多晶硅參數(shù)提取單元將所述體區(qū)150之間的部分所述第一多晶硅120定義為選擇柵極(SG)170。

執(zhí)行步驟S5，參考圖7所示，有源區(qū)參數(shù)提取單元將所述體區(qū)150與所述選擇柵極170之間的所述有源區(qū)110定義為選擇柵晶體管的源區(qū)/漏區(qū)180。

執(zhí)行步驟S6，參考圖8所示，有源區(qū)參數(shù)提取單元將所述第一多晶硅120兩側(cè)的所述有源區(qū)110定義為控制柵晶體管的源區(qū)/漏區(qū)190。此外，所述存儲單元的版圖還包括：位于所述有源區(qū)兩側(cè)，并與所述有源區(qū)相連的兩條位線BL1、BL2。所述兩條位線BL1、BL2分別于所述控制柵晶體管的源區(qū)/漏區(qū)190相連。

進一步的，所述存儲單元的版圖還包括：位于所述第二多晶硅120上的第一插塞141，所述第一插塞141位于所述控制柵極上。所述存儲單元的版圖還包括：位于所述有源區(qū)110上的用于將所述體區(qū)150接出的第二插塞(圖中未示出)：以及位于所述第一多晶硅120上的用于連接字線WL電壓的第三插塞(圖中未示出)。

本發(fā)明的存儲單元的等效電路圖參考圖9所示，選擇柵極晶體管及控制柵極晶體管的體區(qū)相連，選擇柵極連接字線，兩個控制柵極晶體管的源區(qū)/漏區(qū)分別連接兩條位線。

綜上所述，本發(fā)明提供的提取存儲單元版圖的方法包括：獲取存儲單元的版圖，所述版圖包括有源區(qū)、與所述有源區(qū)相交的第一多晶硅及位于部分所述第一多晶硅上的第二多晶硅；將所述有源區(qū)中靠近所述第一多晶硅的兩側(cè)定義為體區(qū)；將所述第一多晶硅中靠近所述有源區(qū)的兩側(cè)定義為浮柵極，所述浮柵極上的第二多晶硅定義為控制柵極；將所述體區(qū)之間的部分所述第一多晶硅定義為選擇柵極；將所述體區(qū)與所述選擇柵極之間的所述有源區(qū)定義為選擇柵晶體管的源區(qū)/漏區(qū)；將所述第一多晶硅兩側(cè)的所述有源區(qū)定義為控制柵晶體管的源區(qū)/漏區(qū)。本發(fā)明中直接分辨出不同晶體管的源極、漏極、柵極，便于器件結(jié)構(gòu)的設(shè)計。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。