本發(fā)明涉及電子微系統(tǒng)中半導(dǎo)體集成無源器件技術(shù)領(lǐng)域，具體涉及一種多層薄膜集成無源器件及其制造方法。

背景技術(shù)：

隨著技術(shù)的發(fā)展，三維集成技術(shù)是當(dāng)今和今后電子微系統(tǒng)發(fā)展的必然技術(shù)。集成微系統(tǒng)具有體積小、重量輕、可靠性高、批量生產(chǎn)成本低等優(yōu)點(diǎn)。集成無源器件技術(shù)是三維集成互聯(lián)的基礎(chǔ)之一，基于薄膜集成技術(shù)的集成無源器件在襯底上集成了電感、電容、電阻、傳輸線、信號互聯(lián)端口等，與其它的集成方式相比，層數(shù)可控，機(jī)械性能好，減小寄生效應(yīng)，減少微組裝和封裝成本，能夠帶來更高的性能，更小的芯片尺寸和封裝，以及更低的能耗。

現(xiàn)有基于薄膜集成技術(shù)的集成無源器件采用平面輸出，與外部器件互連時，采用金屬絲鍵合方法，集成度低，可靠性差；多層薄膜的集成無源器件實(shí)現(xiàn)時，信號互連通常采用填充過孔的技術(shù)，增加了工藝難度，并且對層數(shù)有一定的限制。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種多層薄膜集成無源器件及其制造方法。

實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案為：一種多層薄膜集成無源器件，包括襯底材料，位于襯底上方的薄膜集成無源器件層，以及位于薄膜集成無源器件層上方的信號輸入輸出層；

薄膜集成無源器件層包括電容、電阻和電感，其中電感包括兩個以上的信號耦合電感，層與層之間通過信號耦合電感實(shí)現(xiàn)信號互連；

信號輸入輸出層包括器件輸入端、輸入電感、輸出電感和器件輸出端，微波信號經(jīng)器件輸入端、輸入電感、薄膜集成無源器件層、輸出電感和器件輸出端輸出。

一種多層薄膜集成無源器件的制造方法，包括以下步驟：

步驟1，在襯底材料上濺射金屬層，并圖形化出電容的下電極以及器件的互聯(lián)信號傳輸線；

步驟2，在襯底材料上光刻出電阻的圖形，濺射電阻層材料并剝離出電阻圖形；

步驟3，在襯底材料上沉積電容的介質(zhì)層，光刻出圖形并采用干法進(jìn)行刻蝕；

步驟4，濺射金屬層并圖形化腐蝕出電容的上電極；

步驟5，沉積介質(zhì)層材料并圖形化出電感圖形，濺射電感的種子層并電鍍至設(shè)定厚度，整片減薄拋光實(shí)現(xiàn)電感的圖形化及表面的平坦化；在表面濺射金屬并圖形化實(shí)現(xiàn)無源器件間的部分互聯(lián)，完成薄膜集成無源器件層的制作；

步驟6，沉積薄膜集成無源器件層與信號輸入輸出層之間用于電感耦合的材料，進(jìn)行表面平坦化，沉積介質(zhì)層材料并圖形化出信號輸入輸出層的電感，濺射電感的種子層并電鍍至設(shè)定厚度，整片減薄拋光實(shí)現(xiàn)電感的圖形化及表面的平坦化，濺射金屬并圖形化出信號輸入輸出層的器件輸入端和器件輸出端。

與現(xiàn)有技術(shù)相比，本發(fā)明的顯著優(yōu)點(diǎn)為：

(1)本發(fā)明采用電感耦合的方式實(shí)現(xiàn)層與層之間的信號傳輸，有效地提升了器件的集成度并降低了工藝的復(fù)雜程度；(2)本發(fā)明采用電感耦合技術(shù)，能夠與外界器件實(shí)現(xiàn)無線互連。

附圖說明

圖1是本發(fā)明實(shí)施例中多層薄膜集成無源器件的側(cè)視示意圖。

圖2是本發(fā)明實(shí)施例中薄膜集成無源器件層示意圖。

圖3是本發(fā)明實(shí)施例中信號輸入輸出層示意圖。

具體實(shí)施方式

結(jié)合圖1-圖3，本發(fā)明的一種多層薄膜集成無源器件，包括襯底材料，位于襯底上方的薄膜集成無源器件層，以及位于薄膜集成無源器件層上方的信號輸入輸出層；

薄膜集成無源器件層包括電容、電阻和電感，其中電感包括兩個以上的信號耦合電感，層與層之間通過信號耦合電感實(shí)現(xiàn)信號互連；

信號輸入輸出層包括器件輸入端、輸入電感、輸出電感和器件輸出端，微波信號經(jīng)器件輸入端、輸入電感、薄膜集成無源器件層、輸出電感和器件輸出端輸出。

進(jìn)一步的，所述薄膜集成無源器件層的層數(shù)為一層以上。

進(jìn)一步的，所述多層薄膜集成無源器件層之間信號互連處的信號耦合電感位置重疊。

進(jìn)一步的，頂層薄膜集成無源器件層與信號輸入輸出層信號互連處信號耦合電感位置和輸入電感、輸出電感位置重疊。

進(jìn)一步的，多層薄膜集成無源器件層之間信號耦合電感的距離，以及頂層薄膜集成無源器件層與信號輸入輸出層的距離均為1～2um。

進(jìn)一步的，多層薄膜集成無源器件層之間，以及頂層薄膜集成無源器件層與信號輸入輸出層之間的耦合層材料為BCB。

本發(fā)明還提供一種多層薄膜集成無源器件的制造方法，包括以下步驟：

步驟1，在襯底材料上濺射金屬層，并圖形化出電容的下電極以及器件的互聯(lián)信號傳輸線；

步驟2，在襯底材料上光刻出電阻的圖形，濺射電阻層材料并剝離出電阻圖形；

步驟3，在襯底材料上沉積電容的介質(zhì)層，光刻出圖形并采用干法進(jìn)行刻蝕；

步驟4，濺射金屬層并圖形化腐蝕出電容的上電極；

步驟5，沉積介質(zhì)層材料并圖形化出電感圖形，濺射電感的種子層并電鍍至設(shè)定厚度，整片減薄拋光實(shí)現(xiàn)電感的圖形化及表面的平坦化；在表面濺射金屬并圖形化實(shí)現(xiàn)無源器件間的部分互聯(lián)，完成薄膜集成無源器件層的制作；

步驟6，沉積薄膜集成無源器件層與信號輸入輸出層之間用于電感耦合的材料，進(jìn)行表面平坦化，沉積介質(zhì)層材料并圖形化出信號輸入輸出層的電感，濺射電感的種子層并電鍍至設(shè)定厚度，整片減薄拋光實(shí)現(xiàn)電感的圖形化及表面的平坦化，濺射金屬并圖形化出信號輸入輸出層的器件輸入端和器件輸出端。

進(jìn)一步的，所述薄膜集成無源器件層的層數(shù)為一層以上。

進(jìn)一步的，所述多層薄膜集成無源器件層之間信號互連處的信號耦合電感位置重疊。

進(jìn)一步的，所述頂層薄膜集成無源器件層與信號輸入輸出層信號互連處信號耦合電感位置和輸入電感、輸出電感位置重疊。

進(jìn)一步的，電感材料為金或銅。

下面結(jié)合實(shí)施例對本發(fā)明技術(shù)方案進(jìn)行詳細(xì)說明。

實(shí)施例

如圖1、圖2、圖3所示，一種多層薄膜集成無源器件，包括襯底材料1，位于襯底上方的薄膜集成無源器件層2，以及位于薄膜集成無源器件層上方的信號輸入輸出層3；

薄膜集成無源器件層2包括MIM電容24、薄膜電阻23、第一信號耦合電感和21第二信號耦合電感22，分別作為薄膜集成無源器件層的輸入電感和輸出電感；

信號輸入輸出層3包括器件輸入端33、輸入電感31、輸出電感32和器件輸出端34，微波信號經(jīng)器件輸入端33、輸入電感31、薄膜集成無源器件層、輸出電感32和器件輸出端34輸出。

上述多層薄膜集成無源器件的制造方法包括以下步驟：

第一步，在襯底材料1高阻硅上濺射金屬Ti/Au，厚度并圖形化出電容24的下電極及器件的互聯(lián)信號傳輸線，電鍍加厚至1um，去除種子層；

第二步，在襯底材料1高阻硅上光刻出電阻的圖形，濺射電阻層材料并剝離出電阻23圖形；

第三步，化學(xué)氣相沉積電容24的介質(zhì)層氮化硅，厚度光刻出圖形并采用干法進(jìn)行刻蝕；

第四步，濺射金屬Ti/Au，厚度并圖形化腐蝕出電容24的上電極；

第五步，沉積介質(zhì)層材料二氧化硅并圖形化干法刻蝕出第一信號耦合電感21、第二信號耦合電感22的圖形，濺射電感的種子層并電鍍至一定厚度，整片減薄實(shí)現(xiàn)電感的圖形化及表面的平坦化；

第六步，在表面濺射金屬并圖形化實(shí)現(xiàn)器件層中第二信號耦合電感22與電容24之間的互聯(lián)；

第七步，沉積薄膜集成無源器件層2與信號輸入輸出層3之間的用于電感耦合的材料，并實(shí)現(xiàn)表面平坦化；

第八步，沉積介質(zhì)層材料二氧化硅并圖形化出信號輸入輸出層3的輸入電感31、輸出電感32的圖形，濺射電感的種子層并電鍍至一定厚度，整片減薄拋光實(shí)現(xiàn)電感的圖形化及表面的平坦化；

第九步，濺射金屬并圖形化出信號輸入輸出層3的器件輸入端33和器件輸出端34。