本申請(qǐng)為分案申請(qǐng)，其原申請(qǐng)的申請(qǐng)日是2013年6月18日，申請(qǐng)?zhí)枮?01380042912.9，發(fā)明名稱為“用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器”。

本發(fā)明的實(shí)施例涉及半導(dǎo)體器件和處理領(lǐng)域，并且具體而言，涉及用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器。

背景技術(shù)：

在過去的幾十年里，集成電路中的特征的縮放已經(jīng)是不斷成長的半導(dǎo)體工業(yè)背后的驅(qū)動(dòng)力?？s放到越來越小的特征使得能夠增大半導(dǎo)體芯片的有效不動(dòng)產(chǎn)上的功能單元的密度。例如，縮小晶體管尺寸允許芯片上包含的存儲(chǔ)器或邏輯設(shè)備的數(shù)量增加，實(shí)現(xiàn)具有更大的容量的產(chǎn)品的制造。然而，對(duì)于越來越大容量的驅(qū)動(dòng)并不是沒有問題。對(duì)每個(gè)器件的性能進(jìn)行最優(yōu)化的必要性變得越發(fā)顯著。

在集成電路器件的制造中，多柵極晶體管(例如三柵極晶體管)已經(jīng)隨著器件尺寸不斷縮小而變得更普遍。在常規(guī)工藝中，通常在體硅襯底或絕緣體上硅襯底上制造三柵極晶體管。在一些實(shí)例中，由于體硅襯底的較低成本并且因?yàn)樗鼈兪鼓茌^不復(fù)雜的三柵極制造工藝，所以體硅襯底是優(yōu)選的。在其它實(shí)例中，由于三柵極晶體管的改進(jìn)的短溝道特性，絕緣體上硅襯底是優(yōu)選的。

然而，縮放多柵極晶體管并非沒有結(jié)果。由于減小了微電子電路的這些基本構(gòu)建塊的尺寸，并且由于增加了在給定區(qū)域中制造的基本構(gòu)建塊的絕對(duì)數(shù)量，因此已經(jīng)增加了對(duì)在有源器件中包括無源特征的約束。

附圖說明

圖1a示出了根據(jù)本發(fā)明的實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的頂角視圖和截面視圖。

圖1b示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的截面視圖。

圖2a-2k示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的方法中的各種操作的截面視圖。

圖3a-3k示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。

圖4a-4l示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。

圖5a-5f示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。

圖6a-6l示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一種方法中的各種操作的截面視圖。

圖7是根據(jù)本發(fā)明的實(shí)施例的被提供用于展示目前所描述的精密電阻器相對(duì)于它們的鎢溝槽對(duì)應(yīng)物的變化的圖表。

圖8示出了根據(jù)本發(fā)明的一種實(shí)施方式的計(jì)算設(shè)備。

具體實(shí)施方式

描述了用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器。在以下描述中，闡述了大量的具體細(xì)節(jié)，例如具體集成和材料方案(regime)，以提供對(duì)本發(fā)明的實(shí)施例的深入理解。對(duì)本領(lǐng)域技術(shù)人員來說將顯而易見的是，可以在沒有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。在其它實(shí)例中，為了不非必要地使本發(fā)明的實(shí)施例難以理解，沒有詳細(xì)描述諸如集成電路設(shè)計(jì)布局之類的公知的特征。此外，應(yīng)該理解的是，附圖中所示的各種實(shí)施例是說明性的表示，并且未必是按比例繪制的。

柵極電極最初由金屬(例如，鋁)形成。然而，對(duì)于許多技術(shù)節(jié)點(diǎn)，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(mosfet)已經(jīng)包括了由多晶硅制造的柵極電極，以便進(jìn)行離子注入(例如，以定制對(duì)相同電路中的n型或p型的摻雜)和硅化(以減小接觸電阻)。因此，與電路中的mosfet相關(guān)聯(lián)的電阻器也由多晶硅制造。所謂的“前柵極”工藝序列被普遍實(shí)踐，以便進(jìn)行多晶硅、等離子體蝕刻限定的柵極長度、輕摻雜的尖端區(qū)、電介質(zhì)側(cè)壁間隔件和自對(duì)準(zhǔn)的源極/漏極(即，對(duì)準(zhǔn)到柵極電極)的均厚沉積。

由于在最近的技術(shù)節(jié)點(diǎn)中mosfet的尺寸繼續(xù)縮小，所以多晶硅耗盡成為日益嚴(yán)重的問題。作為結(jié)果，柵極電極現(xiàn)在再次由金屬形成。然而，柵極電極通常不再嚴(yán)格由鋁形成。為了實(shí)現(xiàn)所需的功函數(shù)，柵極電極現(xiàn)在通常由過渡金屬、過渡金屬的合金或者過渡金屬氮化物形成。然而，采用金屬柵極也為替代的所謂“后柵極”工藝提供優(yōu)點(diǎn)。后柵極工藝的一種實(shí)施方式涉及所謂的“替換柵極”工藝，其允許針對(duì)電路中的n-fet和p-fet使用不同的金屬。當(dāng)柵極電極的材料從多晶硅變回金屬時(shí)，電阻器的材料也從多晶硅變回金屬。不幸的是，金屬電阻器通常受到高工藝變化性和不良溫度系數(shù)的影響。因此，需要再次利用多晶硅來形成電阻器。然而，這種改變?yōu)楣に嚰蓭碓S多挑戰(zhàn)，尤其是為諸如三柵極工藝架構(gòu)之類的非平面架構(gòu)帶來許多挑戰(zhàn)。

因此，根據(jù)本發(fā)明的一個(gè)或多個(gè)實(shí)施例，描述了非平面三柵極高k/金屬柵極技術(shù)上的精密多晶硅電阻器形成方法。相比之下，用于制造使用三柵極高k/金屬柵極技術(shù)的電阻器的其它方法已經(jīng)包括了鎢溝槽電阻器(tcn)和鎢柵極接觸電阻器(gcn)的制造，由于鎢拋光處理，這些電阻器可能受制于非常高的變化性。這種變化性可能引起i/o功能問題。鎢也可能展示出不需要的材料特性和溫度變化(例如，不良溫度系數(shù))。

在先前的平面氧化物/多晶柵極技術(shù)中使用的多晶硅電阻器對(duì)于精密電阻器形成來說可能是優(yōu)選的選項(xiàng)。然而，在三柵極高k/金屬柵極過程技術(shù)中，難以實(shí)現(xiàn)多晶硅和金屬柵極材料系統(tǒng)的集成，例如，尤其是在使用替換柵極工藝流程時(shí)。因此，本發(fā)明的一個(gè)或多個(gè)實(shí)施例涉及用于在非平面器件(例如，三柵極)架構(gòu)中制造平面和非平面多晶硅電阻器二者的集成方案。本文中所描述的方法中的一種或多種方法(若不是所有方法)可以與三柵極高k/金屬柵極晶體管制造流程單片集成。這種集成可以使精密多晶硅電阻器(例如，相對(duì)于鎢電阻器)的較高特性得以開發(fā)，并且實(shí)現(xiàn)了對(duì)變化性減小的改進(jìn)、溫度系數(shù)和電壓系數(shù)改進(jìn)。

可以包括非平面多晶硅電阻器作為具有非平面架構(gòu)的嵌入式多晶硅電阻器。在實(shí)施例中，對(duì)“非平面電阻器”的引用在本文中用于描述具有形成在從襯底凸出的一個(gè)或多個(gè)鰭狀物之上的電阻層的電阻器。作為示例，圖1a示出了根據(jù)本發(fā)明的實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的頂角視圖和截面視圖。

參考圖1a的兩個(gè)視圖，半導(dǎo)體結(jié)構(gòu)100包括具有非平面器件104的襯底102(僅部分地示出)和形成在隔離層103上的非平面電阻器106。非平面器件104包括柵極堆疊體108，例如，金屬柵極/高k柵極電介質(zhì)柵極堆疊體。柵極堆疊體108形成在第一多個(gè)鰭狀物110之上。非平面電阻器106包括形成在第二多個(gè)鰭狀物111之上的非平面半導(dǎo)體層112。兩個(gè)器件均包括間隔件114和接觸部116。

在實(shí)施例中，第一和第二多個(gè)鰭狀物110和111由體襯底102形成，如圖1a中所描繪的。在一個(gè)這種示例中，體襯底102可以由能夠承受制作工藝并且電荷能夠在其中遷移的半導(dǎo)體材料組成，并且因此多個(gè)鰭狀物110和111也可以由上述半導(dǎo)體材料組成。在實(shí)施例中，體襯底102由晶體硅、硅/鍺或摻雜有電荷載流子的鍺層組成，該電荷載流子例如但不限于磷、砷、硼或其組合。在一個(gè)實(shí)施例中，體襯底102中的硅原子的濃度大于97％。在另一個(gè)實(shí)施例中，體襯底102由生長在不同晶體襯底頂上的外延層組成，該外延層例如是生長在硼摻雜體硅單晶襯底頂上的硅外延層。體襯底102可以替代地由iii-v族材料組成。在實(shí)施例中，體襯底102由例如但不限于以下材料的iii-v族材料組成：氮化鎵、磷化鎵、砷化鎵、磷化銦、銻化銦、銦鎵砷、鋁鎵砷、銦鎵磷或其組合。在一個(gè)實(shí)施例中，體襯底102由iii-v族材料組成，并且電荷載流子摻雜劑雜質(zhì)原子是例如但不限于以下原子的原子：碳、硅、鍺、氧、硫、硒或碲。在實(shí)施例中，體襯底102是未摻雜的或僅為輕摻雜的，并且因此多個(gè)鰭狀物110和111也是未摻雜的或僅為輕摻雜的。在實(shí)施例中，多個(gè)鰭狀物110和111的至少一部分是應(yīng)變的。

替代地，襯底102包括上層外延層和下層體部分，這兩者均可以由單晶材料組成，該單晶材料可以包括但不限于硅、鍺、硅鍺或iii-v族化合物半導(dǎo)體材料。由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料組成的中間絕緣體層可以設(shè)置在上層外延層與下層體部分之間。

隔離層103可以由適合于與來自下方的體襯底的永久柵極結(jié)構(gòu)最終電隔離或有助于該隔離的材料組成。例如，在一個(gè)實(shí)施例中，隔離電介質(zhì)層103由例如但不限于二氧化硅、氮氧化硅、氮化硅或碳摻雜的氮化硅的電介質(zhì)材料組成。要理解，可以形成整體層，并且然后使其凹陷以最終暴露多個(gè)鰭狀物110和111的有源部分。

在實(shí)施例中，非平面器件104是例如但不限于fin-fet或三柵極器件的非平面器件。在這種實(shí)施例中，非平面器件104的半導(dǎo)體溝道區(qū)由三維物體組成或者形成在三維物體中。在一個(gè)這種實(shí)施例中，柵極堆疊體108包圍三維物體的至少頂表面和一對(duì)側(cè)壁，如圖1a中所描繪的。在另一個(gè)實(shí)施例中，例如在全包圍柵極器件中，至少溝道區(qū)被制成分立的三維物體。在一個(gè)這種實(shí)施例中，柵極電極堆疊體108完全包圍溝道區(qū)。

如上所述，在實(shí)施例中，半導(dǎo)體器件104包括至少部分地包圍非平面器件104的一部分的柵極堆疊體108。在一個(gè)這種實(shí)施例中，柵極堆疊體108包括柵極電介質(zhì)層和柵極電極層(未單獨(dú)示出)。在實(shí)施例中，柵極堆疊體108的柵極電極由金屬柵極組成，并且柵極電介質(zhì)層由高k材料組成。例如，在一個(gè)實(shí)施例中，柵極電介質(zhì)層由例如但不限于以下材料的材料組成：氧化鉿、氮氧化鉿、硅酸鉿、氧化鑭、氧化鋯、硅酸鋯、氧化鉭、鈦酸鍶鋇、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、鉛鈧鉭氧化物、鈮鋅酸鉛或其組合。此外，柵極電介質(zhì)層的一部分可以包括由襯底102的頂部幾層形成的原生氧化層。在實(shí)施例中，柵極電介質(zhì)層由頂部高k部分和由半導(dǎo)體材料的氧化物組成的下層部分組成。在一個(gè)實(shí)施例中，柵極電介質(zhì)層由氧化鉿的頂部部分和二氧化硅或氮氧化硅的底部部分組成。

在一個(gè)實(shí)施例中，柵極堆疊體108的柵極電極由金屬層組成，該金屬層例如但不限于：金屬氮化物、金屬碳化物、金屬硅化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或?qū)щ姷慕饘傺趸?。在具體實(shí)施例中，柵極電極由形成在金屬功函數(shù)設(shè)置層上方的非功函數(shù)設(shè)置填充材料組成。

非平面電阻器106包括非平面半導(dǎo)體層112，以便為電阻器106提供精確電阻。在實(shí)施例中，半導(dǎo)體層112與多個(gè)鰭狀物111共形形成。在一個(gè)這種實(shí)施例中，電介質(zhì)層(未示出)將半導(dǎo)體層112與多個(gè)鰭狀物111隔離。在實(shí)施例中，半導(dǎo)體層112由多晶硅層組成。在一個(gè)實(shí)施例中，多晶硅具有大約20納米的晶粒大小。在具體的這種實(shí)施例中，多晶硅被摻雜了劑量在大約1e15-1e17原子/cm²的范圍內(nèi)的硼。在實(shí)施例中，半導(dǎo)體層112具有實(shí)質(zhì)上不受溫度影響的電阻，尤其是不受非平面電阻器106的工作溫度影響的電阻。

在實(shí)施例中，間隔件114由例如但不限于二氧化硅、氮氧化硅或氮化硅的絕緣電介質(zhì)材料組成。在實(shí)施例中，接觸部116由金屬物種制造。金屬物種可以是諸如鎳或鈷之類的純金屬，也可以是諸如金屬-金屬合金或金屬-半導(dǎo)體合金(例如，諸如硅化物材料)之類的合金。

在另一方面中，平面多晶硅電阻器可以包括在非平面架構(gòu)內(nèi)。在實(shí)施例中，對(duì)“平面電阻器”的引用在本文中用于描述具有形成在與從襯底凸出的一個(gè)或多個(gè)鰭狀物相鄰的位置而不是這些鰭狀物之上的電阻層的電阻器。作為示例，圖1b示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的截面視圖。

參考圖1b，半導(dǎo)體結(jié)構(gòu)150包括具有非平面器件104的襯底102(僅僅部分地示出)和形成在隔離層103上的平面電阻器156。非平面器件104包括柵極堆疊體108，例如，金屬柵極/高k柵極電介質(zhì)柵極堆疊體。柵極堆疊體108形成在多個(gè)鰭狀物110之上。平面電阻器156包括形成在隔離層103之上的平面半導(dǎo)體層162。兩個(gè)器件均包括間隔件114和接觸部116。

平面電阻器156包括平面半導(dǎo)體層162，以便為電阻器156提供精確電阻。在實(shí)施例中，半導(dǎo)體層162由多晶硅層組成。在一個(gè)實(shí)施例中，多晶硅具有大約20納米的晶粒大小。在具體的這種實(shí)施例中，多晶硅被摻雜了劑量在大約1e15-1e17原子/cm²的范圍內(nèi)的硼。在實(shí)施例中，半導(dǎo)體層162具有實(shí)質(zhì)上不受溫度影響的電阻，尤其是不受平面電阻器156的工作溫度影響的電阻。圖1b的其它特征可以由與針對(duì)圖1a所描述的那些材料相似的材料組成。

本發(fā)明的一個(gè)或多個(gè)實(shí)施例論述了精密電阻器的適合性質(zhì)。例如，在實(shí)施例中，本文中所描述的精密電阻器與當(dāng)前和未來工藝技術(shù)兼容，例如，詳細(xì)描述的精密電阻器結(jié)構(gòu)與三柵極高k/金屬柵極工藝流程兼容，在該工藝流程中，多晶硅是犧牲的并且利用非平面三柵極工藝中的金屬柵極架構(gòu)來替換多晶硅。在實(shí)施例中，提供了良好的電阻器特性，例如，非平面集成方案通過利用三柵極工藝的三維晶片拓?fù)鋪硖峁┹^大有效寬度和長度的優(yōu)點(diǎn)。因此，由此制造的精密電阻器可以在給定電阻器面積下提供增大的電阻均勻度和匹配特性。在實(shí)施例中，相較于其它類型的電阻器，本文中所描述的多晶硅電阻器提供了更好的(例如，減小的)溫度系數(shù)和電壓系數(shù)。

相比之下，先前的多晶硅電阻器包括集成了多晶電阻器和多晶柵極晶體管的bsr(阻塞自對(duì)準(zhǔn)硅化物電阻器)、以及將多晶電阻器與平面hik金屬柵極晶體管集成的epr(嵌入式多晶電阻器)。與bsr和epr電阻器不同，可以針對(duì)非平面嵌入式精密多晶硅電阻器集成方案來制造根據(jù)本文中所描述的實(shí)施例的精密電阻器。本文中所描述的制造方法可以使工藝流程能夠以最小工藝成本來將多晶硅電阻器模塊化地集成在三柵極高k/金屬柵極技術(shù)上。

下面描述的是用于在高k/金屬柵極技術(shù)中形成精密多晶硅電阻器的多種方法。作為本文中考慮的實(shí)施例的示例，將對(duì)以下制造方法進(jìn)行詳細(xì)描述：(1)tpr(三柵極非平面多晶電阻器+三柵極hkmg晶體管)(a)雙多晶沉積電阻器，(b)掩埋硬掩模堆疊多晶電阻器(c)凹陷的多晶電阻器(cpr)，(d)選擇性注入的多晶電阻器(npr)；以及(2)mpr(掩模平面多晶電阻器+三柵極hkmg晶體管)。

關(guān)于上述類型(i)的方法，在實(shí)施例中，精密電阻器由具有連接到鎢接觸部的硅化物的多晶硅材料制造。這種集成方案的特征包括但不限于：(1)多晶硅包裹凹陷的淺溝槽隔離(sti)表面和提升的擴(kuò)散鰭狀物結(jié)構(gòu)，以在給定面積下提供較大的有效長度/寬度。下層平面(非平面方案)上的薄且凹陷的多晶可以在hik-金屬柵極cmos工藝中所必須的多次拋光處理之后將多晶硅電阻器保存完整。(2)可以利用任何適合的硅化物工藝來集成所保存的多晶硅，以確保低接觸電阻。

在第一種制造方法中，圖2a-2k示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的方法中的各種操作的截面視圖。參考圖2a，隔離層202形成在圖案化的體襯底204上，并且被凹陷以留下暴露的多個(gè)鰭狀物206。然后多晶硅的第一層208和氮化硅硬掩模210與多個(gè)鰭狀物206共形形成，如圖2b中所描繪的。盡管未描繪，但是絕緣層可以首先形成在鰭狀物206上以將多晶硅層208與鰭狀物材料最終絕緣。參考圖2c，對(duì)多晶硅的第一層208和氮化硅硬掩埋210執(zhí)行例如光刻和蝕刻工藝的圖案化工藝，以提供電阻器結(jié)構(gòu)212。然后在電阻器結(jié)構(gòu)212上方形成多晶硅的第二層214。例如通過化學(xué)機(jī)械拋光工藝將多晶硅的第二層214平面化，并且在其上形成第二硬掩模層216，如圖2d中所描繪的。參考圖2e，對(duì)多晶硅的第二層214和第二硬掩模216執(zhí)行例如光刻和蝕刻工藝的圖案化工藝，以提供可以包括間隔件220的虛擬柵極結(jié)構(gòu)218。然后可以通過掩模222來掩蔽虛擬柵極結(jié)構(gòu)218，并且對(duì)電阻器結(jié)構(gòu)212執(zhí)行注入工藝224，如圖2f中所描繪的，例如，以提供電阻器結(jié)構(gòu)212所需的電阻特性。參考圖2g，去除掩模222，并且在虛擬柵極結(jié)構(gòu)218和電阻器結(jié)構(gòu)212之上形成層間電介質(zhì)層226(例如，氧化硅)。將層間電介質(zhì)層226平面化，以暴露虛擬柵極結(jié)構(gòu)218的多晶硅，但是使電阻器結(jié)構(gòu)212保持未暴露。然后去除虛擬柵極結(jié)構(gòu)218的多晶硅，但是保留電阻器結(jié)構(gòu)212，如圖2h中所描繪的。參考圖2i，形成永久柵極電極228，例如，金屬柵極電極(可能具有高k柵極電介質(zhì)層)。形成附加層間電介質(zhì)材料250，并且然后形成接觸部開口230以暴露永久柵極電極228和電阻器結(jié)構(gòu)212，以進(jìn)行電連接，如圖2j中所描繪的。盡管未示出，但是可以在形成接觸部之前在電阻器的接觸部開口中執(zhí)行電阻器結(jié)構(gòu)的多晶硅的硅化工藝。參考圖2k，例如通過鎢金屬填充和拋光來形成接觸部232。永久柵極結(jié)構(gòu)228可以是用于三柵極器件的柵極結(jié)構(gòu)，而電阻器結(jié)構(gòu)212可以是精密多晶硅電阻器。上面的方法可以被稱為雙多晶硅沉積方法。

在第二種制造方法中，圖3a-3k示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的方法中的各種操作的截面視圖。參考圖3a，隔離層302形成在圖案化的體襯底304上，并且被凹陷以留下暴露的多個(gè)鰭狀物306。然后多晶硅的第一層308和氮化硅硬掩模310與多個(gè)鰭狀物306共形形成，如圖3b中所描繪的。盡管未描繪，但是絕緣層可以首先形成在鰭狀物306上以將多晶硅層308與鰭狀物材料最終絕緣。參考圖3c，執(zhí)行氮化硅硬掩模310的例如光刻和蝕刻工藝的圖案化工藝，以提供電阻器掩模311。然后在電阻器掩模311上方形成多晶硅的第二層314。例如通過化學(xué)機(jī)械拋光工藝來將多晶硅的第二層314平面化，并且在其上形成第二硬掩模層316，如圖3d中所描繪的。參考圖3e，執(zhí)行多晶硅的第一層308、多晶硅的第二層314和第二硬掩模316的例如光刻和蝕刻工藝的圖案化工藝，以提供可以包括間隔件320的虛擬柵極結(jié)構(gòu)318，并且提供電阻器結(jié)構(gòu)312。然后可以由掩模322來掩蔽虛擬柵極結(jié)構(gòu)318，并且對(duì)電阻器結(jié)構(gòu)312執(zhí)行注入工藝324，如圖3f中所描繪的，例如，以提供電阻器結(jié)構(gòu)312所需的電阻特性。參考圖3g，去除掩模322，并且在虛擬柵極結(jié)構(gòu)318和電阻器結(jié)構(gòu)312之上形成層間電介質(zhì)層326(例如，氧化硅)。將層間電介質(zhì)層326平面化，以暴露虛擬柵極結(jié)構(gòu)318的多晶硅，但是使電阻器結(jié)構(gòu)312保持未暴露。然后去除虛擬柵極結(jié)構(gòu)318的多晶硅，但是保留電阻器結(jié)構(gòu)312，如圖3h中所描繪的。參考圖3i，形成永久柵極電極328，例如，金屬柵極電極(可能具有高k柵極電介質(zhì)層)。形成附加層間電介質(zhì)材料350，并且然后形成接觸部開口330以暴露永久柵極電極328和電阻器結(jié)構(gòu)312，以進(jìn)行電連接，如圖3j中所描繪的。盡管未示出，但是可以在形成接觸部之前在電阻器的接觸部開口中執(zhí)行電阻器結(jié)構(gòu)的多晶硅的硅化工藝。參考圖3k，例如通過鎢金屬填充和拋光來形成接觸部332。永久柵極結(jié)構(gòu)328可以是用于三柵極器件的柵極結(jié)構(gòu)，而電阻器結(jié)構(gòu)312可以是精密多晶硅電阻器。上面的方法可以被稱為掩埋硬掩模堆疊多晶硅電阻器方法。

在第三種制造方法中，圖4a-4l示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一個(gè)方法中的各種操作的截面視圖。參考圖4a，隔離層402形成在圖案化的體襯底404上，并且被凹陷以留下暴露的多個(gè)鰭狀物406。然后在鰭狀物406上方形成多晶硅的層408，如圖4b中所描繪的。盡管未描繪，但是絕緣層可以首先形成在鰭狀物406上以使多晶硅層408與鰭狀物材料最終絕緣。參考圖4c，例如通過化學(xué)機(jī)械平面化工藝來將多晶硅的層408平面化，并且然后形成氮化硅硬掩模410。然后執(zhí)行氮化硅硬掩模410和多晶硅的層408的例如光刻和蝕刻工藝的圖案化工藝，以提供虛擬柵極結(jié)構(gòu)418和可以包括間隔件420的電阻器結(jié)構(gòu)412，如圖4d中所描繪的。參考圖4e，然后可以由掩模422來掩蔽虛擬柵極結(jié)構(gòu)418。然后例如通過蝕刻工藝來使暴露的電阻器結(jié)構(gòu)412凹陷。在一個(gè)實(shí)施例中，凹陷423包含硬掩模以及多晶硅層的一部分的去除。對(duì)電阻器結(jié)構(gòu)412執(zhí)行注入工藝424，如圖4f中所描繪的，例如，以提供電阻器結(jié)構(gòu)412所需的電阻特性。參考圖4g，去除掩模422，并且在虛擬柵極結(jié)構(gòu)418和電阻器結(jié)構(gòu)412之上形成層間電介質(zhì)層426(例如，氧化硅)。將層間電介質(zhì)層426平面化，以暴露虛擬柵極結(jié)構(gòu)418的多晶硅，但是使電阻器結(jié)構(gòu)412保持未暴露。然后去除虛擬柵極結(jié)構(gòu)418的多晶硅，但是保留電阻器結(jié)構(gòu)412，如圖4h中所描繪的。參考圖4i，形成永久柵極電極428，例如，金屬柵極電極(可能具有高k柵極電介質(zhì)層)。然后形成附加層間電介質(zhì)材料450，如圖4j中所描繪的。參考圖4k，然后形成接觸部開口430，以暴露永久柵極電極428和電阻器結(jié)構(gòu)412，以進(jìn)行電連接。盡管未示出，但是可以在形成接觸部之前在電阻器的接觸部開口中執(zhí)行電阻器結(jié)構(gòu)的多晶硅的硅化工藝。然后例如通過鎢金屬填充和拋光來形成接觸部432，如圖4l中所描繪的。永久柵極結(jié)構(gòu)428可以是用于三柵極器件的柵極結(jié)構(gòu)，而電阻器結(jié)構(gòu)412可以是精密多晶硅電阻器。上面的方法可以被稱為凹陷多晶硅電阻器方法。

在第四種制造方法中，圖5a-5f示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一個(gè)方法中的各種操作的截面視圖。參考圖5a，隔離層502形成在圖案化的體襯底504上，體襯底504具有從其中凸出的硬掩模部分503。例如在隔離層502上方大約45納米的高度處使隔離層502凹陷以留下暴露的多個(gè)鰭狀物506，如圖5b中所描繪的。參考圖5c，例如通過氧化硅層的化學(xué)氣相沉積來與鰭狀物506共形地形成保護(hù)性氧化層507。然后在保護(hù)性氧化層507上方形成多晶硅的層508，如圖5d中所描繪的。在一個(gè)實(shí)施例中，保護(hù)性氧化層507具有大約2.5納米的厚度，并且多晶硅的層508具有大約40納米的厚度。參考圖5e，在多晶硅的層508上方形成光致抗蝕劑層560并且將其圖案化，以留下鰭狀物506之間的多晶硅的層508的暴露的區(qū)。執(zhí)行諸如高劑量p+注入工藝之類的注入工藝524，以提供摻雜的多晶硅區(qū)562，同樣如圖5e中所描繪的。參考圖5f，例如通過諸如四甲基氫氧化銨(tmah)之類的選擇性濕法蝕刻工藝來去除光致抗蝕劑層560并且去除多晶硅層508的未摻雜部分。剩下的摻雜的多晶硅區(qū)562隨后可以用于形成精密電阻器。上面的方法可以被稱為選擇性注入多晶硅電阻器方法。

關(guān)于上面的類型(ii)的方法，在實(shí)施例中，在多晶開口拋光期間，使用硬掩模來修改拋光行為，以防止暴露(并且隨后去除)所需的電阻器面積。然后對(duì)所保護(hù)的多晶硅進(jìn)行自對(duì)準(zhǔn)硅化并且將其電連接到源極/漏極接觸部。

在第五種制造方法中，圖6a-6l示出了根據(jù)本發(fā)明的實(shí)施例的表示在制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的另一個(gè)方法中的各種操作的截面視圖。參考圖6a，隔離層602形成在圖案化的體襯底604上，并且被凹陷以留下暴露的多個(gè)鰭狀物606。然后在鰭狀物606上方形成多晶硅的層608，如圖6b中所描繪的。盡管未描繪，但是絕緣層可以首先形成在鰭狀物606上以使多晶硅層608與鰭狀物材料最終絕緣。參考圖6c，例如通過化學(xué)機(jī)械平面化工藝來將多晶硅的層608平面化，并且然后形成氮化硅硬掩模610。然后執(zhí)行氮化硅硬掩模610和多晶硅的層608的例如光刻和蝕刻工藝的圖案化工藝，以提供虛擬柵極結(jié)構(gòu)618和可以包括間隔件620的電阻器結(jié)構(gòu)612，如圖6d中所描繪的。參考圖6e，然后可以由掩模622來掩蔽虛擬柵極結(jié)構(gòu)618。然后使暴露的電阻器結(jié)構(gòu)612承受注入工藝624，例如，以提供電阻器結(jié)構(gòu)612所需的電阻特性。去除掩模622，并且在虛擬柵極結(jié)構(gòu)618和電阻器結(jié)構(gòu)612之上形成層間電介質(zhì)層626(例如，氧化硅)并且將其平面化，如圖6f中所描繪的。參考圖6g，形成第二硬掩模層670并且將其圖案化，以覆蓋電阻器結(jié)構(gòu)612但是暴露虛擬柵極結(jié)構(gòu)618。然后去除虛擬柵極結(jié)構(gòu)618的多晶硅，但是保留電阻器結(jié)構(gòu)612，如圖6h中所描繪的。參考圖6i，形成永久柵極電極628，例如，金屬柵極電極(可能具有高k柵極電介質(zhì)層)。然后形成附加層間電介質(zhì)材料650，如圖6j中所描繪的。參考圖6k，然后形成接觸部開口630，以暴露永久柵極電極628和電阻器結(jié)構(gòu)612二者以進(jìn)行電連接。然后例如通過鎢金屬填充和拋光來形成接觸部632，如圖6l中所描繪的。盡管未示出，但是可以在形成接觸部之前在電阻器的接觸部開口中執(zhí)行電阻器結(jié)構(gòu)的多晶硅的硅化工藝。永久柵極結(jié)構(gòu)628可以是用于三柵極器件的柵極結(jié)構(gòu)，而電阻器結(jié)構(gòu)612可以是精密多晶硅電阻器。

在上述方法中，在替代柵極工藝方案中，最終可以替換暴露的多個(gè)虛擬柵極。在這種方案中，可以去除諸如多晶硅或氮化硅柱材料之類的虛擬柵極材料并且利用永久柵極電極材料來替換虛擬柵極材料。在一個(gè)這種實(shí)施例中，也在該工藝中形成永久柵極電介質(zhì)層，而不是在早期處理中完成。

在實(shí)施例中，通過干法蝕刻或濕法蝕刻工藝來去除多個(gè)虛擬柵極。在一個(gè)實(shí)施例中，多個(gè)虛擬柵極由多晶硅或非晶硅組成，并且利用包括sf6的干法蝕刻工藝來去除多個(gè)虛擬柵極。在另一個(gè)實(shí)施例中，多個(gè)虛擬柵極由多晶硅或非晶硅組成，并且利用包括含水nh4oh或四甲基氫氧化銨的濕法蝕刻工藝來去除多個(gè)虛擬柵極。在一個(gè)實(shí)施例中，多個(gè)虛擬柵極由氮化硅組成，并且利用包括含水磷酸的濕法蝕刻工藝來去除多個(gè)虛擬柵極。

也許更普遍的是，本發(fā)明的一個(gè)或多個(gè)實(shí)施例可以涉及柵極對(duì)準(zhǔn)接觸部工藝。可以實(shí)施這種工藝來形成用于半導(dǎo)體結(jié)構(gòu)制造(例如，用于集成電路制造)的接觸部結(jié)構(gòu)。在實(shí)施例中，接觸部圖案形成為與現(xiàn)有柵極圖案對(duì)準(zhǔn)。相比之下，傳統(tǒng)方法通常包含附加光刻工藝，對(duì)于與選擇性接觸部蝕刻結(jié)合的現(xiàn)有柵極圖案，附加光刻工藝具有嚴(yán)格配準(zhǔn)的光刻接觸部圖案。例如，傳統(tǒng)工藝可以包括具有接觸部和接觸部插塞的單獨(dú)圖案化的多(柵極)柵格的圖案化。

參考圖7，提供了圖表700以展示根據(jù)本發(fā)明的實(shí)施例的目前描述的精密電阻器相對(duì)于它們的鎢溝槽對(duì)應(yīng)物的變化。參考圖表700，與鎢溝槽電阻器(tcn)相比，目前的電阻器(epr)顯示出明顯較少的電阻變化。即，對(duì)于目前描述的電阻器而言，實(shí)質(zhì)上減少了電阻變化，使得能夠?qū)崿F(xiàn)更準(zhǔn)確并且更緊湊的模擬設(shè)計(jì)。

本文中所描述的實(shí)施例可以適用于要求具有可預(yù)計(jì)的并且一致的電阻值的電阻器的設(shè)計(jì)。當(dāng)前的鎢溝槽電阻器可以具有大的電阻和溫度變化，要求將邊界被構(gòu)建到電路中。相比之下，在實(shí)施例中，本文中所描述的精密電阻器實(shí)現(xiàn)了更簡(jiǎn)單、更小的電路設(shè)計(jì)和占地面積，以及較好的匹配性和變化性。模擬電路設(shè)計(jì)者可能特別關(guān)注這種特性。精密電阻器對(duì)于片上系統(tǒng)(soc)設(shè)計(jì)者而言也可能是必不可少的擔(dān)保。

圖8示出了根據(jù)本發(fā)明的一種實(shí)施方式的計(jì)算設(shè)備800。計(jì)算設(shè)備800容納板802。板802可以包括許多部件，這些部件包括但不限于處理器804和至少一個(gè)通信芯片806。處理器804物理和電耦合到板802。在一些實(shí)施方式中，至少一個(gè)通信芯片806也物理和電耦合到板802。在其它實(shí)施方式中，通信芯片806是處理器804的一部分。

取決于其應(yīng)用，計(jì)算設(shè)備800可以包括其它部件，所述其它部件可以或可以不與板802物理和電耦合。這些其它部件包括但不限于：易失性存儲(chǔ)器(例如，dram)、非易失性存儲(chǔ)器(例如，rom)、閃速存儲(chǔ)器、圖形處理器、數(shù)字信號(hào)處理器、加密處理器、芯片集、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(gps)設(shè)備、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、照相機(jī)、以及大容量存儲(chǔ)設(shè)備(例如，硬盤驅(qū)動(dòng)器、光盤(cd)、數(shù)字多功能盤(dvd)等)。

通信芯片806可以實(shí)現(xiàn)用于來往于計(jì)算設(shè)備800的數(shù)據(jù)傳輸?shù)臒o線通信。術(shù)語“無線”及其衍生詞可以用于描述電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等，其可以通過使用調(diào)制的電磁輻射而經(jīng)由非固態(tài)介質(zhì)傳送數(shù)據(jù)。術(shù)語并不暗示相關(guān)聯(lián)的設(shè)備不包含任何線路，盡管在一些實(shí)施例中相關(guān)聯(lián)的設(shè)備可能不包含任何線路。通信芯片806可以實(shí)施多種無線標(biāo)準(zhǔn)或協(xié)議中的任何一種，所述多種無線標(biāo)準(zhǔn)或協(xié)議包括但不限于wi-fi(ieee802.11族)、wimax(ieee802.16族)、ieee802.20、長期演進(jìn)(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、藍(lán)牙、及其衍生物、以及被指定為3g，4g，5g和更高代的任何其它無線協(xié)議。計(jì)算設(shè)備800可以包括多個(gè)通信芯片806。例如，第一通信芯片806可以專用于較短范圍的無線通信，例如，wi-fi和藍(lán)牙，并且第二通信芯片806可以專用于較長范圍的無線通信，例如，gps、edge、gprs、cdma、wimax、lte、ev-do等。

計(jì)算設(shè)備800的處理器804包括封裝在處理器804內(nèi)的集成電路管芯。在本發(fā)明的一些實(shí)施方式中，處理器的集成電路管芯包括一個(gè)或者多個(gè)器件，例如根據(jù)本發(fā)明的實(shí)施方式構(gòu)建的mos-fet晶體管。術(shù)語“處理器”可以指處理來自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)以將這些電子數(shù)據(jù)轉(zhuǎn)換成可以存儲(chǔ)在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何設(shè)備或設(shè)備的一部分。

通信芯片806也可以包括封裝在通信芯片806內(nèi)的集成電路管芯。根據(jù)本發(fā)明的另一種實(shí)施方式，通信芯片的集成電路管芯包括一個(gè)或者多個(gè)器件，例如根據(jù)本發(fā)明的實(shí)施方式構(gòu)建的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器。

在其它實(shí)施方式中，容納在計(jì)算設(shè)備800內(nèi)的另一個(gè)部件可以包含集成電路管芯，其包括一個(gè)或多個(gè)器件，例如根據(jù)本發(fā)明的實(shí)施方式構(gòu)建的用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器。

在各種實(shí)施方式中，計(jì)算設(shè)備800可以是膝上型電腦、上網(wǎng)本、筆記本電腦、超極本、智能電話、平板電腦、個(gè)人數(shù)字助理(pda)、超級(jí)移動(dòng)pc、移動(dòng)電話、臺(tái)式電腦、服務(wù)器、打印機(jī)、掃描儀、監(jiān)視器、機(jī)頂盒、娛樂控制單元、數(shù)字照相機(jī)、便攜式音樂播放器或數(shù)字錄像機(jī)。在其它實(shí)施方式中，計(jì)算設(shè)備800可以是處理數(shù)據(jù)的任何其它電子設(shè)備。

因此，本發(fā)明的實(shí)施例包括用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器和制造用于非平面半導(dǎo)體器件架構(gòu)的精密電阻器的方法。

在實(shí)施例中，半導(dǎo)體結(jié)構(gòu)包括設(shè)置在襯底上方的第一和第二半導(dǎo)體鰭狀物。電阻器結(jié)構(gòu)設(shè)置在第一半導(dǎo)體鰭狀物上方，但不設(shè)置在第二半導(dǎo)體鰭狀物上方。晶體管結(jié)構(gòu)由第二半導(dǎo)體鰭狀物形成，但不由第一半導(dǎo)體鰭狀物形成。

在一個(gè)實(shí)施例中，電阻器結(jié)構(gòu)包括與第一半導(dǎo)體鰭狀物共形設(shè)置的電阻材料層。

在一個(gè)實(shí)施例中，電阻材料層由多晶硅組成。

在一個(gè)實(shí)施例中，多晶硅具有大約20納米的晶粒大小。

在一個(gè)實(shí)施例中，多晶硅被摻雜了劑量在大約1e15-1e17原子/cm²的范圍內(nèi)的硼。

在一個(gè)實(shí)施例中，電阻材料層在電阻器結(jié)構(gòu)的工作溫度范圍內(nèi)具有實(shí)質(zhì)上不受溫度影響的電阻。

在一個(gè)實(shí)施例中，半導(dǎo)體結(jié)構(gòu)還包括設(shè)置在電阻材料層與第一半導(dǎo)體鰭狀物之間的電絕緣層。

在一個(gè)實(shí)施例中，電阻器結(jié)構(gòu)包括鎢金屬接觸部，其耦合到在多晶硅中設(shè)置的硅化鎳區(qū)。

在一個(gè)實(shí)施例中，晶體管結(jié)構(gòu)包括設(shè)置在第二半導(dǎo)體鰭狀物中的源極和漏極區(qū)、以及設(shè)置在第二半導(dǎo)體鰭狀物上方的柵極堆疊體，并且柵極堆疊體包括高k柵極電介質(zhì)層和金屬柵極電極。

在一個(gè)實(shí)施例中，第一半導(dǎo)體鰭狀物具有第一多個(gè)半導(dǎo)體鰭狀物并且第二半導(dǎo)體鰭狀物具有第二多個(gè)半導(dǎo)體鰭狀物，電阻器結(jié)構(gòu)設(shè)置在第一多個(gè)半導(dǎo)體鰭狀物上方但不設(shè)置在第二多個(gè)半導(dǎo)體鰭狀物上方，并且晶體管結(jié)構(gòu)由第二多個(gè)半導(dǎo)體鰭狀物形成但不由第一多個(gè)半導(dǎo)體鰭狀物形成。

在一個(gè)實(shí)施例中，第一和第二多個(gè)半導(dǎo)體鰭狀物電耦合到下方的體半導(dǎo)體襯底。

在一個(gè)實(shí)施例中，電阻器結(jié)構(gòu)為非平面電阻器結(jié)構(gòu)。

在另一個(gè)實(shí)施例中，半導(dǎo)體結(jié)構(gòu)包括設(shè)置在襯底上方的第一和第二半導(dǎo)體鰭狀物。隔離區(qū)設(shè)置在襯底上方、位于第一與第二半導(dǎo)體鰭狀物之間、并且處于小于第一和第二半導(dǎo)體鰭狀物的高度。電阻器結(jié)構(gòu)設(shè)置在隔離區(qū)上方但不設(shè)置在第一和第二半導(dǎo)體鰭狀物上方。第一和第二晶體管結(jié)構(gòu)分別由第一和第二半導(dǎo)體鰭狀物形成。

在一個(gè)實(shí)施例中，電阻器結(jié)構(gòu)包括與隔離區(qū)共形設(shè)置的電阻材料層。

在一個(gè)實(shí)施例中，電阻材料層由多晶硅組成。

在一個(gè)實(shí)施例中，多晶硅具有大約20納米的晶粒大小。

在一個(gè)實(shí)施例中，多晶硅被摻雜了劑量在大約1e15-1e17原子/cm²的范圍內(nèi)的硼。

在一個(gè)實(shí)施例中，電阻材料層在電阻器結(jié)構(gòu)的工作溫度范圍內(nèi)具有實(shí)質(zhì)上不受溫度影響的電阻。

在一個(gè)實(shí)施例中，電阻材料層具有位于小于第一和第二半導(dǎo)體鰭狀物的高度的高度處的頂表面。

在一個(gè)實(shí)施例中，電阻器結(jié)構(gòu)包括鎢金屬接觸部，其耦合到在多晶硅中設(shè)置的硅化鎳區(qū)。

在一個(gè)實(shí)施例中，第一和第二晶體管結(jié)構(gòu)均包括分別設(shè)置在第一或第二半導(dǎo)體鰭狀物中的源極和漏極區(qū)、以及分別設(shè)置在第一和第二半導(dǎo)體鰭狀物上方的柵極堆疊體。每個(gè)柵極堆疊體包括高k柵極電介質(zhì)層和金屬柵極電極。

在一個(gè)實(shí)施例中，第一半導(dǎo)體鰭狀物具有第一多個(gè)半導(dǎo)體鰭狀物并且第二半導(dǎo)體鰭狀物具有第二多個(gè)半導(dǎo)體鰭狀物，并且第一晶體管結(jié)構(gòu)由第一多個(gè)半導(dǎo)體鰭狀物形成并且第二晶體管結(jié)構(gòu)由第二多個(gè)半導(dǎo)體鰭狀物形成。

在一個(gè)實(shí)施例中，第一和第二多個(gè)半導(dǎo)體鰭狀物電耦合到下方的體半導(dǎo)體襯底。

在一個(gè)實(shí)施例中，電阻器結(jié)構(gòu)為平面電阻器結(jié)構(gòu)。

在實(shí)施例中，制造半導(dǎo)體結(jié)構(gòu)的方法包括：在襯底上方形成第一和第二半導(dǎo)體鰭狀物。方法還包括：在第一半導(dǎo)體鰭狀物上方但不在第二半導(dǎo)體鰭狀物上方形成電阻器結(jié)構(gòu)。方法還包括：由第二半導(dǎo)體鰭狀物但不由第一半導(dǎo)體鰭狀物形成電阻器結(jié)構(gòu)。形成電阻器結(jié)構(gòu)包括：在第二半導(dǎo)體鰭狀物上方形成一個(gè)或多個(gè)虛擬柵極，并且在形成電阻器結(jié)構(gòu)之后，利用永久柵極堆疊體替換一個(gè)或多個(gè)虛擬柵極。

在一個(gè)實(shí)施例中，形成電阻器結(jié)構(gòu)包括與第一半導(dǎo)體鰭狀物共形地形成電阻材料層。

在一個(gè)實(shí)施例中，形成電阻材料層包括：形成具有大約20納米的晶粒大小的多晶硅層。

在實(shí)施例中，制造半導(dǎo)體結(jié)構(gòu)的方法包括：在襯底上方形成第一和第二半導(dǎo)體鰭狀物。方法還包括：在襯底上方、第一與第二半導(dǎo)體鰭狀物之間、并且在小于第一和第二半導(dǎo)體鰭狀物的高度處形成隔離區(qū)。方法還包括：在隔離區(qū)上方但不在第一和第二半導(dǎo)體鰭狀物上方形成電阻器結(jié)構(gòu)。方法還包括：分別由第一和第二半導(dǎo)體鰭狀物形成第一和第二晶體管結(jié)構(gòu)。形成第一和第二電阻器結(jié)構(gòu)包括：在第一和第二半導(dǎo)體鰭狀物上方形成一個(gè)或多個(gè)虛擬柵極，并且在形成電阻器結(jié)構(gòu)之后，利用永久柵極堆疊體替換一個(gè)或多個(gè)虛擬柵極。

在一個(gè)實(shí)施例中，形成電阻器結(jié)構(gòu)包括：與隔離區(qū)共形地形成電阻材料層。

在一個(gè)實(shí)施例中，形成電阻材料層包括：形成具有大約20納米的晶粒大小的多晶硅層。