本發(fā)明屬于半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體光電傳感器及其制備方法。

背景技術(shù)：

光電傳感器的應(yīng)用非常廣泛，在民用，軍用以及科研等領(lǐng)域都至關(guān)重要。根據(jù)其用途和敏感波長不同，又可分為多種類型。 其基本原理大體類似，即光子通過具有特定禁帶寬度的半導(dǎo)體材料時會激發(fā)出自由電子，而通過檢測這些電子的濃度即可得提取出光的強(qiáng)度。

目前通用的光電傳感器大體分為兩類，一類是使用電容式，如常用的CCD傳感器[1]，而另外一類是基于反向p-n，如CMOS傳感器[2]。對于CCD傳感器，光產(chǎn)生的電子被電容極板所收集，之后通過電荷耦合轉(zhuǎn)移到電荷放大器進(jìn)行放大。由于CCD傳感器基于串行的電荷轉(zhuǎn)移，其工作速度慢，電荷轉(zhuǎn)移需要消耗額外的能量并且需要進(jìn)行電荷轉(zhuǎn)移復(fù)雜時鐘信號。而在CMOS傳感器中，光在反向p-n結(jié)中產(chǎn)生電流，通過額外的積分和放大器，將此產(chǎn)生的電流轉(zhuǎn)換成電壓信號輸出。CMOS傳感器不需要進(jìn)行電荷轉(zhuǎn)移，因此彌補(bǔ)了CCD傳感器的一些缺點(diǎn)。然而，CCD傳感器必須使用大量的外部晶體管對p-n結(jié)產(chǎn)生的光電流進(jìn)行積分和放大，增大了傳感單元的復(fù)雜度，且損失了有效的傳感面積降低了傳感器的靈敏度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提出一種傳感單元復(fù)雜度低，有效傳感面積大，靈敏度高以及易于組成二維傳感陣列的新型半導(dǎo)體光電傳感器及其制備方法。

本發(fā)明提出的半導(dǎo)體光電傳感器，與現(xiàn)有的CCD和CMOS傳感器不同，它基于不同的工作機(jī)理，對光產(chǎn)生的電荷進(jìn)行積分并進(jìn)行內(nèi)部放大直接輸出高電流。無須進(jìn)行電荷轉(zhuǎn)移，也無須任何額外的外圍部件進(jìn)行電荷積分和信號放大。它基于絕緣層上硅襯底的動態(tài)耦合效應(yīng)和肖特基的源漏接觸。絕緣層上硅中的動態(tài)耦合效應(yīng)由Maryline等人于2006年在絕緣層上硅的普通MOSFET器件中發(fā)現(xiàn)[3]，且將此效應(yīng)用于動態(tài)存儲器中。其基本原理為，器件的背面溝道由于在背柵極電壓的控制下而導(dǎo)通，因此器件輸出高電流。 此時，正柵極在快速的電壓脈沖下，正面的溝道表面來不及產(chǎn)生反型層。由于沒有反型層的屏蔽，施加在正柵極上的電壓形成的電場得以進(jìn)入深層的溝道，從而耗盡掉背面溝道的載流子，從而關(guān)斷器件。而光產(chǎn)生的電子由于電場的作用，會逐漸在溝道表面聚集，重新形成反型層，從而屏蔽柵極電場，使得器件的電流恢復(fù)。曝光劑量的多少，就直接反映在輸出電流的大小上。而在源漏結(jié)使用肖特基接觸，可以直接使用金屬作為源漏而無須重?fù)诫s所需的離子注入和高溫退火，有助于簡化工藝步驟和降低工藝成本。此外，有些半導(dǎo)體不易進(jìn)行重度摻雜而易于形成肖特基結(jié)。

本發(fā)明提出的半導(dǎo)體光電傳感器，基于絕緣層上硅的動態(tài)耦合機(jī)理，其器件結(jié)構(gòu)如圖1所示，包括：不摻雜或是弱摻雜的襯底(1)，埋層氧化層(2)和具有梯形臺面狀的半導(dǎo)體溝道區(qū)(3)，在半導(dǎo)體溝道之上且覆蓋溝道的柵氧化層(4)，部分覆蓋溝道區(qū)域且在溝道中間的正柵極(5)；以及，在左邊的源極區(qū)域（6）和右邊的漏極區(qū)域（7），源極區(qū)域（6）和漏極區(qū)域（7）是與半導(dǎo)體溝道具有良好的肖特基接觸的金屬或者金屬硅化物；器件有四個金屬電極，分別是源極金屬接觸（6），漏極金屬接觸(7)，正柵極金屬接觸(8)和背柵極金屬接觸(9)。

本發(fā)明中，所述基底是基于絕緣層上硅或者建立在絕緣層上的其他半導(dǎo)體，如鍺，鍺硅和氮化鎵等。

本發(fā)明中，所述溝道為不摻雜或者弱摻雜。且溝道的形狀在邊緣具有一定傾角。

本發(fā)明中，所述溝道為不摻雜或者弱摻雜且具有梯形的臺面結(jié)構(gòu)。

本發(fā)明中，所述源漏極為肖特基金屬接觸，覆蓋整個溝道區(qū)域的臺面邊緣。

本發(fā)明中，所述柵極只覆蓋部分溝道，柵極離源極和漏極有一段距離，分別L1 和 L2。 L1和L2大于50nm，且一般L1 = L2，即柵極在溝道的中間。

本發(fā)明提出的半導(dǎo)體光電傳感器的制備方法，具體步驟為：

（1）起始的絕緣層上硅，包括襯底(1)，埋層氧化層(2)和上層半導(dǎo)體(3)；圖1所示；

（2）通過光刻和濕法腐蝕形成具有梯形結(jié)構(gòu)的溝道臺面。硅的<111>晶向相比于其他晶向具有較低的濕法腐蝕速率。因此，腐蝕后的臺面便會形成具有一定傾角的梯形；

（3）淀積一層?xùn)叛趸瘜?4)和正柵極材料，如圖1所示；

（3）光刻并刻蝕以形成正柵極圖形(5)，如圖1所示的；

（4）光刻以打開源漏的窗口，之后刻蝕掉柵氧化層，再淀積金屬以形成源漏極，如圖1(6)和(7)所示；

（5）光刻并淀積金屬接觸以形成正柵（8）和背柵（9）的金屬接觸，如圖1所示。

更加詳細(xì)的工藝步驟如實(shí)施例1所描述。

本發(fā)明半導(dǎo)體光電傳感器的工作機(jī)理是基于絕緣層上硅的動態(tài)耦合效應(yīng)。背柵施加一定電壓后會在溝道的背面形成導(dǎo)電的高載流子層。此時，正柵極在一定的瞬態(tài)電壓偏置下，通過絕緣層上硅的動態(tài)耦合效應(yīng)，將會產(chǎn)生深度耗盡，夾斷背部的導(dǎo)電層。而光產(chǎn)生的載流子會在正柵極下的溝道處聚集，從而隔絕正柵極對于背部導(dǎo)電溝道的耗盡，使得器件能被光觸發(fā)而導(dǎo)通。相較于普通的光電反偏二極管，此器件基于場效應(yīng)管的結(jié)構(gòu)，具有工作電流高和易于組成傳感陣列等優(yōu)點(diǎn)。

附圖說明

圖1為本發(fā)明的半導(dǎo)體光電傳感器的結(jié)構(gòu)圖示。

圖2為本發(fā)明的半導(dǎo)體光電傳感器的制備流程圖示。

圖3為本發(fā)明的半導(dǎo)體光電傳感器的實(shí)施例結(jié)構(gòu)。其中，（a）實(shí)施例2對應(yīng)的器件結(jié)構(gòu)，（b）實(shí)施例3對應(yīng)的器件結(jié)構(gòu)。

具體實(shí)施方式

基于同一工作原理，器件的結(jié)構(gòu)可以不同，具體實(shí)施方式依據(jù)實(shí)施例不同可分為：

實(shí)施例1（對應(yīng)圖1的器件結(jié)構(gòu)和圖2的工藝流程）：

（1）如圖2(a)所示,為起始的絕緣層上硅晶片。其襯底摻雜一般為弱p型摻雜，摻雜濃度在10¹⁵cm^-2 至 10¹⁷cm^-2 之間。其埋層一般為二氧化硅，厚度在10nm至1000nm之間。上層的溝道一般為硅、鍺硅或者氮化鎵等材料。厚度為50nm至1000nm之間；

（2）光刻以形成溝道隔離區(qū)域。之后以光刻膠為掩模，使用濕法腐蝕形成溝道的梯形臺面結(jié)構(gòu)，如圖2(b)所示。以硅來舉例。當(dāng)使用如四甲基氫氧化銨或者氫氧化鉀等腐蝕硅時，硅的<111>晶面腐蝕速率較其它晶面的速率低。因此，腐蝕后硅的側(cè)墻就會與平面方向成一傾角；

（3）淀積一層?xùn)叛趸瘜雍鸵粚诱龞艠O材料，如圖2(c)所示。柵氧化層一般為二氧化硅(SiO2),也可是氮化硅，三氧化二鋁或氧化鉿等材料。厚度一搬為2nm至30nm之間。淀積方式可以是熱氧化，化學(xué)氣相沉積或原子層沉積等方法。正柵極一般為多晶硅，也可是銦錫氧化物（ITO）等透明材料或是鋁等金屬，其厚度可為10nm至200nm；

（4）光刻并打開正柵極圖形的窗口，之后利用光刻膠為掩膜對正柵極進(jìn)行刻蝕以形成柵極的圖形,如圖2(d)所示；刻蝕可選用干法或者濕法方法。干法刻蝕一般使用氟基或者鹵族元素氣體，如SF6，CHF3，HBr或者Cl2等。而濕法腐蝕一般使用TMAH，KOH等溶液；

（5）光刻并打開源漏極圖形的窗口，之后腐蝕掉柵氧化層，以形成源漏的金屬接觸窗口，如圖2(e)所示；刻蝕柵氧化層可選用干法或者濕法方法。干法刻蝕一般使用氟基氣體，如CHF3。而濕法腐蝕一般使用稀釋的氫氟酸溶液；

（6）打開源漏窗口后，淀積源漏的金屬肖特基接觸材料，并使用liftoff 工藝形成源漏的金屬圖形。肖特基的材料可以是鋁，金，白金和鎳等金屬，也可以是鎳硅，鈦硅和白金硅等金屬硅化物。淀積一般使用濺射和蒸發(fā)等物理氣相淀積的方法。最后通過光刻和淀積的方法形成正柵和背部柵極的金屬接觸。金屬接觸的材料一般為鋁，鎳和金等金屬。淀積后需要退火以形成良好的接觸，退火溫度一般為300℃至900℃之間。

實(shí)施例2（對應(yīng)圖3(a)的器件結(jié)構(gòu)圖）

實(shí)施例2與實(shí)施例1類似，區(qū)別在于它在溝道的底部增加了一層p型摻雜的區(qū)域，此區(qū)域摻雜濃度比溝道上部的高，摻雜濃度在10¹⁷cm^-2 至 10¹⁹cm^-2 之間。此段區(qū)域的厚度在10nm至50nm之間。因此，在此實(shí)施例中，背部的導(dǎo)通溝道由此埋層摻雜層形成，而無須背部柵極。有助于減小器件的電極數(shù)目。

實(shí)施例3（對應(yīng)圖3(b)的器件結(jié)構(gòu)圖）

盡管肖特基接觸具有工藝步驟簡單的優(yōu)點(diǎn)，但是它有漏電流較大，開態(tài)電流較小且適合的金屬種類非常局限等缺點(diǎn)。因此，實(shí)施例3與實(shí)施例1和2有較大不同，其主要區(qū)別在于，它使用了源漏摻雜取代了肖特基接觸。在工藝上，與實(shí)施例1不同，本實(shí)施例需在第(6)步時使用離子注入。之后再高溫退火以激活注入雜質(zhì)離子。離子注入一般使用砷或磷，劑量為10¹³cm^-2 至 10¹⁶cm^-2 之間，能量為10keV至300keV之間。離子激活退火溫度一般為900℃至1200℃之間，時間為1微秒至10秒。

參考文選：

1. Keith Fife, Abbas El Gamal and H.-S. Philip Wong, A 0.5p,m Pixel Frame-Transfer CCD Image Sensor in 110nm CMOS, IEEE International Electron Devices Meeting, 2007:1003 – 1006；

2. Ajp Theuwissen, CMOS image sensors: State-of-the-art, Solid State Electronics, 2008, 52(9):1401-1406；

3. M. Bawedin, S. Cristoloveanu, J.G. Yun and D. Flandre, A new memory effect (MSD) in fully depleted SOI MOSFETs, Solid-State Electronics 49 (2005) 1547–1555。