本申請(qǐng)為分案申請(qǐng)，其原申請(qǐng)是2014年6月26日進(jìn)入中國(guó)國(guó)家階段、國(guó)際申請(qǐng)日為2011年12月29日的國(guó)際專利申請(qǐng)pct/us2011/067906，該原申請(qǐng)的中國(guó)國(guó)家申請(qǐng)?zhí)柺?01180075949.2，發(fā)明名稱為“具有罩層的氣隙互連以及形成的方法”。

本發(fā)明通常涉及半導(dǎo)體器件的制造。特別地，本發(fā)明的實(shí)施例涉及具有防止互連材料的擴(kuò)散和電遷移以提高互連可靠性的罩層的氣隙互連。

背景技術(shù)：

隨著微處理器變得更快和更小，集成電路(ic)變得更加復(fù)雜且部件變得更加密集。由發(fā)送和/或接收電信號(hào)所通過的導(dǎo)電跡線和過孔(共同地稱作“互連”)連接ic部件。通過鑲嵌工藝典型地形成互連，由此將導(dǎo)電材料沉積到被蝕刻到半導(dǎo)體襯底中的孔和溝槽中。周圍材料將每個(gè)互連與鄰近的互連電絕緣。然而，襯底材料的電介質(zhì)性質(zhì)能夠使得相鄰的互連之間電容耦合，這增加了芯片功率要求和對(duì)信號(hào)傳輸?shù)母蓴_。

隨著器件尺寸減小，互連尺寸和間距也減小，這導(dǎo)致增大的電流密度和電阻，以及電遷移、電容耦合和rc延遲的較大風(fēng)險(xiǎn)。此外，互連材料可以擴(kuò)散到周圍電介質(zhì)材料中，從而降低電介質(zhì)絕緣能力且導(dǎo)致在相鄰的互連和部件之間產(chǎn)生串?dāng)_。雖然可以通過使用阻擋層密閉互連來控制擴(kuò)散和電遷移，然而附加的阻擋材料可能會(huì)增加互連的電阻和尺寸。

最近的創(chuàng)新通過在鄰近的互連之間并入氣隙來解決電容耦合。空氣具有極低的介電常數(shù)(大約1，相比氧化硅的大約4)，并因此比固體電介質(zhì)材料能更有效地隔離相鄰的互連。

附圖說明

圖1a示出根據(jù)本發(fā)明的實(shí)施例的在氣隙互連上的罩(hood)層的截面圖。

圖1b示出根據(jù)本發(fā)明的實(shí)施例的在氣隙互連上的共形襯層和罩層的截面圖。

圖2a-2n示出根據(jù)本發(fā)明的實(shí)施例的用于形成具有罩層的氣隙互連的方法。

圖3a示出根據(jù)本發(fā)明的實(shí)施例的在兩個(gè)互連之間的溝槽的截面圖，其中已將阻擋層從與溝槽相鄰的互連側(cè)壁完全移除。

圖3b示出根據(jù)本發(fā)明的實(shí)施例的在互連上形成的罩層的截面圖，其中罩層覆蓋相鄰的互連的整個(gè)側(cè)表面。

圖3c示出根據(jù)本發(fā)明的實(shí)施例的圖3b所示的罩層具有被增加以封閉在相鄰的互連之間的氣隙的附加層的截面圖。

圖4a示出根據(jù)本發(fā)明的實(shí)施例的在罩層之上和氣隙內(nèi)形成的共形襯層的截面圖。

圖4b示出根據(jù)本發(fā)明的實(shí)施例的在具有罩層和共形襯層的氣隙互連之上形成的附加電介質(zhì)層的截面圖。

圖5示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的計(jì)算設(shè)備。

具體實(shí)施方式

描述了用于集成電路中的具有罩層的氣隙互連結(jié)構(gòu)和用于形成這種具有罩層的氣隙互連的過程。已經(jīng)針對(duì)具體細(xì)節(jié)描述了本發(fā)明的實(shí)施例以提供對(duì)本發(fā)明的徹底的理解。本領(lǐng)域技術(shù)人員將理解，可以在沒有這些具體細(xì)節(jié)的情況下來實(shí)踐本發(fā)明。在其它實(shí)例中，并沒有詳細(xì)描述公知的半導(dǎo)體工藝和裝備，以便不會(huì)不必要地使本發(fā)明不清楚。此外，圖中示出的不同實(shí)施例是說明性的表示而不一定按比例繪制。

本文中公開了具有罩層的氣隙互連結(jié)構(gòu)和用于形成具有罩層的這種氣隙互連的方法。必須通過一個(gè)或多個(gè)阻擋層密封互連表面來防止互連材料擴(kuò)散到鄰接的電介質(zhì)層和器件層中，防止由于電流而導(dǎo)致的互連材料的電遷移，以及防止互連材料的氧化，所有的這些均可能引起器件故障。此外，氣隙用于通過使用具有非常低的介電常數(shù)(k＝～1)的空氣來代替電介質(zhì)材料(k＝～4)以減小相鄰的互連之間的電容耦合。為了形成氣隙，圖案化硬掩膜以暴露出相鄰的互連之間的電介質(zhì)表面，且將電介質(zhì)材料蝕刻掉以產(chǎn)生溝槽。蝕刻工藝也可能移除阻擋層的部分，從而暴露互連表面。為了在蝕刻之后重新密封互連，在互連的暴露表面上選擇性地沉積罩層。罩層覆蓋互連的頂表面的一部分和互連的與溝槽相鄰的側(cè)表面的一部分，且通過防止擴(kuò)散、電遷移和氧化來提高器件可靠性。在整個(gè)互連結(jié)構(gòu)之上均厚沉積間隙密封電介質(zhì)層，從而在溝槽上面收縮(pinchoff)，以密封溝槽來形成氣隙。

本發(fā)明的另一實(shí)施例還包括共形襯層，其通過密封硬掩膜/罩層和罩層/阻擋層的界面來提供防止互連材料擴(kuò)散到周圍電介質(zhì)材料中的額外保護(hù)。共形襯層是非選擇性的且共形地沉積在硬掩膜、罩層和限定溝槽的內(nèi)部的其它表面之上。在溝槽暴露出在互連上的阻擋層的一部分的實(shí)施例中，共形襯層覆蓋阻擋層表面以防止氧化。附加的共形襯層還可以提高氣隙互連的可靠性。

圖1a-1b示出根據(jù)本發(fā)明的實(shí)施例的在襯底上的氣隙互連結(jié)構(gòu)。氣隙互連可以是包含用于形成集成電路的多級(jí)器件的結(jié)構(gòu)的一部分。氣隙互連用于通過集成電路的不同級(jí)連接有源和無源器件。應(yīng)當(dāng)理解，包括氣隙互連結(jié)構(gòu)的集成電路還將包括在包含氣隙互連結(jié)構(gòu)的層上面或下面的附加層。然而，為了討論的目的，只在圖中示出了氣隙互連結(jié)構(gòu)。

在圖1a中示出了根據(jù)本發(fā)明的實(shí)施例的氣隙互連結(jié)構(gòu)100，其中氣隙104設(shè)置在相鄰的互連102a之間，以減小互連經(jīng)受的電容耦合。在實(shí)施例中，通過罩層105覆蓋互連102a的頂表面116和側(cè)表面117的一部分，以防止互連材料的擴(kuò)散到周圍電介質(zhì)材料中、防止互連材料的電遷移、以及防止互連表面的氧化。一些互連102具有連接到集成電路的下層的過孔，例如過孔140。將互連102b與相鄰的互連間隔開足夠遠(yuǎn)，這種互連將不會(huì)從由于氣隙的分隔而巨大獲益。氣隙互連結(jié)構(gòu)100還包括由襯底118支撐的電介質(zhì)101，在電介質(zhì)101中形成互連102。附加的金屬層可以形成在襯底118上，位于電介質(zhì)101之上或之下。

通過罩層105、阻擋層109和硬掩膜103來密閉互連102a，以防止互連材料擴(kuò)散到鄰接的材料和元件中、以防止互連材料的電遷移、以及防止互連表面的氧化。硬掩膜103覆蓋電介質(zhì)101的頂表面和互連102a的頂表面116的一部分。在實(shí)施例中，罩層105形成在暴露于硬掩膜103和阻擋層109之間的互連表面上。在實(shí)施例中，罩層105覆蓋互連102a的兩個(gè)表面的一部分，例如，頂表面116和側(cè)表面117。在另一實(shí)施例中，罩層105覆蓋互連102a的三個(gè)表面的一部分，例如兩個(gè)側(cè)表面117和頂表面116。在實(shí)施例中，罩層105提供所有要求的保護(hù)，以防止形成罩層105所在的表面的互連材料的擴(kuò)散和電遷移。

在實(shí)施例中，已經(jīng)選擇性地在互連102a的暴露表面上形成罩層105，以提高互連的可靠性。罩層105可以是能夠被化學(xué)鍍的任意材料。罩層105也可以是能夠防止互連102a中的材料擴(kuò)散、電遷移和/或氧化的任意材料。在本發(fā)明的實(shí)施例中，罩層105是鈷或鈷合金，例如但不限于鎢鈷合金、鈷鎢磷化物或鈷硼磷化物。罩層105具有足以防止互連材料的擴(kuò)散和電遷移的均勻厚度，但足夠薄以不過度地增加互連102a的電容。罩層的厚度通?？尚∮?0nm，且更典型地是從5-15nm。在實(shí)施例中，罩層105的厚度是10nm。

氣隙104位于相鄰的互連102a之間，該相鄰的互連102a緊密間隔開且因此由極低的k材料的分隔而獲益。根據(jù)本發(fā)明的實(shí)施例，氣隙104填充有低介電常數(shù)(k＝～1)的空氣，以減小相鄰的互連之間的電容耦合。在另一實(shí)施例中，氣隙104填充有介電常數(shù)大約為1的氣體。

在實(shí)施例中，如圖1a所示，氣隙104延伸到互連102a的底表面以下。在另一實(shí)施例中，氣隙104延伸到互連102a之間的深度120。氣隙104的寬度可以典型地從40到100nm，而氣隙104的深度可以從50到200nm的范圍。氣隙可用于間距小于160nm的互連。

在本發(fā)明的實(shí)施例中，沒有電介質(zhì)材料做襯的氣隙104。如圖1a所示，在特定實(shí)施例中，阻擋層103和罩層105是在從氣隙與互連之間僅有的材料層。在另一特定實(shí)施例中，罩層105是將互連與氣隙分隔的唯一材料。

在實(shí)施例中，間隙密封電介質(zhì)層107覆蓋電介質(zhì)101、硬掩膜103和罩層105的頂表面，并還限定和密封氣隙104的頂部。間隙密封電介質(zhì)層107可以是能夠是非共形地沉積的任意電介質(zhì)材料，例如通常介電常數(shù)在2至4的范圍內(nèi)的氧化硅、碳摻雜氧化硅和多孔碳摻雜氧化硅。在實(shí)施例中，間隙密封電介質(zhì)層用于形成互連或器件的下一級(jí)。

在另一實(shí)施例中，附加的體中間層電介質(zhì)(ild)108覆蓋間隙密封電介質(zhì)層107，以在示出的互連層和任意上部或下部的器件層之間提供額外的絕緣。在實(shí)施例中，體ild108的介電常數(shù)低于間隙密封電介質(zhì)層107的介電常數(shù)?？梢杂蛇m合于減輕在隨后形成的器件層之間的串?dāng)_的任意材料(例如，包括碳摻雜氧化物、多孔電介質(zhì)、氟摻雜氧化物等的低k材料)來形成體ild108。此外，體ild108可以用于形成互連或器件的下一級(jí)。

圖1b示出本發(fā)明的另一實(shí)施例的截面圖，其中共形襯層106可選地還通過提供防止互連材料的擴(kuò)散和電遷移的附加保護(hù)來提高互連可靠性。在實(shí)施例中，共形襯層106在罩層/硬掩膜界面121之上和罩層/阻擋層界面122之上形成連續(xù)的密封。在實(shí)施例中，共形襯層106與硬掩膜103和罩層105的表面、阻擋層109的在氣隙104中暴露的任意部分、以及電介質(zhì)101在相鄰的互連102a之間暴露的任意部分共形(conform)。在本發(fā)明的實(shí)施例中，共形襯層106具有足以在罩層/硬掩膜界面121或罩層/阻擋層界面122之上產(chǎn)生氣密封的材料和厚度。在實(shí)施例中，共形襯層106是與硬掩膜103相同的材料。在另一實(shí)施例中，共形襯層106是與硬掩膜103不同的材料。共形襯層106在實(shí)施例中是sinc。在另一實(shí)施例中，共形襯層106是sin或sic或al2o3。在實(shí)施例中，共形襯層106具有足以防止阻擋層109的與氣隙104相鄰的任意部分氧化的材料和厚度。共形襯層106的厚度可以是2-12nm。在實(shí)施例中，共形襯層的厚度是5nm。

圖2a-2n示出用于形成具有罩層的氣隙互連的方法的實(shí)施例。氣隙互連結(jié)構(gòu)可以用于多級(jí)互連結(jié)構(gòu)或微電子機(jī)械系統(tǒng)(mems)中，以將諸如晶體管、電容器、電阻器和電感器的各種有源和無源器件電互連到功能電路中，從而形成集成電路。形成在互連表面上的罩層提高了互連的可靠性。

如圖2a所示，提供了將在其中形成氣隙互連的襯底200。半導(dǎo)體結(jié)構(gòu)可以包括半導(dǎo)體襯底218，例如但不限于單晶硅、鍺、硅鍺和或iii-v族復(fù)合半導(dǎo)體，例如gaas和inp。襯底200也可以包括任何之前形成的金屬化和電介質(zhì)的交替層。

根據(jù)本發(fā)明的實(shí)施例，襯底200也包括電介質(zhì)201。電介質(zhì)201可以是適于充當(dāng)用于多個(gè)氣隙互連的基底的任意材料。在本發(fā)明的實(shí)施例中，電介質(zhì)201是二氧化硅。在可替換實(shí)施例中，電介質(zhì)201可以包括低k電介質(zhì)材料，例如硅酸鹽、碳摻雜氧化物、氟摻雜氧化物、多孔電介質(zhì)材料等?？梢栽谝r底200中通過任意適當(dāng)?shù)墓に?例如鑲嵌、雙鑲嵌或減去方法)形成互連。

在實(shí)施例中，如圖2b-c所示，鑲嵌工藝用于形成互連102，其中多個(gè)溝槽250被蝕刻且填充有導(dǎo)電材料。首先，如圖2b所示，在電介質(zhì)201中在將要形成互連的位置中蝕刻多個(gè)溝槽250。一些溝槽可以具有過孔，以連接到下面的器件或?qū)?。在電介質(zhì)材料中形成溝槽在半導(dǎo)體領(lǐng)域中是公知的，諸如，通過一系列的掩蔽和蝕刻工藝。

接下來，如圖2c所示，在溝槽250的表面上共形地沉積阻擋層209?？梢酝ㄟ^在電介質(zhì)201之上提供共形的或幾乎共形的層的任意適合的技術(shù)(例如物理氣相沉積(pvd)、化學(xué)氣相沉積(cvd)或原子層沉積(ald))來形成阻擋層209。阻擋層209包括適于防止互連內(nèi)的電遷移、防止互連的氧化、在電鍍工藝中提供用于成核的表面、以及防止互連材料擴(kuò)散到周圍部件中的任何材料。在實(shí)施例中，阻擋層209包括鉭、氮化鉭、鈦、氮化鈦、釕或其組合。阻擋層209具有足以防止互連材料擴(kuò)散的從1到25nm的厚度。在實(shí)施例中，阻擋層209的厚度是2nm。

互連202形成在由阻擋層109做襯的溝槽250中?；ミB202包括能夠?qū)щ姷娜我膺m合的材料。在一個(gè)實(shí)施例中，互連202由銅、鋁、銀或其合金組成。可以通過本領(lǐng)域已知的任意適合的工藝(例如電鍍、cvd、pvd)來形成互連202。例如，在鑲嵌工藝中，首先經(jīng)由電鍍或化學(xué)鍍將銅均厚沉積在整個(gè)結(jié)構(gòu)上。拋光掉多余的銅，在溝槽中留下銅以形成互連。如圖2c所示，互連202可以是20-100nm寬以及30-160nm深。在實(shí)施例中，互連202是40nm寬以及80nm深?？梢詫⒒ミB102間隔開16-100nm。在實(shí)施例中，將互連202間隔開40nm。

如圖2d所示的實(shí)施例示出，然后在結(jié)構(gòu)表面之上形成硬掩膜203。硬掩膜203包括適于通過在隨后的蝕刻工藝期間保護(hù)電介質(zhì)201和互連102的下部部分而充當(dāng)蝕刻停止的任意材料。硬掩膜203也可以包括適于通過防止下部互連材料擴(kuò)散和電遷移的起阻擋型層的作用的任意材料。在本發(fā)明的實(shí)施例中，硬掩膜203包括sinc。硬掩膜203具有足以用作蝕刻停止且還防止互連材料擴(kuò)散的從5-20nm厚的厚度。在實(shí)施例中，硬掩膜203的厚度是8nm?？梢酝ㄟ^任意適合的工藝(例如經(jīng)由cvd的均厚沉積)來形成硬掩膜203。

接下來，使用公知的掩蔽和蝕刻技術(shù)，以在將要形成氣隙的電介質(zhì)201上限定硬掩膜203，例如在互連緊密間隔且將從通過非常低的k電介質(zhì)分隔來獲益的區(qū)域中。在圖2e示出的特定實(shí)施例中，光刻堆疊層214形成在硬掩膜203之上。光刻堆疊層214可以包括碳硬掩膜210、抗反射層211、光致抗蝕劑212或本領(lǐng)域已知的其它光刻材料。

在實(shí)施例中，碳硬掩膜210形成在硬掩膜203的表面之上。碳硬掩膜210可以是在用于蝕刻氣隙的蝕刻工藝對(duì)在碳硬掩膜材料之上的電介質(zhì)材料有選擇性的情況下的任意材料，例如多孔無定形碳。碳硬掩膜210具有足以抵擋蝕刻工藝而不暴露下部的電介質(zhì)和互連表面的厚度。在實(shí)施例中，碳硬掩膜210是1000nm厚?？梢酝ㄟ^任意適合的工藝(例如旋壓或cvd)來形成碳硬掩膜210。

抗反射層211形成在碳硬掩膜210的表面之上?？狗瓷鋵?11可以是通過吸收用于光刻法工藝的光的波長(zhǎng)來防止光刻圖案的光散射和失真的任意材料，例如旋壓玻璃材料。在實(shí)施例中，抗反射層211的厚度是350nm。

在實(shí)施例中，光致抗蝕劑212形成在抗反射層211之上。根據(jù)圖2e所示的實(shí)施例，使用公知的掩蔽、曝光和顯影工藝來圖案化光致抗蝕劑212，以限定具有期望氣隙互連的開口230的掩膜。將開口230對(duì)準(zhǔn)在電介質(zhì)201的將被移除以形成期望氣隙的溝槽的部分之上，例如，在將從改善的隔離獲益的密集間隔的互連之間。

接下來，如圖2f所示，與光致抗蝕劑212對(duì)準(zhǔn)地蝕刻抗反射層211以暴露出碳硬掩膜210?？梢允褂萌我膺m合的技術(shù)(例如等離子蝕刻)蝕刻抗反射層211。在圖2g中，根據(jù)本發(fā)明的實(shí)施例，與抗反射層211對(duì)準(zhǔn)地蝕刻碳硬掩膜210，以暴露出硬掩膜203?？梢酝ㄟ^干法等離子蝕刻、利用氧基化學(xué)物質(zhì)來蝕刻碳硬掩膜210。

在圖2h示出的實(shí)施例中，與由碳硬掩膜210限定的開口230對(duì)準(zhǔn)地蝕刻抗反射層211、硬掩膜203和電介質(zhì)201。移除電介質(zhì)201的一部分，以在相鄰的互連202之間形成溝槽215。溝槽215的深度可以是從35到200nm，通常與用于該層的互連的間距成比例。在實(shí)施例中，如圖2h所示，溝槽215延伸到互連202的底表面以下。在另一實(shí)施例中，如圖2h中的虛線所示，溝槽215延伸到互連202之間的深度220處。

使用本領(lǐng)域已知的任意適當(dāng)?shù)幕瘜W(xué)特性(例如氟基化學(xué)特性)來蝕刻溝槽215。蝕刻工藝移除阻擋層209的至少一部分，以暴露出互連202的側(cè)表面217的至少一部分。改變蝕刻化學(xué)特性可控制阻擋層209被蝕刻的量。在實(shí)施例中，諸如cxhyfz的蝕刻深度化學(xué)特性當(dāng)其蝕刻電介質(zhì)201來形成溝槽215時(shí)在阻擋層209上沉積聚合物層。聚合物層保護(hù)阻擋層209的一部分免受蝕刻工藝的化學(xué)成分。在實(shí)施例中，如圖2h所示，蝕刻工藝的濺射成分移除阻擋層209的一部分且可以斜切互連202的頂角。

根據(jù)本發(fā)明的實(shí)施例，如圖2i所示，然后移除碳硬掩膜210的剩余物。在實(shí)施例中，通過灰化工藝移除碳硬掩膜210。在本發(fā)明的實(shí)施例中，不移除下層的硬掩膜203。如適用，可以對(duì)結(jié)構(gòu)進(jìn)行清潔，以移除包括在溝槽側(cè)壁上形成的任意聚合物的蝕刻殘留物。

接下來，如圖2j所示，在蝕刻溝槽215之后，形成罩層205來重新密封互連表面。在實(shí)施例中，在互連202的不止一個(gè)表面上選擇性地形成罩層205，來防止互連材料的擴(kuò)散、電遷移和氧化。在實(shí)施例中，在互連202的頂表面216和側(cè)表面217的暴露部分上選擇性地形成罩層205。在實(shí)施例中，通過化學(xué)鍍選擇性地形成罩層205，其中將該結(jié)構(gòu)放置到化學(xué)鍍液中。選擇無電鍍的化學(xué)鍍，以在暴露的互連表面上但不在硬掩膜203、阻擋層209或電介質(zhì)201的暴露表面上沉積均勻厚度的罩材料層。

罩層205可以是能夠被化學(xué)鍍的任意材料。罩層205還可以是能夠防止互連材料的擴(kuò)散和電遷移的任意材料。用于罩層205的材料還可以是耐氧化且防止下部的互連202的氧化的任意材料。在本發(fā)明的實(shí)施例中，罩層205是鈷或鈷合金，例如但不限制于鈷鎢合金、鈷鎢磷化物或鈷硼磷化物。罩層205具有足以防止互連材料擴(kuò)散和電遷移的均勻厚度，但足夠薄以不過度地增加互連202的電阻。在實(shí)施例中，罩層205比阻擋層209厚。罩層205的厚度可以從5-15nm。在實(shí)施例中，罩層205的厚度是10nm。

接下來，如圖2k所示，間隙密封電介質(zhì)層207被均厚沉積在硬掩膜203和罩層205的頂表面、以及密封氣隙204上。間隙密封電介質(zhì)層207可以由能夠在該結(jié)構(gòu)的表面上非共性地形成的任意材料組成，使得該材料在溝槽215上面收縮。在本發(fā)明的實(shí)施例中，間隙密封電介質(zhì)層207包括二氧化硅。在可替換的實(shí)施例中，間隙密封電介質(zhì)層207包括氮化硅、硅酸鹽、碳摻雜氧化物、氟摻雜氧化物、多孔電介質(zhì)材料等。間隙密封電介質(zhì)層207的厚度可以是80至300nm。在實(shí)施例中，間隙密封電介質(zhì)層207的厚度是160nm?？梢酝ㄟ^本領(lǐng)域已知的足以形成電介質(zhì)層而不填充溝槽的任意方法來形成間隙密封電介質(zhì)層207。

根據(jù)圖2l示出的本發(fā)明的實(shí)施例，在間隙密封電介質(zhì)層207之上可選地形成犧牲的光吸收材料(slam)層213，以使結(jié)構(gòu)的表面平坦化。slam層213和間隙密封電介質(zhì)層207的一部分受到如圖2m所示的覆蓋蝕刻?？梢允褂迷诒绢I(lǐng)域已知的足以使結(jié)構(gòu)表面平坦化的任意蝕刻工藝，例如但不限于非選擇性的干法蝕刻工藝。

可以在間隙密封電介質(zhì)207之上形成體ild208，根據(jù)需要來電隔離位于所示的層上面或下面的器件層。體ild208可以由適于減輕在互連202和隨后形成的器件層之間的串?dāng)_的任意材料形成。在本發(fā)明的實(shí)施例中，體ild208是二氧化硅。在可替換的實(shí)施例中，體ild208包括二氧化硅、氮化硅、硅酸鹽、碳摻雜氧化物、氟摻雜氧化物、多孔電介質(zhì)材料等。可以通過任意適合的方法(例如cvd)來形成體ild208。

在圖3a-c示出的本發(fā)明的另一實(shí)施例中，罩層305形成在互連302的整個(gè)側(cè)表面317上。圖3a示出例如由上述的關(guān)于圖2a-2i的工藝所制備的結(jié)構(gòu)，其包括襯底318、電介質(zhì)301、硬掩膜303和互連302，該互連302可以具有過孔340。在圖3a示出的實(shí)施例中，已經(jīng)使用將所有或基本所有的阻擋層309從側(cè)表面317移除的蝕刻工藝和蝕刻化學(xué)特性來蝕刻溝槽315?？梢酝ㄟ^諸如nf3的氟基蝕刻來蝕刻溝槽315，其不在蝕刻表面上形成保護(hù)性聚合物層，且因此可以完全或幾乎完全蝕刻阻擋層309，從而暴露出互連302的下部側(cè)表面317。在實(shí)施例中，如圖3a所示，蝕刻工藝的濺射成分可以斜切互連302的與溝槽315相鄰的頂角。

接下來，如圖3b所示，在頂表面316的一部分和全部側(cè)表面317上選擇性地沉積罩層105。在實(shí)施例中，如以上關(guān)于圖2j所描述的那樣，使用化學(xué)鍍沉積罩層305。在圖3c示出的實(shí)施例中，可以如以上關(guān)于圖2k所描述而形成的那樣，通過間隙密封電介質(zhì)層307來密封氣隙305?？梢匀缫陨详P(guān)于圖2l-2n所描述的那樣，在間隙密封電介質(zhì)層307上形成體ild308。

圖4a-4b示出本發(fā)明的另一實(shí)施例，如以上關(guān)于圖1b所描述的那樣，其中在結(jié)構(gòu)表面之上和溝槽415內(nèi)共形地沉積共形襯層406，以防止互連材料穿過硬掩膜/罩層界面421和通過罩層/阻擋層界面422的擴(kuò)散。在圖4a中，共形襯層沉積在例如如以上關(guān)于圖2a-2j所描述而形成的結(jié)構(gòu)之上，并且該結(jié)構(gòu)包括襯底418、電介質(zhì)401、硬掩膜403和互連402，該互連402可以具有過孔440。可以通過產(chǎn)生與結(jié)構(gòu)400的暴露表面共形或幾乎共形的的層的任意適合的技術(shù)(例如ald或cvd)來形成共形襯層406。

接下來，如圖4b所示，可以在共形襯層406之上形成間隙密封層407和體ild408。根據(jù)本發(fā)明的實(shí)施例，間隙密封電介質(zhì)層407密封由共形襯層406限定的溝槽的頂部，來形成氣隙404。用于形成間隙密封電介質(zhì)層407和體ild408的材料和過程如以上關(guān)于圖1a-1b和2k-2n所討論的那樣。

圖5示出根據(jù)本發(fā)明的一個(gè)實(shí)現(xiàn)方式的計(jì)算設(shè)備500。計(jì)算設(shè)備500容納板502。板502可以包括多種部件，包括但不限于處理器504和至少一個(gè)通信芯片506。處理器504物理和電氣地耦合到板502。在一些實(shí)現(xiàn)方式中，至少一個(gè)通信芯片506也物理和電氣地耦合到板502。在另外的實(shí)現(xiàn)方式中，通信芯片506是處理器504的一部分。

根據(jù)其應(yīng)用，計(jì)算設(shè)備500可以包括可以或可以不物理和電氣地耦合到板502的其它部件。這些其它部件包括但不限于易失性存儲(chǔ)器(例如，dram)、非易失性存儲(chǔ)器(例如，rom)、閃存、圖形處理器、數(shù)字信號(hào)處理器、密碼處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編碼譯碼器、視頻編碼譯碼器、功率放大器、全球定位系統(tǒng)(gps)設(shè)備、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、相機(jī)和大容量存儲(chǔ)設(shè)備(諸如硬盤驅(qū)動(dòng)器、光盤(cd)、數(shù)字通用光盤(dvd)等)。

通信芯片506能夠?qū)崿F(xiàn)用于數(shù)據(jù)往返計(jì)算設(shè)備500的傳輸?shù)臒o線通信。術(shù)語(yǔ)“無線”及其派生詞可用于描述可通過使用經(jīng)由非固體介質(zhì)的經(jīng)調(diào)制電磁輻射來通信數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信通道等。該術(shù)語(yǔ)并不暗示相關(guān)的設(shè)備不包含任何電線，雖然在一些實(shí)施例中它們可以不包含電線。通信芯片506可實(shí)現(xiàn)多種無線標(biāo)準(zhǔn)或協(xié)議中的任一個(gè)，包括但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、長(zhǎng)期演進(jìn)(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、藍(lán)牙、其派生物以及被指定為3g、4g、5g和更高代的任何其它無線協(xié)議。計(jì)算設(shè)備500可以包括多個(gè)通信芯片506。例如，第一通信芯片506可專用于較短距離無線通信，例如wi-fi和藍(lán)牙，而第二通信芯片506可專用于較長(zhǎng)距離的無線通信，例如gps、edge、gprs、cdma、wimax、lte、ev-do等。

計(jì)算設(shè)備500的處理器504包括封裝在處理器504內(nèi)的集成電路管芯。在本發(fā)明的一些實(shí)現(xiàn)方式中，處理器的集成電路管芯包括根據(jù)本發(fā)明的實(shí)現(xiàn)方式的一個(gè)或多個(gè)具有罩層的氣隙互連。術(shù)語(yǔ)“處理器”可以指處理來自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)以將該電子數(shù)據(jù)轉(zhuǎn)換成可存儲(chǔ)在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何設(shè)備或設(shè)備的部分。

通信芯片506還包括封裝在通信芯片506內(nèi)的集成電路管芯。根據(jù)本發(fā)明的另一實(shí)現(xiàn)方式，通信芯片的集成電路管芯包括根據(jù)本發(fā)明的實(shí)現(xiàn)方式的一個(gè)或多個(gè)具有罩層的氣隙互連。

在另外的實(shí)現(xiàn)方式中，容納在計(jì)算設(shè)備500內(nèi)的另一部件可以包含集成電路管芯，其包括根據(jù)本發(fā)明的實(shí)現(xiàn)方式的一個(gè)或多個(gè)具有罩層的氣隙互連。

在不同實(shí)現(xiàn)方式中，計(jì)算設(shè)備500可以是膝上型計(jì)算機(jī)、上網(wǎng)本計(jì)算機(jī)、筆記本計(jì)算機(jī)、超級(jí)筆記本、智能電話、平板計(jì)算機(jī)、個(gè)人數(shù)字助理(pda)、超移動(dòng)pc、移動(dòng)電話、桌上型計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描儀、監(jiān)視器、機(jī)頂盒、娛樂控制單元、數(shù)碼相機(jī)、便攜式音樂播放器或數(shù)字視頻記錄器。在另外的實(shí)現(xiàn)方式中，計(jì)算設(shè)備500可以是處理數(shù)據(jù)的任何其它電子設(shè)備。