本公開總體上涉及一種集成電路器件制造中的電子和空穴遷移率，并且更具體地涉及一種用于電子和空穴遷移率增強的雙鰭集成。

背景技術(shù)：

在固體物理中，電子遷移率表征了在被電場拉動時電子可以多快速地移動穿過金屬或者半導(dǎo)體。在半導(dǎo)體中，對于空穴存在類似的量，稱為空穴遷移率。術(shù)語載流子遷移率通常是指半導(dǎo)體中的電子和空穴遷移率兩者。

電子和空穴遷移率是在施加的電場之下的帶電粒子的電學(xué)遷移率的特殊情況。例如，在電場e施加到一塊材料上時，電子通過以稱為漂移速度的平均速度移動來響應(yīng)。

電導(dǎo)率正比于遷移率與載流子濃度的乘積。例如，相同的電導(dǎo)率可以來自具有對于每個的高遷移率的少量的電子或者具有對于每個的小遷移率的大量電子。對于半導(dǎo)體，根據(jù)存在具有低遷移率的許多電子還是具有高遷移率的少量電子，晶體管和其他器件的行為可能非常不同。因此，遷移率是對于半導(dǎo)體材料非常重要的參數(shù)。幾乎總是，當(dāng)其他情況相同時，更高的遷移率導(dǎo)致更好的器件性能。

因此，本領(lǐng)域存在改善上述行為的需求。

技術(shù)實現(xiàn)要素：

實施例包括形成半導(dǎo)體器件的方法。該方法包括在硬掩模層之上形成多個犧牲芯棒，其中硬掩模層設(shè)置在半導(dǎo)體層之上，在多個犧牲芯棒的側(cè)壁上形成多個間隔體，移除多個犧牲心軸以留下多個間隔體，以及進行掩模工藝以留下暴露的多個間隔體的第一組，多個間隔體的第二組被保護。響應(yīng)于掩模工藝，進行第一鰭蝕刻工藝，以使用多個間隔體的第一組在半導(dǎo)體層中形成鰭的第一組，其中鰭的第一組具有垂直的側(cè)壁輪廓。進行另一個掩模工藝以留下暴露的多個間隔體的第二組，多個間隔體的第一組和鰭的第一組被保護。響應(yīng)于其他掩模工藝，進行第二鰭蝕刻工藝，以使用多個間隔體的第二組在半導(dǎo)體層中形成鰭的第二組，其中鰭的第二組具有梯形的側(cè)壁輪廓。

實施例包括形成半導(dǎo)體器件的方法。該方法包括在基板上形成梯形形狀的鰭，其中梯形形狀的鰭的梯形形狀增強電子遷移率，以及在基板上形成垂直形狀的鰭。垂直形狀的鰭的筆直的垂直形狀增強空穴遷移率，并且梯形形狀的鰭具有比垂直形狀的鰭更大的基部。集成電路由梯形形狀的鰭和垂直形狀的鰭形成。

實施例包括半導(dǎo)體器件。在基板上形成梯形形狀的鰭，其中梯形形狀的鰭的梯形形狀增強電子遷移率。在基板上形成垂直形狀的鰭，其中垂直形狀的鰭的筆直的垂直形狀增強空穴遷移率。梯形形狀的鰭具有比垂直形狀的鰭更大的基部。梯形形狀的鰭和垂直形狀的鰭作為集成電路中的元件一起形成。

通過本文所描述的技術(shù)，實現(xiàn)附加的特征和優(yōu)點。其他實施例和方面在本文詳細(xì)描述。為了更好地理解，參照說明書和附圖。

附圖說明

現(xiàn)在將參考優(yōu)選的實施例，僅以示例性方式描述本發(fā)明，如以下附圖所圖示：

圖1圖示了根據(jù)現(xiàn)有技術(shù)的鰭場效應(yīng)晶體管(finfet)器件的示例，并且其中可以實現(xiàn)本發(fā)明的優(yōu)選的實施例；

圖2圖示了根據(jù)本發(fā)明的優(yōu)選的實施例的鰭結(jié)構(gòu)的示例；

圖3a到3j一起圖示了根據(jù)本發(fā)明的優(yōu)選的實施例的制造用于電子和空穴遷移率增強的雙鰭集成結(jié)構(gòu)的工藝流程，其中：

圖3a圖示了沉積在基板上的鰭材料層的層，和沉積在鰭材料上的鰭硬掩模，連同沉積在鰭硬掩模上的間隔體和犧牲層；

圖3b圖示了移除犧牲層以留下自支(freestanding)間隔體；

圖3c圖示了在為nfet指定的區(qū)域之上沉積掩模；

圖3d圖示了蝕刻以獲得垂直的鰭側(cè)壁，同時保持對指定的nfet區(qū)域的保護；

圖3e圖示了從指定的nfet區(qū)域移除掩模；

圖3f圖示了在為pfet指定的區(qū)域之上沉積掩模；

圖3g圖示了蝕刻以獲得漸縮的鰭側(cè)壁，同時保持對指定的pfet區(qū)域的保護；

圖3h圖示了從指定的pfet區(qū)域移除掩模；

圖3i圖示了從垂直的鰭和漸縮的鰭的頂部上移除鰭硬掩模；以及

圖3j圖示了在垂直的鰭和漸縮的鰭兩者之上沉積柵極氧化物和柵極；

圖4圖示了根據(jù)本發(fā)明的優(yōu)選的實施例的漸縮的鰭的進一步的細(xì)節(jié)。

圖5a和5b圖示了根據(jù)本發(fā)明的優(yōu)選的實施例的形成具有用于電子和空穴遷移率增強的雙鰭集成的半導(dǎo)體器件的方法。

圖6圖示了根據(jù)本發(fā)明的優(yōu)選的實施例的形成具有用于電子和空穴遷移率增強的雙鰭集成的半導(dǎo)體器件的方法；以及

圖7圖示了根據(jù)現(xiàn)有技術(shù)的具有能力的計算機的示例，并且在其中可以實現(xiàn)本發(fā)明的優(yōu)選的實施例。

在所公開的實施例的附圖和以下詳細(xì)的描述中，附圖中圖示的各種元件提供有三位或四位附圖標(biāo)記。每個附圖標(biāo)記最左邊的(一個或多個)位對應(yīng)于該元件第一次被圖示的圖。

具體實施方式

盡管平面場效應(yīng)晶體管(fet)可能似乎已經(jīng)達(dá)到其可擴展的壽命的盡頭，但是半導(dǎo)體工業(yè)已經(jīng)找到了采用finfet的替代方法。finfet技術(shù)被許多人視為下一代先進工藝的最佳選擇。

采用先進的幾何平面fet技術(shù)(諸如20納米(nm))，源極和漏極侵入溝道，使得漏電流更容易在它們之間流動，并且使得非常難以完全關(guān)閉晶體管。finfet是在基板上升起并且類似鰭的三維結(jié)構(gòu)，由此得名。圖1圖示了finfet器件100的一個示例。鰭10可以形成在基板50上。鰭10形成源極20和漏極25(在相對的端部上)，對于相同區(qū)域有效地提供比平面晶體管更多體積。柵極30環(huán)繞鰭10，在器件在“關(guān)閉”狀態(tài)時，提供更好的溝道控制并且允許非常少量的電流通過主體泄露。進而，這使更低的閾值電壓的使用成為可能，并且導(dǎo)致與平面晶體管相比更好的性能和功率。

圖2圖示了示例性鰭結(jié)構(gòu)200。在finfet中，鰭的(z方向)高度(hfin)是對于每英寸的總有效電流(ieff)的大旋鈕(greatknob)(可變，variable)，因為weff＝2hfin+dfin。dfin是在y方向上的寬度。weff是有效溝道寬度。為了解釋的目的，假設(shè)電流在箭頭205、210、215的方向上(例如，在x方向上)移動，即使電子和空穴(電子的缺失)可以在相反的方向上移動。電流沿著鰭200的外表面流動。

鰭取向是非常有密切關(guān)系的，因為載流子遷移率通常是各向異性的(在各個方向上不相同)。例如，電子遷移率在(100)平面((100)平面等于(001)平面)上最高。(100)平面(即，x-y平面)具有在-x方向內(nèi)的電流箭頭205。電子遷移率(電流的流動)在表示為在電流箭頭205中的流動的(100)平面中最高，但是空穴遷移率最低。(100)平面(x-y平面)是鰭200中的具有寬度“d”的頂部表面。

相反地，(110)平面中的空穴遷移率最大，但是電子遷移率最低。(110)平面(即，x-z平面)具有在-x方向上的電流210?？昭ㄟw移率(電流的流動)在表示為電流箭頭210中的流動的(110)平面中最高。(110)平面(x-z平面)是鰭200中的具有高度“a”的垂直側(cè)壁。

另外，鰭結(jié)構(gòu)200在基部處具有成角度的足。成角度的足以角度φ向外延伸。成角度的足產(chǎn)生示出電流箭頭215的過渡平面。成角度的足的過渡平面中，電子遷移率和空穴遷移率既不是最高的也不是最低的，而是在之間。

在絕緣體上硅(soi)finfet中，平面(110)通常作為基板以提高空穴遷移率，因為電子遷移率本征地大于空穴遷移率。電子在負(fù)溝道場效應(yīng)晶體管(nfet)中是多數(shù)載流子，同時空穴在正溝道場效應(yīng)晶體管(pfet)中是多數(shù)載流子。在確定鰭的尺寸時，在增加鰭的空穴遷移率還是增加電子遷移率之間存在折衷。

根據(jù)實施例，公開了新穎的雙鰭輪廓集成，以有益地使用對電子和空穴遷移率兩者都有利的平面。圖3a到3j一起圖示了根據(jù)實施例的制造用于電子和空穴遷移率增強的雙鰭集成結(jié)構(gòu)的工藝流程。圖3a圖示了基板300，該基板300具有沉積在基板300上的鰭材料層302的層。鰭硬掩模304沉積在鰭材料層302上。

為了準(zhǔn)備圖案化(將來的)鰭并且限定鰭的節(jié)距(pitch)，進行間隔體光刻。間隔體光刻可以包括側(cè)壁像轉(zhuǎn)印(sit)。犧牲層306的塊(芯棒)由層沉積、圖案化和蝕刻形成，并且間隔體308(sit間隔體)在芯棒306的側(cè)壁表面上形成?？梢酝ㄟ^例如芯棒304和芯棒306上的毯式沉積(blanketdeposition)以及之后的通過各向異性(方向性)蝕刻以移除間隔體層材料的水平設(shè)置的表面來形成間隔體層308。

基板300可以是諸如絕緣體的材料。鰭材料302可以是硅、鍺等。鰭材料302的厚度確定了(正在制造的)鰭的高度。鰭硬掩模304可以是氧化物，諸如二氧化硅或者氧化鍺。另外，鰭硬掩模304可以是氮化物。在鰭硬掩模304是氧化物時，間隔體308可以是氮化物，并且在鰭硬掩模304是氮化物時，間隔體308可以是氧化物。犧牲層306可以是多晶硅材料。間隔體308的寬度確定了鰭的寬度(正在為垂直的鰭和漸縮的鰭的頂部寬度制造)。

在圖3b中，移除犧牲層306以留下自支間隔體308。四個自支間隔體308的區(qū)域限定了鰭的狀況。為構(gòu)建nfet指定兩個左邊的間隔體308，并且為構(gòu)建pfet指定兩個右邊的間隔體。間隔體308的位置確定了將來的鰭的位置。間隔體308用于(同時形成的)pfet和nfet兩者。間隔體308的規(guī)格(高度和寬度)可以對于pfet和nfet兩者的鰭是相同的。

每個間隔體308的間隔體寬度313實質(zhì)上相等。間隔體寬度313可以包含6-10nm的范圍。間隔體中的每一個之間的節(jié)距311實質(zhì)上相等。節(jié)距311可以是，例如，21nm-32nm。

圖3c圖示了掩模310沉積在兩個左邊的間隔體308(為nfet所指定的)之上并且沉積在鰭硬掩模304的左邊部分之上，以保護兩個左邊的間隔體308和鰭硬掩模304的左邊部分。此外，在發(fā)生蝕刻以準(zhǔn)備pfet的鰭之前，掩模310保護為nfet指定的區(qū)域。

圖3d圖示了諸如反應(yīng)離子蝕刻rie的蝕刻，以移除不緊貼在兩個右側(cè)的間隔體308之下的鰭硬掩模304和鰭材料302。指定的pfet區(qū)域中的蝕刻形成pfet的筆直的鰭側(cè)壁(110)平面，同時保持對指定的nfet區(qū)域的保護。微調(diào)可以是干法蝕刻的蝕刻和時間，以獲得兩個垂直的輪廓鰭315。例如，在蝕刻達(dá)到其終止點(例如，在基板300上停止)后，可以微調(diào)過蝕刻時間和角度以獲得垂直的鰭。

在圖3e中，通過例如干法蝕刻移除掩模310。圖3f圖示了掩模320沉積在兩個右邊的間隔體308之上并且沉積在指定的pfet區(qū)域中的硬掩模304之上，以保護兩個右邊的間隔體308和鰭硬掩模304的右邊部分。在這種情況下，在發(fā)生蝕刻以準(zhǔn)備nfet的鰭之前，掩模320保護為pfet指定的區(qū)域。掩模310和320可以是氧化物。

圖3g圖示了蝕刻(例如，rie)，以獲得接近兩個漸縮的鰭325的(100)平面的漸縮的鰭側(cè)壁。微調(diào)蝕刻(例如，干法蝕刻)和時間，以獲得兩個漸縮的鰭325。漸縮的鰭325形成為梯形形狀，并且梯形的底部處的基部比梯形的頂部處的寬度更寬。例如，在蝕刻達(dá)到其終止點(例如，在基板300上停止)后，可以微調(diào)過蝕刻時間的縮短以獲得漸縮的鰭。

圖3h圖示了掩模320從指定的pfet區(qū)域移除。鰭硬掩模304從漸縮的鰭325和垂直的鰭315的頂部上移除。在鰭材料302和鰭硬掩模304的相同的沉積工藝期間/共用鰭材料302和鰭硬掩模304的相同的沉積工藝，漸縮的鰭325和垂直的鰭315可以緊密接近，并且仍然對電子遷移率(nfet)和空穴遷移率(pfet)分別優(yōu)化。漸縮的鰭325和垂直的鰭315之間的間隔“s”可以大致地為18-30nm。

圖3i圖示了鰭硬掩模304從垂直的鰭315和漸縮的鰭325的頂部移除。在圖3i中，雙鰭結(jié)構(gòu)380具有制造為具有增強的nfet的電子遷移率的漸縮的鰭325和制造為具有增強的空穴遷移率的垂直的鰭315兩者。垂直的鰭315和漸縮的鰭325兩者具有高度“h”。漸縮的鰭325的頂部具有與垂直的鰭315相同的寬度“d”。然而，垂直的鰭325的基部具有更寬的基部寬度“bw”。頂部寬度“d”可以是約5或6納米(nm)?；繉挾取癰w”可以是約11或12納米(nm)。此外，基部寬度“bw”設(shè)計為約頂部寬度“d”的兩倍，使得電子遷移率沿著漸縮的平面(如圖4中的漸縮的側(cè)壁所示)改善。高度“h”可以是約30-45nm，或者根據(jù)預(yù)期應(yīng)用的期望。

即使每個間隔體308的間隔體寬度313可以是相等的(或者接近相等的)，并且在每個間隔體308之間的間隔體節(jié)距311是相等的(或者接近相等的)(如圖3b所示)，制造工藝配置為優(yōu)化在漸縮的鰭325中的電子遷移率且優(yōu)化垂直的鰭315中的空穴遷移率(兩者在相同的微處理器上)。

圖3j圖示了柵極堆疊體，柵極堆疊體包含沉積在垂直的鰭315和漸縮的鰭325兩者之上的柵極氧化物層340和柵電極層350，從而形成兩個nfet360和兩個pfet365。蝕刻柵電極層350和柵極氧化物層340(在柵電極層350之下)，以形成如圖3j所示的結(jié)構(gòu)380(使用本領(lǐng)域技術(shù)人員已知的任何技術(shù))。柵極氧化物層340環(huán)繞(頂部和側(cè)部)漸縮的鰭325和垂直輪廓的鰭315，并且如本領(lǐng)域技術(shù)人員所理解的，柵電極層350在柵極氧化物層340的頂部，使得形成nfet360和pfet365。柵電極層350的柵極材料可以包含硅、鍺、金屬、金屬合金及其組合，其采用摻雜劑摻雜以導(dǎo)電。柵極氧化物層340可以是高k電介質(zhì)，例如，諸如氧化鉿的薄層。

盡管圖3a到3j示出了在形成nfet的漸縮(梯形)的鰭325之前構(gòu)建pfet的垂直輪廓的鰭，實施例不意味限制于這種順序。在一個實施例中，可以在pfet的垂直輪廓的鰭315之前形成nfet的漸縮(梯形)的鰭325。

圖4圖示了根據(jù)實施例的漸縮的鰭325的其他細(xì)節(jié)。如圖2所討論的，在(100)平面(x-y平面)中的電子遷移率是最高的，其對應(yīng)于電流205。漸縮的鰭325具有漸縮的側(cè)壁420，已經(jīng)優(yōu)化漸縮的側(cè)壁420，使得電子遷移率增加為好于垂直的鰭315中的垂直側(cè)壁并且好于圖2中的成角度的足。漸縮的側(cè)壁420越平(即，越水平)，電流415中的電子遷移率越好。由于頂部寬度“d”和高度“h”保持恒定，可以增加基部寬度“bw”以對應(yīng)地增加電子遷移率(其減小了角度φ)。相應(yīng)地，基部寬度“bw”應(yīng)該為頂部寬度“d”的長度的約兩倍。

重新參考圖3i和3j，在相同結(jié)構(gòu)(電路)上，用nfet的漸縮的鰭325和pfet的垂直的鰭315來優(yōu)化雙鰭結(jié)構(gòu)380。雙鰭結(jié)構(gòu)308可以是微處理器。在一個示例中，雙鰭結(jié)構(gòu)308可以是靜態(tài)隨機存取存儲器(sram)，其是半導(dǎo)體微處理器中構(gòu)建塊/電路?？梢栽谙嗤碾娐分胁捎秒p鰭結(jié)構(gòu)308，以形成諸如“與(and)”電路、“或(or)”電路以及“非(not)”電路的各種邏輯電路。例如，雙鰭結(jié)構(gòu)308可以用作反相器電路。

現(xiàn)在轉(zhuǎn)向圖5a和5b，根據(jù)實施例，提供了形成(具有用于電子和空穴遷移率增強的雙鰭集成的)半導(dǎo)體器件的方法500?？梢詤⒖急疚乃懻摰膱D1-4、6以及7。

在框505處，在硬掩模層304之上形成多個犧牲芯棒306，其中硬掩模層304設(shè)置半導(dǎo)體層302之上，如圖3a所示。

在框510處，在犧牲芯棒306的側(cè)壁上形成多個間隔體308，如圖3a所示。在框515處，移除犧牲芯棒306以留下多個間隔體308，如圖3b所示。

在框520處，進行掩模工藝，以留下暴露的多個間隔體308的第一組，多個間隔體308的第二組被保護，如圖3c所示。在框525處，進行第一鰭蝕刻工藝，以使用間隔體308的第一組(例如，間隔體308的右邊組)在半導(dǎo)體層302中形成鰭的第一組(例如，垂直輪廓的鰭315)，使得鰭315的第一組具有垂直的側(cè)壁輪廓，如圖3d和3e所示。

在框530處，進行另一個掩模工藝以留下暴露的間隔體308的第二組(例如，間隔體308的左邊組)，同時保護間隔體308的第一組和鰭315的第一組，如圖3f所示。在框535處，進行第二鰭蝕刻工藝，以使用間隔體308的第二組在的半導(dǎo)體層302中形成鰭的第二組(例如，梯形/漸縮的鰭325)，使得鰭325的第二組具有梯形的側(cè)壁輪廓，如圖3g所示。

在掩模工藝期間，第一掩模310覆蓋多個間隔體308的第二組，并且第一掩?？梢允茄趸铩?/p>

在另一個掩模工藝期間，第二掩模320覆蓋多個間隔體308的第一組，并且第二掩?？梢允茄趸?。

多個間隔體308包括氧化物和氮化物中的至少一個。半導(dǎo)體層302包括硅和鍺中的至少一個。鰭315的第一組包括正溝道場效應(yīng)晶體管(pfet)器件，并且鰭325的第二組包括負(fù)溝道場效應(yīng)晶體管(nfet)器件，如圖3j所示。在鰭315的第一組和鰭325的第二組之上形成柵電極350。

鰭325的第二組的基部寬度(“bw”)是鰭325的第二組的頂部寬度的長度的至少兩倍(可以參考圖4)。鰭325的第二組的高度(“h”)與鰭315的第一組的高度(“h”)約為相等。梯形形狀的鰭325具有比垂直形狀的鰭的基部“d”更大的基部(“bw”)。

集成電路包含鰭315的第一組和鰭325的第二組。單獨的微處理器(例如，結(jié)構(gòu)380)包含具有鰭315的第一組和鰭325的第二組的集成電路，使得鰭的第一組包括pfet器件365并且鰭的第二組包括nfet器件360。

相比于僅具有梯形形狀的鰭或者僅具有垂直形狀的鰭，通過具有相同的微處理器上的梯形形狀的鰭325和垂直形狀的鰭315兩者(例如，雙鰭結(jié)構(gòu)380是半導(dǎo)體微處理器(即，芯片))增加了微處理器的速度。在微處理器雙鰭結(jié)構(gòu)380中，由于梯形/漸縮形狀的鰭325，電子流在nfet360中優(yōu)化，并且同時地，由于垂直形狀的鰭315，空穴流在pfet365中優(yōu)化。

圖6圖示了根據(jù)實施例的形成用于電子和空穴遷移率增強的半導(dǎo)體器件雙鰭集成的方法600?？梢詤⒖急疚乃懻摰膱D1-5和7。

在框605處，提供了負(fù)溝道場效應(yīng)晶體管(nfet)360，其中nfet360具有由于源極和漏極的梯形形狀的鰭325。源極在柵極350的一側(cè)上，同時漏極跨過柵極350在梯形形狀的鰭325的相反側(cè)上。

在框610處，提供了正溝道場效應(yīng)晶體管(pfet)，其中pfet具有垂直形狀的鰭315。

在框615處，梯形形狀的鰭具有比垂直形狀的鰭更大的基部(基部寬度“bw”)，并且梯形形狀的鰭和垂直形狀的鰭一起在微處理器中(例如，在雙鰭結(jié)構(gòu)380中)的相同基板300上。

梯形的鰭325的基部寬度“bw”約為梯形的鰭325的頂部寬度“d”的長度的兩倍。梯形的鰭325的高度“h”約等于垂直形狀的鰭315的高度。

圖7圖示了具有能力的計算機700的示例，其可以包含在示例性實施例中。本文所討論的各種方法、進程、模塊、流程圖、工具、應(yīng)用、電路、元件和技術(shù)也可以整合和/或利用計算機700的能力。此外，可以利用計算機700的能力以實現(xiàn)本文所討論的示例性實施例的特征?？梢岳糜嬎銠C700的一個或多個能力以實現(xiàn)、整合、連接到和/或支持本文所在圖1-6中所討論的任意元件(如本領(lǐng)域技術(shù)人員所知的)。

通常，在硬件架構(gòu)方面，計算機700可以包括一個或多個處理器710、計算機可讀儲存存儲器720以及一個或多個輸入和/或輸出(i/o)器件770，該i/o器件經(jīng)由本地接口(未示出)通信耦接。本地接口可以例如但不限于是如本領(lǐng)域中已知的一個或多個總線或者其他有線或者無線的連接。本地接口可以具有附加的元件，諸如控制器、緩存器(高速緩存)、驅(qū)動器、中繼器以及接收器，以使通信成為可能。進一步地，本地接口可以包括地址、控制和/或數(shù)據(jù)連接，以使前述的部件之間的適當(dāng)?shù)耐ㄐ懦蔀榭赡堋?/p>

處理器710是用于執(zhí)行可以儲存在存儲器720中的軟件的硬件器件。處理器710實質(zhì)上可以是與計算機700相關(guān)聯(lián)的若干個處理器之中的任何定制的或者商業(yè)可得的處理器、中央處理單元(cpu)、數(shù)據(jù)信號處理器(dsp)或者輔助處理器，并且處理器710可以是基于半導(dǎo)體的微處理器(以微芯片的形式)或者微處理器。注意到，存儲器720可以具有分布式架構(gòu)，其中各種部件彼此遠(yuǎn)離，但是可以由處理器710存取。

計算機可讀存儲器720中的軟件可以包含一個或多個分開的程序，其中的每一個包括用于實現(xiàn)邏輯功能的可執(zhí)行指令的有序列表。存儲器720中的軟件包含示例性實施例的適當(dāng)?shù)牟僮飨到y(tǒng)(o/s)750和一個或多個應(yīng)用760。如所圖示的，應(yīng)用760包括為實現(xiàn)示例性實施例的特征、工藝、方法和操作的許多功能性的部件。計算機700的應(yīng)用760可以代表如本文所討論的許多應(yīng)用、代理、軟件組件、模塊、接口、控制器等，但是程序760不意味著是限制。

操作系統(tǒng)750可以控制其他計算機程序的執(zhí)行，并且提供調(diào)度、輸入-輸出控制、文件和數(shù)據(jù)管理、存儲器管理以及通信控制和相關(guān)服務(wù)。

應(yīng)用760可以是源程序、可執(zhí)行程序(目標(biāo)代碼)、腳本或者包括將進行的指令集的任何其他實體。在源程序時，則程序通常經(jīng)由編譯器、匯編器、注釋器等(其可以或可以不被包含在存儲器720內(nèi))來翻譯，以便與o/s750相連接地適當(dāng)操作。進一步地，應(yīng)用760可以被寫為(a)面向?qū)ο蟮木幊陶Z言，其具有數(shù)據(jù)和方法的種類，或者(b)進程編程語言，其具有例程、子例程和/或功能。

i/o器件770可以包括輸入器件(或周邊設(shè)備)，比如，例如但不限于鼠標(biāo)、鍵盤、掃描儀、麥克風(fēng)、照相機等。進一步地，i/o器件770也可以包括輸出器件(或周邊設(shè)備)，例如但不限于打印機、顯示器等。最后，i/o器件770可以還包含與輸入和輸出兩者通信的器件，例如但不限于nic或者調(diào)制器/解調(diào)器(用于存取遠(yuǎn)程器件、其他文件、器件、系統(tǒng)或者網(wǎng)絡(luò))、射頻(rf)或者其他收發(fā)器、電話接口、橋接器、路由器等。i/o器件770也包括用于通過各種網(wǎng)絡(luò)(諸如因特網(wǎng)或內(nèi)聯(lián)網(wǎng))進行通信的部件。i/o器件770可以利用藍(lán)牙連接和線纜(經(jīng)由例如通用串行總線(usb)端口、串行端口、并行端口、火線(firewire)、hdmi(高清多媒體接口)、pcie、或者專有接口等)連接至處理器710和/或與處理器710相通信。

當(dāng)計算機700在操作中時，處理器710被配置為執(zhí)行存儲器720內(nèi)儲存的軟件，以將數(shù)據(jù)通信到存儲器720和從存儲器720通信數(shù)據(jù)，并且通常依照軟件來控制計算機700的操作。應(yīng)用760和o/s750全部地或部分地由處理器710讀取，可能在處理器710內(nèi)緩沖，且然后執(zhí)行。

當(dāng)在軟件中實現(xiàn)應(yīng)用760時，應(yīng)當(dāng)注意的是，應(yīng)用760可以儲存在實質(zhì)上任何計算機可讀取儲存介質(zhì)上，用于由任何計算機相關(guān)的系統(tǒng)或者方法使用或者用于與任何計算機相關(guān)的系統(tǒng)或者方法連接使用。

應(yīng)用760可以實施在任何計算機可讀介質(zhì)中，用于由指令執(zhí)行系統(tǒng)、設(shè)備、服務(wù)器或器件使用或者與指令執(zhí)行系統(tǒng)、設(shè)備、服務(wù)器或器件連接使用，并且執(zhí)行指令，該指令執(zhí)行系統(tǒng)、設(shè)備、服務(wù)器或器件為諸如基于計算機的系統(tǒng)、包含處理器的系統(tǒng)或者可以從指令執(zhí)行系統(tǒng)的指令中取出指令的其他系統(tǒng)、設(shè)備或者器件。

在示例性實施例中，其中應(yīng)用760在硬件中實現(xiàn)，應(yīng)用760可以采用本領(lǐng)域中眾所周知的以下技術(shù)中的任何一個或者其組合來實現(xiàn)：具有根據(jù)數(shù)據(jù)信號實現(xiàn)邏輯功能的邏輯門的(一個或多個)離散邏輯電路、具有適當(dāng)?shù)慕M合邏輯門的專用集成電路(asic)、(一個或多個)可編程門陣列(pga)、現(xiàn)場可編程門陣列(fpga)等。

可以理解的是，計算機700包括可以包括在本文所討論的各種器件、服務(wù)器和系統(tǒng)中的軟件和硬件部件的非限制性示例，并且可以理解的是，示例性實施例中所討論的各種器件和系統(tǒng)中可以包括附加的軟件和硬件部件。

在一些實施例中，可以在給定的位置處和/或與一個或多個設(shè)備或者系統(tǒng)相連接地發(fā)生各種功能或者行動。在一些實施例中，可以在第一器件或者位置處進行指定的功能或者行動的部分，并且可以在一個或多個附加的器件或者位置處進行功能或者行動的剩余部分。

本文所使用的術(shù)語僅是為了描述特定的實施例的目的，并且不意圖作為限制。這里所用的，單數(shù)形式“一”和“一個”旨在包括復(fù)數(shù)形式，除非上下文另有明確指示。將進一步理解，當(dāng)在本說明書中使用時，術(shù)語“包括”指定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除存在或附加一個或多個其他特征、整數(shù)、步驟、操作、元件部件和/或其的組合。

以下權(quán)利要求書中的所有方式或步驟加上功能元件的對應(yīng)結(jié)構(gòu)、材料、行動和等同物旨在包括與明確要求保護的其它要求保護的元件相結(jié)合來進行功能的任何結(jié)構(gòu)、材料或行動。本公開已經(jīng)為了說明和描述的目的而呈現(xiàn)，但并不旨在窮舉或限于所公開的形式。在不脫離本公開的范圍和精神的情況下，對本領(lǐng)域普通技術(shù)人員來說，許多修改和變化將是顯而易見的。選擇和描述了實施例，以便最好地解釋本公開的原理和實際應(yīng)用，并且使得本領(lǐng)域的其他普通技術(shù)人員能夠理解采用適合于預(yù)期的特定用途的各種修改的各種實施例的本公開。

本文所描繪的圖解是說明性的。在不脫離本公開的精神的情況下，本文所描述的圖解或步驟(或操作)可能存在許多變化。例如，可以以不同的順序進行動作，或者可以添加、刪除或修改動作。另外，術(shù)語“耦合”描述了在兩個元件之間具有信號路徑，并且不隱含元件之間沒有介于中間的元件/連接的直接連接。所有這些變化被認(rèn)為是本公開的一部分。

應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員現(xiàn)在和將來都可以作出落入所附權(quán)利要求的范圍內(nèi)的各種改善和增強。