相關(guān)專利申請

本申請要求2015年1月22日提交的美國臨時申請62/106,531的權(quán)益。

本發(fā)明涉及非易失性存儲器單元陣列。

背景技術(shù)：

本領(lǐng)域熟知的是，將分裂柵存儲器單元形成為此類單元的陣列。例如，美國專利7,868,375公開了存儲器單元的陣列，其中每個存儲器單元包括浮柵、控制柵、選擇柵、擦除柵，它們?nèi)夹纬捎谝r底上，其中在源極區(qū)和漏極區(qū)之間限定了溝道區(qū)。為了有效利用空間，存儲器單元成對形成，其中每對共享公共源極區(qū)和擦除柵。

還已知的是，將相同晶圓管芯上的低電壓和高電壓邏輯器件均形成為存儲器單元的陣列。此類邏輯器件可包括各自具有源極和漏極的晶體管，以及控制源極和漏極之間的溝道區(qū)的導(dǎo)電性的多晶硅柵。常規(guī)邏輯器件形成包括首先形成多晶硅柵(優(yōu)選地使用相同多晶硅沉積處理來形成存儲器單元擦除柵和選擇柵，并形成邏輯器件多晶硅柵)，之后是ldd注入以形成源極區(qū)和漏極區(qū)，由此源極區(qū)/漏極區(qū)與多晶硅柵自對準。多晶硅柵區(qū)塊防止任何注入到達柵極下方的溝道區(qū)。高電壓邏輯器件被設(shè)計成在較高電壓下操作，并且通常使用較高ldd注入能量制成，使得由此形成的源極區(qū)/漏極區(qū)具有較高擊穿電壓。

一個問題是隨著器件幾何形狀持續(xù)按比例縮小到較小尺寸，用于邏輯器件的多晶硅柵變得太薄，無法有效阻擋hvldd注入，該注入可穿透相對薄的多晶硅柵并進入溝道區(qū)中(這不利地影響性能)。常規(guī)解決方案是降低hvldd注入的注入能量以防止此類多晶硅層穿透。然而，較低的注入能量導(dǎo)致較低的柵控二極管擊穿電壓，因此不期望地限制高電壓晶體管的操作電壓。

技術(shù)實現(xiàn)要素：

上述問題和需求通過形成存儲器設(shè)備的方法加以解決。該方法包括提供硅襯底(其中襯底具有存儲器區(qū)域、lv區(qū)域和hv區(qū)域，這些區(qū)域通過延伸到襯底表面中的絕緣材料彼此絕緣，并且其中襯底具有第一導(dǎo)電類型)；在襯底上和存儲器區(qū)域中形成數(shù)對間隔開的存儲器疊堆(其中每個存儲器疊堆包括設(shè)置在襯底上方并與襯底絕緣的浮柵，以及設(shè)置在浮柵上方并與浮柵絕緣的控制柵)；在存儲器區(qū)域、lv區(qū)域和hv區(qū)域中在襯底上方形成與襯底絕緣的第一導(dǎo)電層(其中第一導(dǎo)電層延伸越過數(shù)對存儲器疊堆)；在存儲器區(qū)域、lv區(qū)域和hv區(qū)域中的第一導(dǎo)電層上形成第一絕緣層；從存儲器區(qū)域和hv區(qū)域去除第一絕緣層，同時保持lv區(qū)域中的第一絕緣層；執(zhí)行導(dǎo)電材料沉積以加厚存儲器區(qū)域和hv區(qū)域中的第一導(dǎo)電層并在lv區(qū)域中的第一絕緣層上形成第二導(dǎo)電層；執(zhí)行蝕刻以減薄存儲器區(qū)域和hv區(qū)域中的第一導(dǎo)電層并去除lv區(qū)域中的第二導(dǎo)電層(其中存儲器區(qū)域和hv區(qū)域中的第一導(dǎo)電層的頂表面高于lv區(qū)域中的第一絕緣層的底表面)；從lv區(qū)域去除第一絕緣層；以及對第一導(dǎo)電層進行圖案化以在存儲器區(qū)域、lv區(qū)域和hv區(qū)域中形成第一導(dǎo)電層的區(qū)塊(其中l(wèi)v區(qū)域中的第一導(dǎo)電層的區(qū)塊的高度小于hv區(qū)域中的第一導(dǎo)電層的區(qū)塊的高度)。

通過查看說明書、權(quán)利要求書和附圖，本發(fā)明的其他目的和特征將變得顯而易見。

附圖說明

圖1a-圖1p為側(cè)剖視圖，示出了形成本發(fā)明的存儲器設(shè)備的步驟。

圖2a為模擬側(cè)剖視圖，示出了由足夠厚的hv柵產(chǎn)生的所期望的注入。

圖2b為模擬側(cè)剖視圖，示出了由不夠厚的hv柵產(chǎn)生的不期望的注入。

具體實施方式

本發(fā)明是用于將相同晶圓管芯上的低和高電壓邏輯器件形成為存儲器單元陣列的技術(shù)，由此可采用足夠高電壓的注入來制造高電壓邏輯器件，而不會穿透高電壓邏輯器件多晶硅柵。

參見圖1a-圖1p，示出了在相同晶圓上制備存儲器單元和低/高電壓邏輯器件的工藝步驟的剖視圖。該工藝始于在p型單晶硅襯底10上形成二氧化硅(氧化物)層12。之后，在二氧化硅層12上形成多晶硅(或非晶硅)的第一層14，如圖1a所示。隨后在垂直于圖1a視圖的方向上對多晶硅的第一層14進行圖案化。

在多晶硅的第一層14上形成另一絕緣層16，諸如二氧化硅(或甚至復(fù)合層，諸如ono(氧化物，氮化物，氧化物))。然后在氧化物層16上形成多晶硅的第二層18。在多晶硅的第二層18上形成另一絕緣層20，并且該絕緣層在隨后的干法蝕刻期間用作硬掩模。在優(yōu)選的實施方案中，層20為復(fù)合non層，其包括氮化硅20a、二氧化硅20b和氮化硅20c。所得結(jié)構(gòu)示于圖1b中。硬掩?？商娲貫檠趸?0b和氮化硅20c的復(fù)合層(省略亞硝酸鹽20a)。硬掩模也可替代地僅用厚氮化硅層20a形成。

在該結(jié)構(gòu)上涂布光刻膠材料(未示出)，然后執(zhí)行掩模步驟，使光刻膠材料的所選部分暴露。對光刻膠進行顯影，并且將該光刻膠用作掩模來蝕刻該結(jié)構(gòu)。具體地講，復(fù)合層20、多晶硅的第二層18和絕緣層16被各向異性蝕刻，直到多晶硅的第一層14暴露。所得結(jié)構(gòu)示于圖1c中。雖然僅示出了兩個“疊堆”(s1和s2)，但是應(yīng)當清楚存在彼此分離的多個此類“疊堆”。

在該結(jié)構(gòu)上形成二氧化硅22。隨后是氮化硅層24的形成。氮化硅24被各向異性蝕刻，從而在疊堆s1和s2中的每個疊堆旁邊留下復(fù)合間隔物26(其是二氧化硅22和氮化硅24的組合)。間隔物的形成是本領(lǐng)域所熟知的，并且涉及材料在結(jié)構(gòu)輪廓上方的沉積，之后進行各向異性蝕刻工藝，由此將該材料從該結(jié)構(gòu)的橫向表面去除，同時該材料在該結(jié)構(gòu)的豎直取向表面上在很大程度上保持完整(具有圓化的上表面)。所得結(jié)構(gòu)示于圖1d中。

在該結(jié)構(gòu)上方形成氧化物層，之后進行各向異性蝕刻，從而在疊堆s1和s2旁邊留下氧化物的間隔物30。光刻膠28形成在疊堆s1和s2之間的區(qū)上方以及其他交替的成對疊堆s1和s2之間的區(qū)上方。出于本討論的目的，成對疊堆s1和s2之間的區(qū)將稱為“內(nèi)區(qū)”，并且內(nèi)區(qū)之外(即，在相鄰對疊堆s1和s2之間)的區(qū)將稱為“外區(qū)”。通過各向同性蝕刻去除外區(qū)中的暴露間隔物30。所得結(jié)構(gòu)示于圖1e中。

在去除光刻膠28之后，內(nèi)區(qū)和外區(qū)中第一多晶硅14的暴露部分被各向異性蝕刻。部分氧化物層12也將在多晶硅過蝕刻期間被蝕刻(去除)。剩余氧化物的較薄層將優(yōu)選地保留在襯底10上，以便防止損壞襯底10。所得結(jié)構(gòu)示于圖1f中。

在該結(jié)構(gòu)上方形成氧化物層，之后進行各向異性蝕刻，從而在疊堆s1和s2旁邊留下氧化物的間隔物31并在襯底34上留下氧化物層33。在該結(jié)構(gòu)上方形成另一氧化物層，從而加厚間隔物31和層33。然后形成光刻膠材料32并對其進行掩蔽，從而在疊堆s1和s2之間的內(nèi)區(qū)中留下開口。再次，類似于圖1e中示出的圖，光刻膠在其他交替成對的疊堆之間。所得結(jié)構(gòu)經(jīng)受離子注入(即，注入到襯底10的暴露部分中)，從而在其中形成源極區(qū)34(即，與襯底不同的導(dǎo)電類型的區(qū))。然后通過例如濕法蝕刻去除與疊堆s1和s2相鄰的氧化物間隔物31以及內(nèi)區(qū)中的氧化物層33。所得結(jié)構(gòu)示于圖1g中。

去除疊堆s1和s2的外區(qū)中的光刻膠材料32。施加高溫熱退火步驟，以激活離子注入并完成源極結(jié)(即，第一區(qū)或源極區(qū)34)的形成。然后在每個位置處形成二氧化硅36。該結(jié)構(gòu)再次被光刻膠材料38覆蓋，并且執(zhí)行掩模步驟，從而暴露疊堆s1和s2的外區(qū)并保留覆蓋疊堆s1和s2之間的內(nèi)區(qū)的光刻膠材料38。依次執(zhí)行氧化物各向異性蝕刻和各向同性濕法蝕刻，以從疊堆s1和s2的外區(qū)去除氧化物36和氧化物33，并且可能減小疊堆s1和s2的外區(qū)中的氧化物間隔物31的厚度。所得結(jié)構(gòu)示于圖1h中。每個疊堆包括設(shè)置在襯底上方并與襯底絕緣的浮柵14，以及在浮柵14上方形成并與該浮柵絕緣的控制柵18。內(nèi)區(qū)(在疊堆s1和s2之間)包括在襯底上并沿疊堆s1和s2的側(cè)壁形成的隧道氧化物36。

在襯底表面上形成氧化物層(或在此前的氧化物蝕刻之后留下一些氧化物33)。在去除光刻膠38之后，在該結(jié)構(gòu)上方形成多晶硅層，之后在多晶硅層42上形成阻擋氧化物層44。所得結(jié)構(gòu)示于圖1i中，該圖是展開視圖，示出了存儲器單元區(qū)域46(即，晶圓的將在其中形成存儲器單元的那些區(qū)域)、lv(低電壓)邏輯器件區(qū)域48(即，晶圓管芯的將在其中形成低電壓邏輯器件的那些區(qū)域)以及hv(高電壓)邏輯器件區(qū)域50(即，晶圓管芯的將在其中形成高電壓邏輯器件的那些區(qū)域)。區(qū)域46,48,50彼此由sti絕緣區(qū)52(形成于襯底中的絕緣填充溝槽)分開。

在該結(jié)構(gòu)上方形成光刻膠54，并且使用光刻法和光刻膠蝕刻對該光刻膠進行圖案化，使得光刻膠僅保留在lv邏輯器件區(qū)域48中。然后執(zhí)行氧化物蝕刻，以從一個或多個存儲器單元區(qū)域46和一個或多個高電壓邏輯器件區(qū)域50去除阻擋氧化物，如圖1j所示。在去除光刻膠54之后，將第二層多晶硅56沉積在該結(jié)構(gòu)上方，從而加厚一個或多個存儲器單元區(qū)域46和一個或多個hv邏輯器件區(qū)域50中的多晶硅42，并且在一個或多個lv邏輯器件區(qū)域48中的阻擋氧化物44上方產(chǎn)生虛設(shè)多晶硅56，如圖1k所示。

執(zhí)行多晶硅cmp(化學(xué)機械拋光)蝕刻，以減小組合邏輯多晶硅42和虛設(shè)多晶硅56的厚度，如圖1l所示。進一步的多晶硅蝕刻減小了一個或多個存儲器單元區(qū)域46和一個或多個hv邏輯器件區(qū)域50中的多晶硅42的厚度，但該厚度(例如，或更厚)大于一個或多個lv邏輯器件區(qū)域48中的阻擋氧化物44下方的多晶硅42的厚度。通過該多晶硅蝕刻去除阻擋氧化物上方的所有虛設(shè)多晶硅56。所得結(jié)構(gòu)示于圖1m中。

使用氧化物蝕刻來去除阻擋氧化物44?？蓤?zhí)行n+多晶硅預(yù)摻雜注入(例如，砷或磷)?？尚纬晒饪棠z58，并且可使用該光刻膠來阻擋非期望的那些區(qū)中的該注入(例如，p-tab/p阱拾取)，如圖1n所示。

在去除光刻膠58之后，在該結(jié)構(gòu)上方形成新光刻膠60，并且使用光刻法和光刻膠蝕刻來對該新光刻膠進行圖案化，以去除除了存儲器單元區(qū)域、lv邏輯器件區(qū)域和hv邏輯器件區(qū)域46,48,50以外的光刻膠60。然后通過以下方式使用多晶硅蝕刻來對多晶硅42進行圖案化：去除多晶硅42的暴露部分，從而在一個或多個存儲器單元區(qū)域46中留下分別作為存儲器單元的選擇柵和擦除柵的多晶硅區(qū)塊42a和42b，在一個或多個lv邏輯器件區(qū)域48中留下作為lv邏輯器件的導(dǎo)電柵的多晶硅區(qū)塊42c，以及在一個或多個hv邏輯器件區(qū)域50中留下作為hv邏輯器件的導(dǎo)電柵的多晶硅區(qū)塊42d。選擇/擦除柵多晶硅區(qū)塊42a/42b和hv邏輯器件柵多晶硅區(qū)塊42d的厚度(高度)大于lv邏輯器件柵多晶硅區(qū)塊42c，如圖1o所示。

在去除光刻膠60之后，并且在執(zhí)行任選的多晶硅再氧化工藝之后，執(zhí)行存儲器單元ldd和lv邏輯器件ldd注入，以在一個或多個存儲器單元區(qū)域46中形成漏極區(qū)62并且在一個或多個lv邏輯器件區(qū)域48中形成源極區(qū)/漏極區(qū)64/66。然后，在存儲器單元和lv邏輯器件區(qū)域46/48上方形成光刻膠68，從而使一個或多個hv邏輯器件區(qū)域50暴露。執(zhí)行hv邏輯器件ldd注入，以在一個或多個hv邏輯器件區(qū)域50中形成高電壓源極區(qū)/漏極區(qū)70/72。一個或多個hv邏輯器件區(qū)域50中的相對厚的柵多晶硅42d防止注入穿透到多晶硅42d下方的下層溝道區(qū)中。所得結(jié)構(gòu)示于圖1p中。

模擬顯示，hv邏輯器件多晶硅柵的增加厚度有效防止了多晶硅柵向溝道區(qū)中的不期望的注入穿透。如圖2b所示，使用厚的多晶硅柵74和磷注入時，一些磷穿透多晶硅柵74并注入到多晶硅柵74下方的溝道區(qū)76中(參見溝道注入78)。然而，如圖2a所示，使用相同的注入能量時，厚的多晶硅柵75有效地阻擋了注入到達溝道區(qū)76。此外，使用與用于形成一個或多個lv邏輯器件區(qū)域中的多晶硅柵以及形成存儲器單元選擇柵相同的多晶硅處理步驟，形成一個或多個hv邏輯器件區(qū)域中較厚的多晶硅柵。

應(yīng)當理解，本發(fā)明不限于上述的和在本文中示出的實施方案，而是涵蓋落在所附權(quán)利要求書的范圍內(nèi)的任何和所有變型形式。舉例來說，本文中對本發(fā)明的提及并不意在限制任何權(quán)利要求或權(quán)利要求術(shù)語的范圍，而是僅參考可由這些權(quán)利要求中的一項或多項權(quán)利要求涵蓋的一個或多個特征。上文所述的材料、工藝和數(shù)值的示例僅為示例性的，而不應(yīng)視為限制權(quán)利要求。另外，根據(jù)權(quán)利要求和說明書顯而易見的是，并非所有方法步驟都需要以所示出或所要求保護的精確順序進行，而是需要以允許適宜地形成數(shù)對存儲器單元和相關(guān)聯(lián)的邏輯器件的任意順序來進行。最后，單個材料層可以被形成為多個這種或類似材料層，反之亦然。

應(yīng)當指出的是，如本文所用，術(shù)語“在…上面”和“在…上”均包括性地包括“直接在…上”(之間沒有設(shè)置中間材料、元件或空間)和“間接在…上”(之間設(shè)置有中間材料、元件或空間)。類似地，術(shù)語“相鄰”包括“直接相鄰”(之間沒有設(shè)置中間材料、元件或空間)和“間接相鄰”(之間設(shè)置有中間材料、元件或空間)，“被安裝到”包括“被直接安裝到”(之間沒有設(shè)置中間材料、元件或空間)和“被間接安裝到”(之間設(shè)置有中間材料、元件或空間)，并且“被電連接到”包括“被直接電連接到”(之間沒有將元件電連接在一起的中間材料或元件)和“被間接電連接到”(之間有將元件電連接在一起的中間材料或元件)。例如，“在襯底上方”形成元件可包括在兩者間無中間材料/元件的情況下直接在襯底上形成該元件，以及在兩者間有一種或多種中間材料/元件的情況下間接在襯底上形成該元件。