本實(shí)用新型涉及半導(dǎo)體器件，特別涉及MOS晶體管。

背景技術(shù)：

通過降低電子元器件的物理尺寸來增加電子器件的集成密度，是提高電子器件性能的主要發(fā)展研究趨勢(shì)。金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的發(fā)展也同樣遵從這一發(fā)展規(guī)律。MOSFET結(jié)構(gòu)包含源極和漏極以及半導(dǎo)體溝道區(qū)，和由金屬層及氧化物層組成的柵極。隨著MOS晶體管尺寸不斷減小到納米級(jí)別時(shí)，過小的氧化層厚度會(huì)出現(xiàn)柵極隧穿漏電現(xiàn)象，使得MOSFET失效，但是較大的氧化層厚度又會(huì)減弱柵極電壓對(duì)溝道區(qū)FET的調(diào)控作用。

MOS晶體管的工作原理是在金屬層施加電壓，使氧化物層與半導(dǎo)體溝道界面處聚集電荷，達(dá)到向溝道施加?xùn)艠O電壓的目的。要達(dá)到相同的柵極電壓調(diào)控能力，必須保證氧化物層的k/t值不變，k為氧化物層的介電常數(shù)，t為氧化物層的厚度。以傳統(tǒng)的MOSFET氧化物層SiO₂為標(biāo)準(zhǔn)，氧化物層的厚度t_ox需要滿足t_ox＝t_SiO2k_ox/k_SiO2關(guān)系才能維持相同的柵極電壓調(diào)控能力。因此選擇具有較高介電常數(shù)κ_ox的氧化物，能夠適當(dāng)提高柵極氧化物層的厚度t_ox，從而能有效防止柵極隧穿漏電現(xiàn)象的出現(xiàn)。

然而本實(shí)用新型的發(fā)明人發(fā)現(xiàn)：現(xiàn)有技術(shù)始終只能通過改變具有較高介電常數(shù)的氧化物層的厚度來改變柵極隧穿漏電流，當(dāng)繼續(xù)減小MOSFET的柵極尺寸到一定程度之后，同樣會(huì)出現(xiàn)柵極隧穿漏電流，并且在不改變具有較高介電常數(shù)的氧化物層的厚度時(shí)，仍然沒有有效的方法來降低柵極隧穿漏電流。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種MOS晶體管，可以降低氧化物層的隧穿漏電流。

為解決上述技術(shù)問題，本實(shí)用新型的實(shí)施方式公開了一種MOS晶體管，包括襯底、柵極和位于柵極兩側(cè)的源極、漏極，柵極包括金屬層、氧化物層和氧化鋁層，氧化鋁層位于氧化物層的中間或位于襯底與氧化物層之間。

本實(shí)用新型實(shí)施方式與現(xiàn)有技術(shù)相比，主要區(qū)別及其效果在于：

在本實(shí)用新型的MOS晶體管中，在柵極的氧化物層的中間或在柵極的氧化物層與襯底之間設(shè)置氧化鋁層，可以降低氧化物層的隧穿漏電流。

附圖說明

圖1是本實(shí)用新型第一實(shí)施方式中一種MOS晶體管的結(jié)構(gòu)示意圖。

圖2是本實(shí)用新型第一實(shí)施方式中一種MOS晶體管的結(jié)構(gòu)示意圖。

圖3是本實(shí)用新型第一實(shí)施方式中設(shè)置氧化鋁層前后氧化物層沿柵極法向的電導(dǎo)率對(duì)比圖。

具體實(shí)施方式

在以下的敘述中，為了使讀者更好地理解本申請(qǐng)而提出了許多技術(shù)細(xì)節(jié)。但是，本領(lǐng)域的普通技術(shù)人員可以理解，即使沒有這些技術(shù)細(xì)節(jié)和基于以下各實(shí)施方式的種種變化和修改，也可以實(shí)現(xiàn)本申請(qǐng)各權(quán)利要求所要求保護(hù)的技術(shù)方案。

為使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本實(shí)用新型的實(shí)施方式作進(jìn)一步地詳細(xì)描述。

本實(shí)用新型第一實(shí)施方式涉及一種MOS晶體管，包括襯底、柵極和位于柵極兩側(cè)的源極、漏極。圖1和圖2是該MOS晶體管的結(jié)構(gòu)示意圖。

如圖1和圖2所示，該MOS晶體管包括襯底4、柵極1和位于柵極1兩側(cè)的源極2、漏極3，其中柵極1包括金屬層11、氧化物層12和氧化鋁層13，氧化鋁層13位于氧化物層12的中間或位于襯底4與氧化物層12之間。

可以理解，上述金屬層11可以為鋁，或其他金屬。上述氧化物層可以為HfO₂，或其他氧化物。上述襯底可以為硅。上述MOS晶體管可以為PMOS晶體管、NMOS晶體管、增強(qiáng)型MOS晶體管或者耗盡型MOS晶體管。

在本實(shí)用新型的MOS晶體管中，在柵極的氧化物層的中間或在柵極的氧化物層與襯底之間設(shè)置氧化鋁層，可以降低氧化層的隧穿漏電流。

在氧化物層為HfO₂的一個(gè)模擬實(shí)例中，圖3為設(shè)置氧化鋁層前后氧化物層沿柵極法向的電導(dǎo)率對(duì)比圖，縱坐標(biāo)取設(shè)置氧化鋁層后氧化物層沿柵極法向的電導(dǎo)率G與設(shè)置氧化鋁層前氧化物層沿柵極法向的電導(dǎo)率G₀的比值的對(duì)數(shù)，其中方框點(diǎn)為在氧化物層的中間位置設(shè)置氧化鋁層后的電導(dǎo)率與設(shè)置氧化鋁層前的電導(dǎo)率比值，圓點(diǎn)為在氧化物層與襯底的界面位置設(shè)置氧化鋁層后的電導(dǎo)率與設(shè)置氧化鋁層前的電導(dǎo)率比值。由圖3中方框點(diǎn)和圓點(diǎn)所在位置的電導(dǎo)率比值可以明顯看到，在設(shè)置氧化鋁層后，氧化物層沿柵極法向的電導(dǎo)率比設(shè)置氧化鋁層前的電導(dǎo)率下降了至少一個(gè)量級(jí)，將氧化鋁層設(shè)置于氧化物層與襯底的界面位置時(shí)，氧化物層沿柵極法向的電導(dǎo)率甚至下降了三個(gè)量級(jí)以上。也就是說，在不改變氧化物層厚度的情況下，通過在氧化物層中間或氧化物層與襯底的界面位置設(shè)置氧化鋁層，可以降低該氧化物層沿柵極法向的電導(dǎo)率，從而極大的降低柵極的隧穿漏電現(xiàn)象，以降低MOSFET器件的失效率。

由上可以看到，在減小MOSFET器件尺寸時(shí)，本實(shí)用新型的MOS晶體管結(jié)構(gòu)為降低柵極隧穿漏電流和提高M(jìn)OSFET器件可靠性問題提供了新的解決思路。

雖然通過參照本實(shí)用新型的某些優(yōu)選實(shí)施方式，已經(jīng)對(duì)本實(shí)用新型進(jìn)行了圖示和描述，但本領(lǐng)域的普通技術(shù)人員應(yīng)該明白，可以在形式上和細(xì)節(jié)上對(duì)其作各種改變，而不偏離本實(shí)用新型的精神和范圍。