技術編號：12191526
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本實用新型涉及半導體器件，特別涉及MOS晶體管。背景技術通過降低電子元器件的物理尺寸來增加電子器件的集成密度，是提高電子器件性能的主要發(fā)展研究趨勢。金屬氧化物半導體場效應晶體管(MOSFET)的發(fā)展也同樣遵從這一發(fā)展規(guī)律。MOSFET結構包含源極和漏極以及半導體溝道區(qū)，和由金屬層及氧化物層組成的柵極。隨著MOS晶體管尺寸不斷減小到納米級別時，過小的氧化層厚度會出現(xiàn)柵極隧穿漏電現(xiàn)象，使得MOSFET失效，但是較大的氧化層厚度又會減弱柵極電壓對溝道區(qū)FET的調(diào)控作用。MOS晶體管的工作原理是在金屬層...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。