本揭露內(nèi)容實(shí)施例是有關(guān)一種半導(dǎo)體裝置與其制造方法。

背景技術(shù)：

在半導(dǎo)體結(jié)構(gòu)和制造半導(dǎo)體的制程中已有許多的發(fā)展，這些發(fā)展有助于縮小半導(dǎo)體的體積并增加集成電路的效能。當(dāng)柵極長(zhǎng)度持續(xù)縮小，在鄰近的元件間減少寄生效應(yīng)和避免短路變得相當(dāng)困難。更明確地說，當(dāng)晶體管和其連接的源極/漏極接觸的距離因?yàn)閱挝痪Оs小而變得更小時(shí)，可能會(huì)造成柵極和接觸之間的短路。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本揭露內(nèi)容的多個(gè)實(shí)施方式，是提供一種半導(dǎo)體裝置，半導(dǎo)體裝置包含晶體管的第一導(dǎo)電圖柵極圖案、沿著柵極圖案?jìng)?cè)壁的第一側(cè)壁間隔件、和第一側(cè)壁間隔件接觸并具有平坦化頂面的第一絕緣層、以及形成于第一絕緣層的平坦化頂面上的第二側(cè)壁間隔件。第二側(cè)壁間隔件可形成于第一側(cè)壁間隔件的上方。第二側(cè)壁間隔件的寬度等于或大于第一側(cè)壁間隔件的寬度。

為使本揭露內(nèi)容的上述及其他目的、特征和優(yōu)點(diǎn)更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖示詳細(xì)說明如下。

附圖說明

由下文的詳細(xì)說明并同時(shí)參照附圖能夠最適當(dāng)?shù)乩斫獗窘沂緝?nèi)容的態(tài)樣。應(yīng)注意，依據(jù)工業(yè)中的標(biāo)凖實(shí)務(wù)，多個(gè)特征并未按比例繪制。實(shí)際上，多個(gè)特征的尺寸可任意增大或縮小，以便使論述明晰。

圖1為例示性的半導(dǎo)體裝置的剖面示意圖；

圖2a為根據(jù)一實(shí)施方式的例示性的半導(dǎo)體裝置的剖面示意圖，此半導(dǎo)體裝置包含擴(kuò)大的側(cè)壁間隔件；

圖2b為根據(jù)一實(shí)施方式的例示性的鰭式場(chǎng)效晶體管裝置的剖面示意圖，此鰭式場(chǎng)效晶體管裝置包含擴(kuò)大的側(cè)壁間隔件；

圖3a-圖3f為根據(jù)一實(shí)施方式的例示性的半導(dǎo)體裝置制造流程，此半導(dǎo)體裝置包含擴(kuò)大的側(cè)壁間隔件；

圖4a-圖4b為根據(jù)一實(shí)施方式的例示性的方法流程圖；

圖5為根據(jù)一實(shí)施方式的例示性的方法流程圖。

對(duì)于該領(lǐng)域中具有通常知識(shí)者，以上簡(jiǎn)述的附圖揭露的各種特征，搭配下面的描述來閱讀會(huì)更容易理解。對(duì)于在兩個(gè)以上的附圖中出現(xiàn)的特征，在此使用相同的辨識(shí)符號(hào)使敘述更加清楚。

具體實(shí)施方式

以下揭示內(nèi)容提供眾多不同的實(shí)施例或?qū)嵗杂糜趯?shí)施本揭露內(nèi)容的不同特征。下文中描述組件及排列的特定實(shí)例以簡(jiǎn)化本揭示內(nèi)容。此等組件及排列當(dāng)然僅為例示實(shí)施例，且不意欲進(jìn)行限制。例如，在下文的描述中，第一特征形成在第二特征上方或之上可包含其中第一特征與第二特征以直接接觸方式形成的實(shí)施例，且亦可包含其中在第一特征與第二特征之間形成額外特征而使得第一特征與第二特征必非直接接觸的實(shí)施例。此外，本揭示內(nèi)容在多個(gè)實(shí)例中使用重復(fù)的元件符號(hào)及/或字母。此重復(fù)是為了簡(jiǎn)化及清楚的目的，而非意指所論述的各個(gè)實(shí)施例及/或構(gòu)造之間的關(guān)系。

此外，在此使用諸如“下方(beneath)”、“以下(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等空間相對(duì)用語(yǔ)用于簡(jiǎn)化描述，以描述如附圖中所圖示的一個(gè)元件或特征結(jié)構(gòu)與其他元件或特征結(jié)構(gòu)的關(guān)系。該空間相對(duì)用語(yǔ)意欲涵蓋使用或操作中的元件在除了附圖描述的方向以外的不同方向。此裝置亦可被轉(zhuǎn)向(90°旋轉(zhuǎn)或其他方位)，且本文使用的空間相對(duì)用語(yǔ)可據(jù)此作類似的解釋。

此處使用的縮寫“fet”指場(chǎng)效晶體管。一種很常見的晶體管類型是金屬氧化物半導(dǎo)體場(chǎng)效晶體管(metaloxidesemiconductorfieldeffecttransistor,mosfet)。在歷史上，金屬氧化物半導(dǎo)體場(chǎng)效晶體管是建構(gòu)于基板平面上或基板平面中的平面結(jié)構(gòu)，基板可例如為半導(dǎo)體晶圓。但半導(dǎo)體制造上的最新進(jìn)展已經(jīng)導(dǎo)致使用垂直結(jié)構(gòu)。

術(shù)語(yǔ)“鰭式場(chǎng)效晶體管(finfet)”指晶體管形成于鰭板上，鰭板相對(duì)于晶圓的平面為垂直方向。

用語(yǔ)“源極/漏極(s/d)”指源極/漏極接面形成晶體管四個(gè)端子中的其中兩個(gè)端子。

詞語(yǔ)“磊晶層(epitaxiallayer)”在此指單晶材料的層或結(jié)構(gòu)。同樣地，詞語(yǔ)“磊晶生長(zhǎng)(epitaxiallygrown)”在此指生長(zhǎng)單晶材料的層或結(jié)構(gòu)。

詞語(yǔ)“high-k”是指高介電常數(shù)。在半導(dǎo)體裝置結(jié)構(gòu)和制造流程的領(lǐng)域中，高介電常數(shù)指的是大于sio2的介電常數(shù)的介電常數(shù)(也就是大于3.9)。

詞語(yǔ)“l(fā)ow-k”是指低介電常數(shù)。在半導(dǎo)體裝置結(jié)構(gòu)和制造流程的領(lǐng)域中，低介電常數(shù)指的是小于sio2的介電常數(shù)的介電常數(shù)(也就是低于3.9)。

術(shù)語(yǔ)“接觸”是指為了從不同水平的導(dǎo)線電性連接導(dǎo)體的結(jié)構(gòu)。在此領(lǐng)域中這些術(shù)語(yǔ)有時(shí)候被用于形容絕緣體中的開口，而這開口是尚未完成的結(jié)構(gòu)，而且也用于形容完成后的結(jié)構(gòu)本身。因?yàn)槿绱怂员窘衣秲?nèi)容的“接觸”是指完成后的結(jié)構(gòu)，且“接觸孔(contacthole)”是指在一或多個(gè)絕緣層中的開口，結(jié)構(gòu)(即“接觸”)將會(huì)形成于開口中。

術(shù)語(yǔ)“標(biāo)稱(nominal)”此處是指用于元件或訊號(hào)的所欲的目標(biāo)、特性數(shù)值或參數(shù)，在產(chǎn)品的設(shè)計(jì)階段時(shí)已設(shè)定好，連同設(shè)定所欲的數(shù)值的上下限范圍。數(shù)值的范圍一般是因?yàn)橹瞥讨械妮p微變動(dòng)或公差(tolerances)。舉例來說但不意欲限制，電阻可被指定為具有10kω的標(biāo)稱值，這可被理解為代表說10kω加上或減去指定數(shù)值的某些百分比(例如+/-5％)。

用語(yǔ)“垂直(vertical)”此處用于表示名義上垂直于基板的表面。

根據(jù)本揭露內(nèi)容的各種實(shí)施方式，提供一種晶體管，晶體管的柵極電極和源極/漏極的接觸之間的距離較寬。根據(jù)一實(shí)施方式，通過柵極電極上的側(cè)壁間隔件上方所形成的第二組側(cè)壁間隔件，造成較寬的距離。通過增加晶體管的柵極電極和源極/漏極接觸之間的距離，可降低電性短路或具傷害性的寄生效應(yīng)的風(fēng)險(xiǎn)。

圖1是半導(dǎo)體裝置100的剖面示意圖，半導(dǎo)體裝置100包含柵極電極104，柵極電極104圖案化于基板102上方。需要注意的是柵極電極104將會(huì)配置于介電材料上，此介電材料(例如氧化物)配置于柵極電極104和基板102之間，但在此為了減少附圖的復(fù)雜度而未顯示此層。半導(dǎo)體裝置100還包含硬遮罩106，硬遮罩106圖案化于柵極電極104上，以及沿著柵極電極104及硬遮罩106的側(cè)壁配置的側(cè)壁間隔件108。

側(cè)壁間隔件108可用于分隔柵極電極104及突起的源極/漏極(s/d)區(qū)域116。可磊晶生長(zhǎng)突起的s/d區(qū)域116。場(chǎng)氧化(fieldoxide)區(qū)域(未顯示)可存在于半導(dǎo)體裝置100左端和右端的基板102內(nèi)以便使半導(dǎo)體裝置100與任一相鄰的裝置電性絕緣。側(cè)壁間隔件108可用于傳統(tǒng)的方式，在蝕刻出接觸孔的期間保護(hù)柵極電極104，蝕刻出接觸孔時(shí)會(huì)穿過一或多個(gè)絕緣層110及112。在蝕刻之后，使用接觸材料114填充接觸孔以形成下達(dá)突起區(qū)域116的導(dǎo)電通道。

如圖1中標(biāo)示為d1的雙端箭頭，柵極電極104和接觸材料114之間的距離可小至約3nm。當(dāng)蝕刻接觸孔時(shí)并未對(duì)準(zhǔn)而且接觸材料114最終和側(cè)壁間隔件接觸，或和側(cè)壁間隔件僅有幾納米的距離，這么短的距離會(huì)造成問題。寄生效應(yīng)可能引起金屬柵極104和接觸材料114之間的串?dāng)_(crosstalk)或在極端情況下導(dǎo)致短路。為了繼續(xù)減小半導(dǎo)體裝置的尺寸，必須解決柵極電極和接觸之間減小的間距。

圖2a為根據(jù)本揭露內(nèi)容一實(shí)施方式的半導(dǎo)體裝置200的剖面示意圖，此半導(dǎo)體裝置200能解決上述間距的問題。半導(dǎo)體裝置200可為平面金屬氧化物半導(dǎo)體場(chǎng)效晶體管(mosfet)或鰭式場(chǎng)效晶體管(finfet)。半導(dǎo)體裝置200包含柵極電極204，此柵極電極204圖案化于基板202上方。如同結(jié)合圖1所述，柵極電極204將具有介電材料(例如氧化物)位于柵極電極204和基板202之間，但在此并未顯示此層是為了減少繪示的復(fù)雜性。

基板202可為硅基板?？商娲兀?02可包含：另一基礎(chǔ)半導(dǎo)體，例如鍺；化合物半導(dǎo)體包含碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；合金半導(dǎo)體包含鍺化硅(sige)、磷砷化鎵(gaasp)、砷化銦鋁(alinas)、砷化鋁鎵(algaas)、砷化銦鎵(gainas)、磷化銦鎵(gainp)、及/或砷磷化銦鎵(gainasp)；或其組合。在一實(shí)施方式中，基板202為絕緣體上覆半導(dǎo)體(semiconductoroninsulator,soi)。柵極電極202可表示為一或多個(gè)圖案化的導(dǎo)體層，作為半導(dǎo)體裝置200的柵極電極。舉例來說，柵極電極204可為多晶硅、或可包含p型或n型功函數(shù)金屬。柵極金屬204可包含p型功函數(shù)金屬，例示性的p型功函數(shù)金屬包含氮化鈦(tin)、氮化鉭(tan)、釕(ru)、鉬(mo)、鋁(al)、氮化鎢(wn)、二硅化鋯(zrsi2)、二硅化鉬(mosi2)、二硅化鉭(tasi2)、二硅化鎳(nisi2)、其他適當(dāng)?shù)膒型功函數(shù)金屬、或其組合。柵極金屬204可包含n型功函數(shù)金屬，例示性的n型功函數(shù)金屬包含鈦(ti)、銀(ag)、鋁化鉭(taal)、碳鋁化鉭(taalc)、氮鋁化鈦(tialn)、碳化鉭(tac)、氮碳化鉭(tacn)、氮硅化鉭(tasin)、錳(mn)、鋯(zr)、其他適當(dāng)?shù)膎型功函數(shù)金屬、或其組合。

根據(jù)一實(shí)施方式，第一組的側(cè)壁間隔件206形成于柵極電極204的側(cè)壁上。側(cè)壁間隔件206可為任一電性絕緣材料。例如，側(cè)壁間隔件206由氧化硅、氮化硅、高介電常數(shù)(high-k)介電材料、或低介電常數(shù)(low-k)介電材料組成。在圖2a中，側(cè)壁間隔件206的全寬(fullwidth)標(biāo)示為w1。在一實(shí)施方式中，側(cè)壁間隔件206的寬度w1介于約3nm至約20nm之間。

半導(dǎo)體裝置200也包含突起的源極/漏極(s/d)區(qū)域208。突起的源極/漏極(s/d)區(qū)域208包含磊晶生長(zhǎng)材料。如果是n型通道的場(chǎng)效晶體管，磊晶生長(zhǎng)材料可包含碳化硅(sic)、磷摻雜硅(sip)、或磷摻雜碳化硅(sicp)。如果是p型通道的場(chǎng)效晶體管，磊晶生長(zhǎng)材料可包含鍺化硅(sige)、或硼摻雜鍺化硅(sigeb)?？商娲?，s/d區(qū)域可包含基板202中使用n型或p型摻質(zhì)高度摻雜的區(qū)域。例示性的n型摻質(zhì)包含磷或砷而例示性的p型摻質(zhì)包含硼。

根據(jù)一實(shí)施方式，沉積并平坦化第一絕緣層210進(jìn)而曝露柵極電極204。第一絕緣層210可為任意數(shù)量的電性絕緣材料，例如氧化硅、氮化硅、高介電常數(shù)或低介電常數(shù)介電材料。根據(jù)一實(shí)施方式，第二柵極電極212及第二組側(cè)壁間隔件214圖案化于平坦化后的第一絕緣層210的表面上。在執(zhí)行蝕刻制程以減少第二柵極電極212的厚度前，側(cè)壁間隔件214可形成于第二柵極電極212的側(cè)壁上。第二柵極212最終的厚度可介于約0nm至10nm。絕緣間隔件214可包含類似于側(cè)壁間隔件206的材料，而第二柵極電極212可包含和柵極電極204類似的材料。在一實(shí)例中，第二柵極電極212包含鎢。

在圖2a中，側(cè)壁間隔件214具有標(biāo)示為w2的全寬。在一實(shí)施方式中，側(cè)壁間隔件214的寬度w2介于約5nm至20nm。在一實(shí)施方式中，側(cè)壁間隔件214的高度介于約5nm至20nm。根據(jù)一實(shí)施方式，側(cè)壁間隔件214的寬度等于或大于側(cè)壁間隔件206的寬度。

接觸218填充接觸孔，接觸孔的形成是通過蝕刻穿過第二絕緣層216及穿過第一絕緣層210以曝露突起的s/d區(qū)域208。因此，接觸218電性連接突起的s/d區(qū)域208。第二絕緣層216的材料可和第一絕緣層210相同。根據(jù)一實(shí)施方式，側(cè)壁間隔件214選用的材料不同于第一絕緣層210和第二絕緣層216選用的材料，這樣蝕刻穿過第一絕緣層210及第二絕緣層216的蝕刻速率實(shí)質(zhì)上大于蝕刻穿過側(cè)壁間隔件214的蝕刻速率。

如圖2a所示，蝕刻接觸孔不會(huì)蝕刻(或以實(shí)質(zhì)上較慢的速率蝕刻)側(cè)壁間隔件214，所以即使當(dāng)蝕刻未對(duì)準(zhǔn)時(shí)，接觸218和柵極電極204間隔距離為d2。根據(jù)一實(shí)施方式，在圖1繪示的傳統(tǒng)制程中，距離d2大于距離d1。

圖2b繪示半導(dǎo)體裝置的俯視圖，此半導(dǎo)體裝置具有第一鰭式場(chǎng)效晶體管201及第二鰭式場(chǎng)效晶體管203。在一實(shí)施方式中，圖2a為沿著圖2b中繪示的鰭板長(zhǎng)度(線段a-a’)的剖面示意圖。因此，鰭式場(chǎng)效晶體管201包含許多和圖2a中的結(jié)構(gòu)相同的標(biāo)示，包含側(cè)壁間隔件206、s/d區(qū)域208、第二柵極電極212(覆蓋柵極電極204)、側(cè)壁間隔件214及接觸218。這些各式的元件圖案化于鰭板區(qū)域205上方，鰭板區(qū)域205于基板202上方延伸。

圖3a至圖3f提供例示性制造半導(dǎo)體裝置300的制程流程。一旦完成此制造制程，半導(dǎo)體裝置300可和半導(dǎo)體裝置200相同。為了清楚表達(dá)，某些步驟被省略，且應(yīng)當(dāng)理解其他材料層或圖案化的特征可為半導(dǎo)體裝置300的一部分，但為了清楚起見并未顯示。各種繪示于制程流程的特征可能未按比例繪示。半導(dǎo)體裝置300可為平面場(chǎng)效晶體管或鰭式場(chǎng)效晶體管。

圖3a繪示根據(jù)一實(shí)施方式，在圖案化導(dǎo)電層后形成第一柵極圖案304于基板302上方。如前文所述，介電層位于第一柵極圖案304和基板302之間，但未在附圖中顯示?？墒褂萌我灰阎奈g刻技術(shù)，例如濕式蝕刻制程、干式蝕刻制程或掀離(lift-off)制程形成第一柵極圖案304。第一柵極圖案304可為單一導(dǎo)電材料、或不同導(dǎo)電材料層的堆疊。

圖3b繪示根據(jù)一實(shí)施方式，第一側(cè)壁間隔件306形成于第一柵極圖案的側(cè)壁旁或突起的s/d區(qū)域旁。虛線繪示沉積的材料層，之后利用回蝕形成側(cè)壁間隔件306于第一柵極圖案304的側(cè)壁上。在此例示性的實(shí)施方式中，沉積和蝕刻發(fā)生于形成突起的s/d區(qū)域308之前。絕緣間隔件306可為任一適當(dāng)?shù)慕殡姴牧?。舉例來說，側(cè)壁間隔件306可為氧化硅、氮化硅、高介電常數(shù)介電質(zhì)、或低介電常數(shù)介電質(zhì)。

在形成側(cè)壁間隔件306之后，可使用任意各種已知的技術(shù)形成突起的s/d區(qū)域308。例如，突起的s/d區(qū)域308可包含n型摻雜或p型摻雜的磊晶生長(zhǎng)鍺化硅。主動(dòng)區(qū)域308可為部分的基板302，此部分的基板302使用電漿摻雜制程或離子布植制程更重地?fù)诫sn型摻質(zhì)或p型摻質(zhì)。根據(jù)一實(shí)施方式，突起的s/d區(qū)域308形成于第一側(cè)壁間隔件306旁。突起的s/d區(qū)域308可作為用于半導(dǎo)體裝置300的源極和漏極。

圖3c繪示根據(jù)一實(shí)施方式，沉積和平坦化后的第一絕緣層310，并進(jìn)一步繪示形成第二導(dǎo)電層以成為第二柵極圖案312?？沙练e第一絕緣層覆蓋第一柵極圖案304及第一側(cè)壁間隔件306，之后研磨第一絕緣層直到曝露第一柵極圖案304的頂面。根據(jù)一實(shí)施方式，研磨第一絕緣層310形成平坦化表面311，更多的結(jié)構(gòu)可形成于平坦化表面311上?？墒褂美拘缘募夹g(shù)如化學(xué)機(jī)械研磨(chemicalmechanicalpolishing,cmp)制程執(zhí)行此研磨制程。第一絕緣層310可為任意數(shù)量的電性絕緣材料，例如氧化硅、氮化硅或低介電常數(shù)介電材料。

根據(jù)一實(shí)施方式，第二導(dǎo)電層沉積于平坦化的平面311上方且被圖案化以形成第二柵極圖案312于第一柵極圖案304上方。第二柵極圖案312可和第一柵極圖案304電性接觸。第二柵極圖案312起初的厚度可介于5nm至20nm。舉例來說，第二柵極圖案312可為鎢、氮化鉭或氮化鈦。

圖3d繪示根據(jù)一實(shí)施方式，第二側(cè)壁間隔件314形成于第二柵極圖案312的側(cè)壁上。虛線繪示沉積的材料層，此沉積的材料層之后被回蝕以形成側(cè)壁間隔件314于第二柵極圖案312的側(cè)壁上。絕緣間隔件314可為任一已知的介電材料。例如，側(cè)壁間隔件314可為氧化硅、氮化硅、高介電常數(shù)介電質(zhì)、或低介電常數(shù)介電質(zhì)。在一實(shí)施方式中，側(cè)壁間隔件314及側(cè)壁間隔件306為相同的材料。

如圖3d所示，絕緣間隔件314可位于側(cè)壁間隔件306上方。根據(jù)一實(shí)施方式，側(cè)壁間隔件314的寬度等于或大于側(cè)壁間隔件306的寬度。側(cè)壁間隔件314的寬度可比側(cè)壁間隔件306更寬10％至100％，或比側(cè)壁間隔件306更寬50％至75％。側(cè)壁間隔件314的各寬度和高度可介于約5nm至20nm。

圖3e繪示根據(jù)一實(shí)施方式，沉積及平坦化后的第二絕緣層316。第二絕緣層316可沉積于第二柵極圖案312及側(cè)壁間隔件314上方，之后以類似于第一絕緣層310的方式研磨。第二絕緣層316可為任意數(shù)量的電性絕緣材料，例如氧化硅、氮化硅、或低介電常數(shù)介電材料。在一實(shí)例中，第一絕緣層310及第二絕緣層316為相同材料。在一實(shí)例中，第一側(cè)壁間隔件306及第二側(cè)壁間隔件314的材料不同于第一絕緣層310及第二絕緣層316兩者的材料，為了提供絕緣層和側(cè)壁間隔件之間的蝕刻選擇性。根據(jù)一實(shí)施方式，在研磨第二絕緣層316之后，第二絕緣層316的厚度大于或等于側(cè)壁間隔件314的高度。

根據(jù)一實(shí)施方式，可蝕刻第二柵極圖案312至最終厚度，最終厚度介于0nm至10nm。根據(jù)一實(shí)施方式，可選擇第二柵極圖案312最終的厚度來調(diào)整導(dǎo)電柵極堆疊的電阻，此導(dǎo)電柵極堆疊由第一柵極圖案304和第二柵極圖案312組成。由第一柵極圖案304及第二柵極圖案312組成的柵極堆疊的整體電阻取決于第一柵極圖案304和第二柵極圖案312的各材料的電阻值，以及第一柵極圖案304和第二柵極圖案312的厚度。

圖3f繪示根據(jù)一實(shí)施方式，蝕刻出接觸孔并以接觸材料318填充接觸孔的步驟。進(jìn)行蝕刻接觸孔穿過第二絕緣層316及第一絕緣層310以曝露突起的s/d區(qū)域308。在一實(shí)施方式中，蝕刻接觸孔時(shí)穿過第一絕緣層310及第二絕緣層316的蝕刻速率實(shí)質(zhì)上快于穿過側(cè)壁間隔件314的蝕刻速率。通過這種方式，即使用于定義接觸孔的圖案化光阻未對(duì)準(zhǔn)(使側(cè)壁間隔件314在蝕刻期間曝露)，側(cè)壁間隔件314也不會(huì)明顯地被蝕刻。在一實(shí)施方式中，蝕刻接觸孔會(huì)曝露至少部分的側(cè)壁間隔件314。

接觸材料318填充接觸孔，此接觸孔是通過接觸孔蝕刻制程而形成。接觸孔材料318用于電性接觸突起的s/d區(qū)域308。由于更寬的側(cè)壁間隔件314，和傳統(tǒng)裝置相比，接觸材料318和第一柵極圖案304之間維持更大的距離。

圖4a至圖4b是根據(jù)一實(shí)施方式提供說明形成半導(dǎo)體裝置的方法400的流程圖，例如形成半導(dǎo)體裝置200或半導(dǎo)體裝置300?？梢岳斫獾氖牵~外的操作可以提供在方法400之前、期間或之后，而且某些下述的操作能被取代或刪除，作為方法的額外實(shí)施方式。

方法400起始于操作402，其中將第一導(dǎo)電層圖案化于基板上方以形成第一柵極圖案。柵極介電層(或?qū)佣询B)被包含于第一柵極圖案和基板之間。第一柵極圖案可為單一材料，或包含導(dǎo)電材料層的堆疊。

方法400繼續(xù)進(jìn)行操作404，其中一組第一側(cè)壁間隔件形成于第一柵極圖案的側(cè)壁上?？墒褂没匚g制程，其中均厚沉積(blanketdeposit)材料層并蝕刻直到此材料只留在結(jié)構(gòu)的側(cè)壁上以形成第一側(cè)壁間隔件。第一側(cè)壁間隔件可為任意數(shù)量的電性絕緣材料，例如(但不限于)氧化硅及氮化硅。

方法400繼續(xù)進(jìn)行操作406，其中摻雜的s/d區(qū)域形成于基板上或基板中。s/d區(qū)域可包含n型摻雜或p型摻雜的磊晶生長(zhǎng)鍺化硅。s/d區(qū)域也可為部分的基板，此部分的基板302使用電漿摻雜制程或離子布植制程更重地?fù)诫sn型摻質(zhì)或p型摻質(zhì)。s/d區(qū)域308可形成于第一側(cè)壁間隔件旁。

方法400繼續(xù)進(jìn)行操作408，其中沉積第一絕緣層。根據(jù)一實(shí)施方式，第一絕緣層覆蓋第一柵極圖案及第一側(cè)壁間隔件。第一絕緣層可為任意數(shù)量的電性絕緣材料，例如(但不限于)氧化硅及氮化硅。在一實(shí)施方式中，第一絕緣層的材料和第一側(cè)壁間隔件不同。

方法400繼續(xù)進(jìn)行操作410，其中根據(jù)一實(shí)施方式研磨第一絕緣層的頂面以形成平感化的表面?？裳心サ谝唤^緣層直到曝露第一柵極圖案的表面。在一實(shí)施方式中，平坦化的表面只需要足夠平滑以繼續(xù)堆疊結(jié)構(gòu)于平坦化的表面上，而不會(huì)由于表面的粗糙度而受到阻礙。

方法400繼續(xù)進(jìn)行操作412，其中第二導(dǎo)電層沉積于平坦化的表面且被圖案化以形成第二柵極圖案。將第二柵極圖案圖案化以位于第一柵極圖案的上面。第二柵極圖案可電性導(dǎo)電連接第一柵極圖案。在一實(shí)施方式中，第二柵極圖案形成于第一柵極圖案的上方而不需圖案化材料層。

方法400繼續(xù)進(jìn)行操作414，其中一組第二側(cè)壁間隔件形成于第二柵極圖案的側(cè)壁上?？墒褂没匚g制程形成第二側(cè)壁間隔件，其中均厚沉積材料層并蝕刻直到此材料只留在結(jié)構(gòu)的側(cè)壁上。第二側(cè)壁間隔件可為任意數(shù)量的電性絕緣材料，例如氧化硅、氮化硅、高介電常數(shù)介電質(zhì)或低介電常數(shù)介電質(zhì)材料。根據(jù)一實(shí)施方式，第二側(cè)壁間隔件的寬度等于或大于第一側(cè)壁間隔件的寬度。

根據(jù)圖4a至圖4b，方法400繼續(xù)進(jìn)行操作416，其中執(zhí)行蝕刻制程減少第二柵極圖案的厚度?？晌g刻第二柵極圖案，最終的厚度介于0nm至10nm?？蛇x擇第二柵極圖案的厚度以調(diào)整柵極堆疊的電阻，此柵極堆疊包含第一柵極圖案和第二柵極圖案。在某些實(shí)施方式中，不執(zhí)行蝕刻第二柵極圖案的步驟。

方法400繼續(xù)進(jìn)行操作418，其中沉積第二絕緣層。根據(jù)一實(shí)施方式，第二絕緣層覆蓋第二柵極圖案及第二側(cè)壁間隔件。第二絕緣層的厚度可為至少等于或大于第二側(cè)壁間隔件的高度。第二絕緣層可為任意數(shù)量的電性絕緣材料，例如氧化硅、氮化硅、高介電常數(shù)介電質(zhì)或低介電常數(shù)介電材料。在一實(shí)施方式中，第二絕緣層也可為和第一絕緣層相同的材料。

方法400繼續(xù)進(jìn)行操作420，其中將接觸孔蝕刻至穿過第一絕緣層和第二絕緣層?？蓤?zhí)行蝕刻接觸孔以曝露基板中的主動(dòng)區(qū)域。在一實(shí)施方式中，蝕刻接觸孔穿過第一絕緣層和第二絕緣層的蝕刻速率實(shí)質(zhì)上快于穿過第二側(cè)壁間隔件的蝕刻速率。在一實(shí)施方式中，蝕刻出接觸孔以曝露至少部分的第二側(cè)壁間隔件。

方法400繼續(xù)進(jìn)行操作422，其中使用導(dǎo)電接觸材料填充接觸孔。接觸孔材料導(dǎo)電接觸基板中的主動(dòng)區(qū)域。接觸材料可為任一已知用于連接基板中的主動(dòng)區(qū)域的導(dǎo)電材料。例示性的接觸材料包含鎢及金屬合金。因?yàn)榈诙?cè)壁間隔件的存在，相較于傳統(tǒng)設(shè)計(jì)，接觸材料和第一柵極圖案分隔得更遠(yuǎn)。這有助于減少電性短路的風(fēng)險(xiǎn)或第一柵極圖案和接觸材料之間有害的寄生效應(yīng)。

圖5是根據(jù)一實(shí)施方式提供說明形成半導(dǎo)體裝置的方法500的流程圖，例如半導(dǎo)體裝置200或半導(dǎo)體裝置300?？梢岳斫獾氖牵~外的操作可以提供在方法400之前、期間或之后，而且某些下述的操作能被取代或刪除，作為方法的額外實(shí)施方式。

方法500起始于操作502，其中將導(dǎo)電層圖案化以形成柵極圖案。根據(jù)一實(shí)施方式，柵極圖案形成于現(xiàn)有的柵極圖案上方。柵極圖案可電性導(dǎo)電接觸現(xiàn)有的柵極圖案?，F(xiàn)有的柵極圖案位于基板上方。

方法500繼續(xù)進(jìn)行操作504，其中側(cè)壁間隔件形成于柵極圖案的側(cè)壁上?？墒褂没匚g制程形成側(cè)壁間隔件，其中均厚沉積材料層并蝕刻直到此材料只留在結(jié)構(gòu)的側(cè)壁上。側(cè)壁間隔件可為任意數(shù)量的電性絕緣材料，例如(但不限于)氧化硅及氮化硅。在一實(shí)施方式中，側(cè)壁間隔件位于先前形成的側(cè)壁間隔件的上方，此側(cè)壁間隔件位于現(xiàn)有柵極圖案的側(cè)壁上。

方法500繼續(xù)進(jìn)行操作506，其中沉積絕緣層。根據(jù)一實(shí)施方式，絕緣層覆蓋柵極圖案及側(cè)壁間隔件。絕緣層的厚度可至少等于或大于側(cè)壁間隔件的高度。絕緣層可為任意數(shù)量的電性絕緣材料，例如氧化硅、氮化硅或高介電常數(shù)介電材料。在一實(shí)施方式中，絕緣層的材料不同于側(cè)壁間隔件。

方法500繼續(xù)進(jìn)行操作508，其中將接觸孔蝕刻穿過絕緣層并穿過位于絕緣層底下的第二絕緣層?？晌g刻接觸孔以曝露s/d區(qū)域。在一實(shí)施方式中，蝕刻接觸孔穿過絕緣層的蝕刻速率實(shí)質(zhì)上快于穿過側(cè)壁間隔件的蝕刻速率。在一實(shí)施方式中，將接觸孔蝕刻曝露出至少部分的側(cè)壁間隔件。

方法500繼續(xù)操作510，其中使用一或多種電性導(dǎo)電材料填充接觸孔。根據(jù)一實(shí)施方式，接觸電性接觸基板中的s/d區(qū)域。接觸材料可為任一已知導(dǎo)電材料，用于接觸基板中的s/d區(qū)域。例示性的接觸材料包含鎢及金屬合金。由于側(cè)壁間隔件的存在，相較于傳統(tǒng)設(shè)計(jì)，接觸材料和現(xiàn)有的柵極圖案間隔較遠(yuǎn)。這有助于減少電性短路的風(fēng)險(xiǎn)及現(xiàn)有閘及圖案和接觸材料間的有害寄生效應(yīng)。

在一實(shí)施方式中，半導(dǎo)體裝置包含晶體管的第一導(dǎo)電圖柵極圖案、沿著柵極圖案?jìng)?cè)壁的第一側(cè)壁間隔件、和側(cè)壁間隔件接觸并具有平坦化頂面的第一絕緣層、以及形成于第一絕緣層的平坦化頂面上的第二側(cè)壁間隔件。第二側(cè)壁間隔件可形成于第一側(cè)壁間隔件的上方。第二側(cè)壁間隔件的寬度等于或大于第一側(cè)壁間隔件的寬度。

在某些實(shí)施例中，半導(dǎo)體裝置還包含第二導(dǎo)電柵極圖案形成于第一柵極圖案上方，其中第二側(cè)壁間隔件沿著第二柵極圖案的側(cè)壁配置。

在某些實(shí)施例中，第二柵極圖案包含鎢。

在某些實(shí)施例中，第二柵極圖案的厚度小于第二側(cè)壁間隔件的高度。

在某些實(shí)施例中，第二柵極圖案的厚度介于0～10nm。

在某些實(shí)施例中，半導(dǎo)體裝置還包含第二絕緣層配置于第一絕緣層上方，其中第二絕緣層的厚度大于或等于第二側(cè)壁間隔件的高度。

在某些實(shí)施例中，第一側(cè)壁間隔件和第二側(cè)壁間隔件各包含不同于第一絕緣層和第二絕緣層的材料。

在某些實(shí)施例中，半導(dǎo)體裝置還包含導(dǎo)電接觸，此導(dǎo)電接觸形成于接觸孔內(nèi)，此接觸孔是被蝕刻穿過第一絕緣層和第二絕緣層，其中導(dǎo)電接觸電性接觸摻雜的主動(dòng)區(qū)域，此摻雜的主動(dòng)區(qū)域至少部分位于基板內(nèi)并鄰近第一側(cè)壁間隔件。

在某些實(shí)施例中，配置接觸使此接觸實(shí)體鄰接至少部分的第二側(cè)壁間隔件。

在某些實(shí)施例中，第二側(cè)壁間隔件的寬度介于3～20nm。

在某些實(shí)施例中，第二側(cè)壁間隔件的高度介于3～20nm。

半導(dǎo)體裝置可還包含第二絕緣層配置于第一絕緣層上方。第二絕緣層的厚度可等于或大于第二側(cè)壁間隔件的高度。接觸可延伸穿過第一絕緣層和第二絕緣層以電性接觸摻雜的s/d區(qū)域。摻雜的s/d區(qū)域可位于第一側(cè)壁間隔件旁。在一實(shí)例中，接觸實(shí)體接觸至少部分的第二側(cè)壁間隔件。

在另一實(shí)施方式中，半導(dǎo)體裝置的制造方法包含形成第二導(dǎo)電柵極圖案于先前形成的第一導(dǎo)電柵極圖案上方，以及形成側(cè)壁間隔件于第二導(dǎo)電柵極圖案的側(cè)壁上。第二側(cè)壁間隔件形成于先前形成的第一側(cè)壁間隔件上，第一側(cè)壁間隔件位于第一導(dǎo)電柵極圖案的側(cè)壁上。側(cè)壁間隔件的寬度等于或大于先前圖案化的側(cè)壁間隔件。

在某些實(shí)施例中，制造方法還包含蝕刻第二導(dǎo)電柵極圖案，使其最終厚度小于第一側(cè)壁間隔件的高度。

在某些實(shí)施例中，制造方法還包含沉積絕緣層于第二導(dǎo)電柵極圖案及第一側(cè)壁間隔件的上方，其中絕緣層的厚度大于第一側(cè)壁間隔件的高度。

在某些實(shí)施例中，制造方法還包含蝕刻出接觸孔，穿過絕緣層和穿過絕緣層下方的先前沉積的絕緣層以曝露基板上摻雜的主動(dòng)區(qū)域。

在某些實(shí)施例中，此蝕刻曝露至少部分的第一側(cè)壁間隔件。

在又一實(shí)施方式中，基板上的半導(dǎo)體裝置的制造方法包含圖案化第一導(dǎo)電柵極層以形成第一柵極圖案；形成第一側(cè)壁間隔件于第一柵極圖案的側(cè)壁上；沉積第一絕緣層于第一導(dǎo)電柵極層及第一側(cè)壁間隔件上方；研磨第一絕緣層的頂面；形成第二柵極圖案對(duì)準(zhǔn)第一柵極圖案上方；形成第二側(cè)壁間隔件于第二柵極圖案的側(cè)壁上，其中第二側(cè)壁間隔件的寬度等于或大于第一側(cè)壁間隔件的寬度。

在某些實(shí)施例中，制造方法還包含蝕刻第二柵極圖案，使其最終厚度小于第二側(cè)壁間隔件的高度。

在某些實(shí)施例中，制造方法還包含沉積第二絕緣層于第二柵極圖案及第二側(cè)壁間隔件上方，其中第二絕緣層的厚度大于或小于第二側(cè)壁間隔件的高度。

在某些實(shí)施例中，制造方法還包含蝕刻接觸孔穿過第一絕緣層和第二絕緣層以曝露基板上摻雜的主動(dòng)區(qū)域，其中此蝕刻曝露出至少部分的第二側(cè)壁間隔件。

應(yīng)當(dāng)理解的是實(shí)施方式的描述而非摘要是為了解釋專利范圍。摘要部分可以闡述本發(fā)明人所設(shè)想的本揭露內(nèi)容中一個(gè)或多個(gè)但不是全部的例示性實(shí)施方式，且因此不意欲以任何方式限制本揭露內(nèi)容和所附的專利范圍。

前述描述的特定實(shí)施例將完全揭示本揭露內(nèi)容的概括性質(zhì)，其他人可以從本揭露內(nèi)容的一般概念中，透過應(yīng)用本領(lǐng)域技術(shù)內(nèi)的知識(shí)輕易地修改及/或更改各種應(yīng)用，例如上述的特定實(shí)施例，而無需過度實(shí)驗(yàn)。因此，基于本揭露內(nèi)容提供的教示和指導(dǎo)，這樣的更動(dòng)和修改不脫離揭露的實(shí)施方式的同等構(gòu)造的意義及范圍。應(yīng)當(dāng)理解的是，本揭露內(nèi)容的措辭或術(shù)語(yǔ)是為了描述而非意欲限制，因此此術(shù)語(yǔ)或措辭是由本領(lǐng)域熟悉技術(shù)者根據(jù)教示及指導(dǎo)來解釋。

本揭露內(nèi)容的廣度和范疇不應(yīng)受到任何上述例示性的實(shí)施方式的限制，而是應(yīng)當(dāng)僅根據(jù)所附專利范圍及其同等構(gòu)造來定義。