技術(shù)特征：

技術(shù)總結(jié)
本公開(kāi)涉及半導(dǎo)體器件及其制造方法。其中MISFET形成為包括：共摻雜層，形成在襯底之上并且具有n型半導(dǎo)體區(qū)域和p型半導(dǎo)體區(qū)域；以及柵電極，經(jīng)由柵極絕緣膜形成在共摻雜層之上。共摻雜層包含的p型雜質(zhì)Mg的量大于n型雜質(zhì)Si的量。因此，通過(guò)源于p型雜質(zhì)(這里為Mg)的載體(空穴)來(lái)取消源于共摻雜層中的n型雜質(zhì)(這里為Si)的載體(電子)，從而允許將共摻雜層用作p型半導(dǎo)體區(qū)域。通過(guò)將氫引入共摻雜層中的將要形成有n型半導(dǎo)體區(qū)域的區(qū)域來(lái)滅活Mg，從而使得該區(qū)域用作n型半導(dǎo)體區(qū)域。通過(guò)如此將氫引入到共摻雜層，可以在同一層中形成p型半導(dǎo)體區(qū)域和n型半導(dǎo)體區(qū)域。

技術(shù)研發(fā)人員：中山達(dá)峰;宮本廣信;岡本康宏
受保護(hù)的技術(shù)使用者：瑞薩電子株式會(huì)社
技術(shù)研發(fā)日：2016.12.14
技術(shù)公布日：2017.07.04