技術(shù)特征：

技術(shù)總結(jié)
一種半導體結(jié)構(gòu)包括：襯底，包括層間電介質(zhì)(ILD)和設(shè)置在該ILD上方的硅層，其中ILD包括設(shè)置在其中的導電結(jié)構(gòu)；設(shè)置在硅層上方的介電層；以及導電插塞，該導電插塞與導電結(jié)構(gòu)電連接并且從介電層延伸穿過硅層至ILD，其中，導電插塞具有從介電層延伸至ILD的長度和沿該長度基本上一致的寬度。本發(fā)明實施例涉及一種半導體結(jié)構(gòu)及其制造方法。

技術(shù)研發(fā)人員：周世培;盧禎發(fā);盧玠甫;杜友倫;蔡嘉雄
受保護的技術(shù)使用者：臺灣積體電路制造股份有限公司
技術(shù)研發(fā)日：2016.12.08
技術(shù)公布日：2017.07.18