本發(fā)明涉及一種半導(dǎo)體裝置。

背景技術(shù)：

以往，將igbt(insulatedgatebipolartransistor，絕緣柵雙極型晶體管)芯片和具有內(nèi)部寄生二極管的mosfet(metal-oxide-semiconductorfield-effecttransistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)芯片電連接，從而將igbt、mosfet以及二極管并聯(lián)連接(例如，參考專利文獻(xiàn)1)。另外，已知具有igbt和fwd(freewheelingdiode，續(xù)流二極管)的rc-igbt(逆導(dǎo)型igbt)(例如，參考專利文獻(xiàn)2)。進(jìn)一步地，已知在igbt區(qū)和fwd區(qū)之間設(shè)有邊界區(qū)(例如，參考專利文獻(xiàn)3)。另外，已知在igbt區(qū)和fwd區(qū)之間設(shè)有具有絕緣體的溝槽(例如，參考專利文獻(xiàn)4)。進(jìn)一步地，已知在元件區(qū)和終端部之間，設(shè)有隨著從元件區(qū)朝向終端部，深度分階段地變淺的p型和n型柱狀區(qū)(例如，參考專利文獻(xiàn)5)。

現(xiàn)有技術(shù)文獻(xiàn)

專利文獻(xiàn)

專利文獻(xiàn)1：日本特開平04-354156號公報(bào)

專利文獻(xiàn)2：日本特開2012-142537號公報(bào)

專利文獻(xiàn)3：日本特開2014-056942號公報(bào)

專利文獻(xiàn)4：日本特開2002-314082號公報(bào)

專利文獻(xiàn)5：日本特開2007-335844號公報(bào)

技術(shù)實(shí)現(xiàn)要素：

技術(shù)問題

目前，要求在一塊半導(dǎo)體芯片內(nèi)，將mosfet區(qū)、fwd區(qū)以及igbt區(qū)電連接且并聯(lián)連接而設(shè)置。當(dāng)mosfet區(qū)為超結(jié)(superjunction)(以下省略記載為sj)型mosfet時(shí)，與非sj型mosfet相比為高耐壓。但由于sj型mosfet的sj柱和與sj型mosfet鄰接的fwd區(qū)或igbt區(qū)的漂移區(qū)之間的雜質(zhì)濃度差，而使電場在sj柱和漂移區(qū)之間集中，產(chǎn)生雪崩電流。因此，當(dāng)將mosfet區(qū)、fwd區(qū)以及igbt區(qū)設(shè)置于一塊半導(dǎo)體芯片時(shí)，無法獲得高耐壓的半導(dǎo)體裝置。

因此，本發(fā)明提供一種用于通過緩和sj柱與漂移區(qū)之間的電場集中，而在一塊半導(dǎo)體芯片內(nèi)將mosfet區(qū)、fwd區(qū)以及igbt區(qū)電連接且并聯(lián)連接的最佳結(jié)構(gòu)。

技術(shù)方案

在本發(fā)明的第一形態(tài)中，具備半導(dǎo)體基板、超結(jié)型mosfet部、并列器件部和邊界部。超結(jié)型mosfet部可以具有第一柱和第二柱的重復(fù)結(jié)構(gòu)。第一柱和第二柱可以分別設(shè)置為從半導(dǎo)體基板的一個(gè)主表面?zhèn)认蛄硪恢鞅砻鎮(zhèn)妊由?。第一柱可以具有第一?dǎo)電型的雜質(zhì)。第二柱可以具有第二導(dǎo)電型的雜質(zhì)。并列器件部可以具有包括第二導(dǎo)電型的雜質(zhì)的漂移區(qū)。并列器件部可以在半導(dǎo)體基板以與超結(jié)型mosfet部分離而設(shè)置。邊界部可以在半導(dǎo)體基板并位于超結(jié)型mosfet部與并列器件部之間。邊界部可以至少具有一個(gè)第三柱。第三柱可以從一個(gè)主表面?zhèn)认蛄硪恢鞅砻鎮(zhèn)妊由?。第三柱可以具有第一?dǎo)電型的雜質(zhì)。第三柱的深度可以比第一柱和第二柱都淺。

邊界部可以在半導(dǎo)體基板的從超結(jié)型mosfet部朝向并列器件部的外側(cè)方向的不同位置具有多個(gè)第三柱。多個(gè)第三柱的深度可以隨著向外側(cè)方向推進(jìn)而逐漸變淺。

可以在多個(gè)第三柱的相鄰的第三柱之間具有第四柱。第四柱可以具有第二導(dǎo)電型的雜質(zhì)。第四柱的第二導(dǎo)電型的雜質(zhì)濃度可以為漂移區(qū)中的第二導(dǎo)電型的雜質(zhì)濃度以上。在多個(gè)第三柱中的第一導(dǎo)電型的雜質(zhì)濃度可以為漂移區(qū)中的第二導(dǎo)電型的雜質(zhì)濃度以上。

第四柱的深度可以比在外側(cè)方向的反方向上鄰接的第三柱的深度淺。第三柱可以具有突出區(qū)。突出區(qū)可以在第三柱的底部向外側(cè)方向突出。

突出區(qū)可以不與在外側(cè)方向上鄰接的第四柱接觸。

第四柱的深度可以與在外側(cè)方向上鄰接的第三柱的深度相等。

邊界部可以在外側(cè)方向的端部沿外側(cè)方向連續(xù)具有兩組相同深度的第三柱和第四柱。

超結(jié)型mosfet部可以在另一主表面?zhèn)冗€具備緩沖區(qū)。緩沖區(qū)可以具有第二導(dǎo)電型的雜質(zhì)。緩沖區(qū)的在邊界部側(cè)的端部位于與超結(jié)型mosfet部的距離邊界部最近的第一柱和第二柱分離的位置。

超結(jié)型mosfet部還可以具備基區(qū)、源區(qū)、源電極、表面區(qū)和第一分離溝槽?；鶇^(qū)可以位于第一柱與第二柱的重復(fù)結(jié)構(gòu)上?；鶇^(qū)可以具有第一導(dǎo)電型的雜質(zhì)。源區(qū)可以包括基區(qū)的最外表面的一部分。源區(qū)可以具有第二導(dǎo)電型的雜質(zhì)。源電極可以與源區(qū)電連接。源電極可以設(shè)置于基區(qū)上。表面區(qū)可以設(shè)于基區(qū)的最外表面且與源區(qū)不同的區(qū)域。表面區(qū)可以與設(shè)于基區(qū)上的源電極電連接。表面區(qū)可以具有比源區(qū)低的第二導(dǎo)電型的雜質(zhì)濃度。第一分離溝槽可以從表面區(qū)的一部分向下延伸。第一分離溝槽可以延伸到達(dá)第二柱和與第二柱鄰接的第一柱的邊界。

邊界部可以具備基區(qū)、表面區(qū)和第二分離溝槽?；鶇^(qū)可以從超結(jié)型mosfet部延伸而設(shè)置。表面區(qū)可以從超結(jié)型mosfet部延伸而設(shè)置。第二分離溝槽可以從表面區(qū)的一部分向下延伸而設(shè)置。第二分離溝槽可以設(shè)為延伸到達(dá)第三柱、第四柱以及相互鄰接的第三柱和第四柱的邊界中的任意一個(gè)。

并列器件部可以為續(xù)流二極管部和igbt部中的一個(gè)。

并列器件部可以為續(xù)流二極管部。半導(dǎo)體裝置還具備igbt部和耐壓結(jié)構(gòu)部。igbt部可以在從超結(jié)型mosfet部朝向續(xù)流二極管部的外側(cè)方向上與續(xù)流二極管部鄰接。耐壓結(jié)構(gòu)部可以在外側(cè)方向上與igbt部鄰接。超結(jié)型mosfet部、邊界部、續(xù)流二極管部和igbt部可以設(shè)置于一個(gè)半導(dǎo)體基板。

應(yīng)予說明，上述的發(fā)明概要沒有列舉本發(fā)明的所有必要特征。另外，這些特征組的重新組合也可構(gòu)成發(fā)明。

附圖說明

圖1為示出逆變器裝置400的例子的圖。

圖2為示出第一實(shí)施方式的半導(dǎo)體基板10的上表面的示意圖。

圖3為示出第一實(shí)施方式的a1-a2截面的示意圖。

圖4a為示出形成漏區(qū)29的階段的圖。

圖4b為示出形成漏區(qū)29和緩沖區(qū)28的階段的圖。

圖4c為示出形成漂移區(qū)110的第一級的n型和p型雜質(zhì)區(qū)的階段的圖。

圖4d為示出形成漂移區(qū)110的第三級的n型和p型雜質(zhì)區(qū)的階段的圖。

圖4e為示出形成漂移區(qū)110的第五級的n型和p型雜質(zhì)區(qū)，以及在最上面一級的漂移區(qū)110的整個(gè)面形成p型雜質(zhì)區(qū)的階段的圖。

圖4f為示出通過熱擴(kuò)散而形成基區(qū)22、重復(fù)結(jié)構(gòu)30和重復(fù)結(jié)構(gòu)60的階段的圖。

圖4g為示出sj型mosfet部20、邊界部50以及fwd部100的完成狀態(tài)的圖。

圖5的(a)為示出沒有邊界部50的情況的圖，圖5的(b)為示出有邊界部50的情況的圖。

圖6的(a)為示出沒有邊界部50的情況下的電位分布的圖，圖6的(b)為示出有邊界部50的情況下的電位分布的圖。

圖7的(a)為示出沒有邊界部50的情況下的電場分布的圖，圖7的(b)為示出有邊界部50的情況下的電場分布的圖。

圖8的(a)為示出有邊界部50的情況下的電場分布的圖，圖8的(b)為示出b1-b2處的電場強(qiáng)度的圖。

圖9為示出第二實(shí)施方式的a1-a2截面的示意圖。

圖10為示出第三實(shí)施方式的a1-a2截面的示意圖。

圖11為示出第四實(shí)施方式的a1-a2截面的示意圖。

圖12為示出第五實(shí)施方式的a1-a2截面的示意圖。

圖13為示出第六實(shí)施方式的a1-a2截面的示意圖。

圖14為示出第七實(shí)施方式的a1-a2截面的示意圖。

符號說明

10：半導(dǎo)體基板、12：一個(gè)主表面、14：另一主表面、16：外側(cè)方向、18：內(nèi)側(cè)方向、20：sj型mosfet部、22：基區(qū)、24：源區(qū)、25：發(fā)射區(qū)、26：表面區(qū)、28：緩沖區(qū)、29：漏區(qū)、30：重復(fù)結(jié)構(gòu)、32：p型柱、34：n型柱、36：第一分離溝槽、38：第二分離溝槽、40：柵溝槽、41：柵絕緣膜、42：柵電極、43：源電極、44：漏電極、46：層間絕緣膜、50：邊界部、56：fs層、58：n型層、59：集電層、60：重復(fù)結(jié)構(gòu)、62：p型柱、63：深度、64：n型柱、65：深度、66：突出區(qū)、81：絕緣膜、82：電極、90：支撐基板、91：外延層、92：區(qū)域、100：fwd部、110：漂移區(qū)、200：igbt部、250：耐壓結(jié)構(gòu)部、300：半導(dǎo)體裝置、400：逆變器裝置

具體實(shí)施方式

以下通過發(fā)明的實(shí)施方式對本發(fā)明進(jìn)行說明，但以下的實(shí)施方式并不對權(quán)利要求書所涉及的發(fā)明進(jìn)行限定。另外，在實(shí)施方式中說明的特征組合未必全部是發(fā)明的技術(shù)方案所必須的。

圖1為示出逆變器裝置400的例子的圖。本例的逆變器裝置400具有直流電源vcc、6個(gè)電路區(qū)塊cxy(x和y分別為1至3的自然數(shù))和負(fù)載a～c。電路區(qū)塊c11和c21串聯(lián)連接而構(gòu)成第一橋臂。同樣地，電路區(qū)塊c12和c22串聯(lián)連接而構(gòu)成第二橋臂，電路區(qū)塊c13和c23串聯(lián)連接而構(gòu)成第三橋臂。第一橋臂、第二橋臂和第三橋臂相互并聯(lián)連接。電路區(qū)塊c11、c12以及c13的漏極端子(d)和集電極端子(c)與vcc的正電位連接。電路區(qū)塊c21、c22以及c23的源極端子(s)和發(fā)射極端子(e)與vcc的負(fù)電位連接。

在本例中，在一個(gè)半導(dǎo)體基板10設(shè)有一個(gè)電路區(qū)塊cxy。各電路區(qū)塊cxy具備分別并聯(lián)連接的igbt部200、sj型mosfet部20和fwd部100。sj型mosfet部20的柵極(g)與igbt部200的柵極(g)相互電連接。在一個(gè)電路區(qū)塊cxy的柵極(g)輸入有來自外部的柵極信號sgxy。由此，柵極(g)被導(dǎo)通或被截止。也就是說，各電路區(qū)塊cxy被導(dǎo)通或被截止。

為了進(jìn)行說明，當(dāng)在一個(gè)橋臂中vcc的正電位側(cè)的cxy為導(dǎo)通，并且vcc的負(fù)電位側(cè)的cxy為截止時(shí)，記載該一個(gè)橋臂為h(high的縮寫)。與此相對，當(dāng)在一個(gè)橋臂中vcc的正電位側(cè)的cxy為截止，并且vcc的負(fù)電位側(cè)的cxy為導(dǎo)通時(shí)，記載該一個(gè)橋臂為l(low的縮寫)。在本例中，(第一橋臂、第二橋臂、第三橋臂)以(h、l、l)、(h、h、l)、(l、h、l)、(l、h、h)、(l、l、h)和(h、l、h)的順序變化，并且接下來返回至(h、l、l)。這樣，通過適當(dāng)?shù)貙⒏麟娐穮^(qū)塊cxy導(dǎo)通或截止，能夠利用直流電源vcc使三相交流的電流在負(fù)載a～c流通。

例如，在某個(gè)時(shí)刻，通過sg11將電路區(qū)塊c11導(dǎo)通，通過sg22將電路區(qū)塊c22導(dǎo)通，并通過sg23將電路區(qū)塊c23導(dǎo)通。這時(shí)，使電路區(qū)塊c21、c12和c13截止。由此，(第一橋臂、第二橋臂、第三橋臂)實(shí)現(xiàn)(h、l、l)。

另外例如，在其他時(shí)刻，通過sg11將電路區(qū)塊c11導(dǎo)通，通過sg12將電路區(qū)塊c12導(dǎo)通，并通過sg23將電路區(qū)塊c23導(dǎo)通。這時(shí)，使電路區(qū)塊c21、c22和c13截止。由此，(第一橋臂、第二橋臂、第三橋臂)實(shí)現(xiàn)(h、h、l)。

圖2為示出第一實(shí)施方式的半導(dǎo)體基板10的上表面的示意圖。本例的半導(dǎo)體基板10具有與x-y平面平行的一個(gè)主表面。本例的半導(dǎo)體裝置300形成于半導(dǎo)體基板。在本例中，半導(dǎo)體裝置300具有sj型mosfet部20、邊界部50、fwd部100、igbt部200和耐壓結(jié)構(gòu)部250。

本例的sj型mosfet部20設(shè)置于半導(dǎo)體基板10的中央部。邊界部50具有緩和sj型mosfet部20和并列器件部之間的電場集中的功能。另外，在sj型mosfet部20的±y方向上與sj型mosfet部20鄰接地設(shè)有邊界部50。

與邊界部50鄰接地設(shè)有并列器件部。因此，以sj型mosfet部20、邊界部50以及并列器件部的順序進(jìn)行配置。并列器件部可以為fwd部100和igbt部200中的一個(gè)。在本例中，并列器件部是fwd部100。在本例中，將從sj型mosfet部20朝向fwd部100的方向設(shè)為外側(cè)方向16。將與外側(cè)方向16相反的方向設(shè)為內(nèi)側(cè)方向18。

在并列器件部的外側(cè)方向16上與并列器件部鄰接地還設(shè)有其他并列器件部。其他并列器件部可以為與鄰接的并列器件部不同的元件。其他并列器件部可以為fwd部100和igbt部200中的另一個(gè)。在本例中，其他并列器件部為igbt部200。

應(yīng)予說明，在其他的例子中，并列器件部可以為igbt部200，其他并列器件部可以為fwd部100。也就是說，可以從中央部朝向外側(cè)方向16以sj型mosfet部20、邊界部50、igbt部200和fwd部100的順序設(shè)置各元件。

fwd部100和igbt部200與sj型mosfet部20相比，在動作時(shí)容易發(fā)熱。當(dāng)沒有進(jìn)行適當(dāng)放熱時(shí)，由于熱失控而存在元件被破壞的隱患。在本例中，將fwd部100和igbt部200設(shè)置在比sj型mosfet部20靠向外側(cè)方向16的位置。由此，與使sj型mosfet部20位于比fwd部100和igbt部200靠向外側(cè)方向16的位置的情況相比，能夠更有效地將fwd部100和igbt部200的熱向芯片的外側(cè)方向16放出。

在本例中，在igbt部200的外側(cè)方向16上與igbt部200鄰接地設(shè)有耐壓結(jié)構(gòu)部250。耐壓結(jié)構(gòu)部250還可以與包括sj型mosfet部20、邊界部50、fwd部100和igbt部200的元件區(qū)的±x方向的端部鄰接。也就是說，耐壓結(jié)構(gòu)部250可以以包圍元件區(qū)的方式設(shè)置。與沒有耐壓結(jié)構(gòu)部250的情況相比，耐壓結(jié)構(gòu)部250具有使半導(dǎo)體基板10的耐壓提高的功能。耐壓結(jié)構(gòu)部250具有在施加高電壓時(shí)使耗盡層擴(kuò)張而緩和電場集中的功能。具體來說，耐壓結(jié)構(gòu)部250可以具有以包圍元件區(qū)的方式設(shè)置的保護(hù)環(huán)和場板中的至少一個(gè)。

圖3為示出第一實(shí)施方式的a1-a2截面的示意圖。如圖3所示，半導(dǎo)體裝置300具備sj型mosfet部20、fwd部100和邊界部50。并列器件部具有在半導(dǎo)體基板10與sj型mosfet部20分離地設(shè)置，并包括n型雜質(zhì)的漂移區(qū)11。

本例的半導(dǎo)體基板10具有一個(gè)主表面12和另一主表面14。在半導(dǎo)體基板10，sj型mosfet部20、邊界部50和fwd部100可以共用源電極43、p型的基區(qū)22和漏電極44。源電極43可以與電路區(qū)塊cxy的源極端子(s)電連接。漏電極44可以與電路區(qū)塊cxy的漏極端子(d)電連接。

在本說明書中，“上”和“上方”是指+z方向的位置。與之相對，“下”、“下方”和“底”是指-z方向的位置。在本說明書中，x方向和y方向是相互垂直的方向，z方向是與x-y平面垂直的方向。x方向、y方向和z方向構(gòu)成所謂的右手坐標(biāo)系。應(yīng)予說明，z方向并不一定表示與地面垂直的方向。本例的+z方向是從漏電極44朝向源電極43的方向。另外，本例的x-y平面是與一個(gè)主表面12和另一主表面14平行的方向。

另外，在本說明書中，n或p分別表示電子或空穴為多數(shù)載流子。另外，對于標(biāo)記在n或p的右上的+或-，+是指載流子濃度比未標(biāo)記+的物質(zhì)的載流子濃度高，-是指載流子濃度比未標(biāo)記-的物質(zhì)的載流子濃度低。在本說明書中，設(shè)第一導(dǎo)電型為p型，設(shè)第二導(dǎo)電型為n型。但是，在其他例子中，也可以設(shè)第一導(dǎo)電型為n型，設(shè)第二導(dǎo)電型為p型。

(sj型mosfet部20)本例的sj型mosfet部20從下開始依次具有漏區(qū)29、緩沖區(qū)28、重復(fù)結(jié)構(gòu)30和基區(qū)22。

漏區(qū)29具有作為第二導(dǎo)電型的n⁺型的雜質(zhì)。漏區(qū)29可以具有1e+17[cm^-3]以上且1e+21[cm^-3]以下的n型的雜質(zhì)濃度。緩沖區(qū)28具有作為第二導(dǎo)電型的n型的雜質(zhì)。緩沖區(qū)28可以具有1e+14[cm^-3]以上且1e+15[cm^-3]以下的n型的雜質(zhì)濃度。應(yīng)予說明，在本說明書中，e表示10的指數(shù)，例如e+16表示10¹⁶，e-16表示10^-16。

基區(qū)22具有作為第一導(dǎo)電型的p^-型的雜質(zhì)?；鶇^(qū)22位于重復(fù)結(jié)構(gòu)30上?；鶇^(qū)22可以具有e+16[cm^-3]以上且e+20[cm^-3]以下的p型的雜質(zhì)濃度，更優(yōu)選地可以具有e+16[cm^-3]以上且e+18[cm^-3]以下的p型的雜質(zhì)濃度。當(dāng)在柵電極42施加有預(yù)定的正電位時(shí)，在柵絕緣膜41附近的基區(qū)22形成溝道區(qū)。

重復(fù)結(jié)構(gòu)30具有p型柱32和n型柱34的重復(fù)結(jié)構(gòu)，其中，p型柱32作為具有第一導(dǎo)電型的雜質(zhì)的第一柱，n型柱34作為具有第二導(dǎo)電型的雜質(zhì)的第二柱。p型柱32和n型柱34在外側(cè)方向16上鄰接地交替設(shè)置。p型柱32和n型柱34分別從一個(gè)主表面12側(cè)向另一主表面14側(cè)延伸而設(shè)置。p型柱32可以具有1e+14[cm^-3]以上且1e+17[cm^-3]以下的p型的雜質(zhì)濃度。n型柱34可以具有1e+14[cm^-3]以上且1e+17[cm^-3]以下的n型的雜質(zhì)濃度。

sj型mosfet部20具有柵溝槽40。柵溝槽40的底部到達(dá)n型柱34。柵溝槽40具有柵絕緣膜41和柵電極42。柵絕緣膜41是與柵溝槽40的側(cè)壁和底部接觸而形成的絕緣體的薄膜。柵電極42與柵絕緣膜41接觸而形成。本例的柵電極42由多晶硅等導(dǎo)電性材料形成。柵電極42可以通過層間絕緣膜46而與源電極43電分離，且與電路區(qū)塊cxy的柵極端子(g)電連接。

源區(qū)24具有作為第二導(dǎo)電型的n⁺型的雜質(zhì)。源區(qū)24包括基區(qū)22的最外表面的一部分。該最外表面為一個(gè)主表面12。本例的源區(qū)24被設(shè)置為夾著柵溝槽40。源區(qū)24的y方向長度可以為大約5[μm]。源區(qū)24與設(shè)置于基區(qū)22上的源電極43電連接。

當(dāng)在源電極43和漏電極44之間施加了預(yù)定的電位差，并在柵電極42施加了預(yù)定的正電位時(shí)，在sj型mosfet部20流通電流ic。在該情況下，電流ic從漏電極44開始，按順序經(jīng)過漏區(qū)29、緩沖區(qū)28、n型柱34、基區(qū)22中的溝道區(qū)和源區(qū)24，而流向源電極43。將電流ic流通的狀態(tài)稱為導(dǎo)通狀態(tài)。

(邊界部50)邊界部50位于sj型mosfet部20和fwd部100之間。邊界部50具有從sj型mosfet部20延伸而設(shè)置的基區(qū)22。邊界部50在基區(qū)22的下方至少具有一個(gè)作為具有第一導(dǎo)電型的雜質(zhì)的第三柱的p型柱62。本例的邊界部50具有多個(gè)p型柱62。本例的邊界部50具有五個(gè)p型柱62，但p型柱62的數(shù)量可以不限于五個(gè)。

p型柱62從一個(gè)主表面12側(cè)向另一主表面14側(cè)延伸。距離sj型mosfet部20最近的p型柱62可以具有與sj型mosfet部20的p型柱32和n型柱34相同的深度。但是，其他的p型柱62的深度比sj型mosfet部20的p型柱32和n型柱34淺。在本例中，多個(gè)p型柱62的深度隨著向外側(cè)方向16推移而逐漸設(shè)置得淺。

應(yīng)予說明，在本例中深度是指以基區(qū)22的下端為起點(diǎn)，從該起點(diǎn)向下到達(dá)層、膜、區(qū)域或柱的終點(diǎn)為止的長度。深度淺是指從該起點(diǎn)到下方的終點(diǎn)為止的長度短。作為深度淺的其他表現(xiàn)，可以在對多個(gè)柱進(jìn)行比較時(shí)，將柱的另一主表面14側(cè)的端部(即，底部)更靠近一個(gè)主表面12側(cè)的一方作為深度淺。

n型柱64的n型的雜質(zhì)濃度可以為漂移區(qū)110中的n型的雜質(zhì)濃度以上。另外，多個(gè)p型柱62中的p型的雜質(zhì)濃度可以為漂移區(qū)110中的n型的雜質(zhì)濃度以上。p型柱62可以具有1e+15[cm^-3]以上且1e+17[cm^-3]以下的p型的雜質(zhì)濃度。n型柱64可以具有1e+15[cm^-3]以上且1e+17[cm^-3]以下的n型的雜質(zhì)濃度。漂移區(qū)110可以具有1e+13[cm^-3]以上且1e+15[cm^-3]以下的n型的雜質(zhì)濃度。

在沒有邊界部50的情況下，如果sj型mosfet部20為導(dǎo)通狀態(tài)，則耗盡層從基區(qū)22向下方擴(kuò)展。除此之外，在該情況下，耗盡層從fwd部100朝向sj型mosfet部20沿向下的方向擴(kuò)展。fwd部100的漂移區(qū)110的雜質(zhì)濃度比sj型mosfet部20的重復(fù)結(jié)構(gòu)30中的雜質(zhì)濃度低。因此，與重復(fù)結(jié)構(gòu)30相比，耗盡層容易在漂移區(qū)110擴(kuò)展。其結(jié)果，由于電場僅集中在位于最外側(cè)方向16的p型柱32的底部附近，而產(chǎn)生雪崩電流，耐壓容易下降，因此難以將sj型mosfet部20和fwd部100并列配置在一塊芯片內(nèi)。

與此相對，本例的邊界部50在外側(cè)方向16上具有逐漸變淺的p型柱62。由此，能夠在逐漸變淺的p型柱62底部分別分擔(dān)電場，因此能夠使從fwd部100擴(kuò)展的耗盡層逐漸向內(nèi)側(cè)方向18和下方擴(kuò)展，能夠提高耐壓。因此，由于能夠防止電場僅集中在位于最外側(cè)方向16的p型柱32的底部附近，所以耐壓下降消失。fwd部100僅是并列器件部的一個(gè)例子，在將igbt部200設(shè)置于fwd部100的位置的情況下也能夠獲得相同的效果。

邊界部50在多個(gè)p型柱62中的相鄰的p型柱62之間，還具有作為具有第二導(dǎo)電型的雜質(zhì)的第四柱的n型柱64。本例的n型柱64的深度與在外側(cè)方向16上鄰接的p型柱62的深度相等。應(yīng)予說明，在本例中，深度相等并不意味著深度嚴(yán)格一致。深度相等也可以具有±5[nm]程度的偏差。

n型柱64的深度65比在外側(cè)方向16的反方向上鄰接的p型柱的深度63淺。因此，在n型柱64的外側(cè)方向16上鄰接的p型柱62的底部的雜質(zhì)，由于不存在n型柱64的擴(kuò)散，所以容易向外側(cè)方向16擴(kuò)散。由此，p型柱62在底部具有向外側(cè)方向16突出的突出區(qū)66。應(yīng)予說明，突出區(qū)66不與在外側(cè)方向16上鄰接的n型柱64接觸。

另一方面，當(dāng)p型柱62與在外側(cè)方向16上鄰接的n型柱64的深度相同時(shí)，突出區(qū)66消失。因此來自fwd部100的耗盡層的擴(kuò)展在n型柱64的底部被抑制，所以耗盡層的擴(kuò)展變慢，耐壓下降。通過各p型柱62具有突出區(qū)66，而使在邊界部50中鄰接的p型柱62的底部之間的距離縮短。因此，在重復(fù)結(jié)構(gòu)60的底部，耗盡層變得容易擴(kuò)展。因此在本例中，與p型柱62與在外側(cè)方向16上鄰接的n型柱64為相同深度的情況相比較，通過形成突出區(qū)66，能夠提高耐壓。

n型的電場終止層(以下稱為fs層56)與n⁺型的n型層58在邊界部50以及并列器件部以共用的方式設(shè)置。fs層56具有防止在并列器件部的漂移區(qū)110向下方延伸的耗盡層到達(dá)n型層58的功能。應(yīng)予說明，在fwd部100，通過p^-型的基區(qū)22和漂移區(qū)110，形成有pn結(jié)二極管。

圖4a為示出形成漏區(qū)29的階段的圖。首先，在支撐基板90上形成一級外延層91。支撐基板90可以為fz基板或外延基板。另外，支撐基板90的雜質(zhì)濃度可以為任意的值。外延層91可以為與漂移區(qū)110具有相同雜質(zhì)濃度的n型的外延層。之后，在區(qū)域92注入形成漏區(qū)29的n型的雜質(zhì)。區(qū)域92也配置在比sj型mosfet部20靠外側(cè)方向16配置的邊界部50內(nèi)。

圖4b為示出形成漏區(qū)29和緩沖區(qū)28的階段的圖。在外延層91上重復(fù)進(jìn)行外延層的形成和向區(qū)域92注入n型雜質(zhì)。該重復(fù)可以在五次以下。之后，在最上面一級形成外延層91，在區(qū)域92注入形成緩沖區(qū)28的n型的雜質(zhì)。區(qū)域92的形成緩沖區(qū)28的n型的雜質(zhì)濃度可以比形成漏區(qū)29的n型的雜質(zhì)濃度低。

圖4c為示出形成漂移區(qū)110的第一級的n型和p型雜質(zhì)區(qū)的階段的圖。首先，形成在sj型mosfet部20、邊界部50和fwd部100共用的層。在本例中，該共用的層可以是與漂移區(qū)110相同的n型的外延層。接下來，在n型的外延層選擇性地注入n型和p型雜質(zhì)。在sj型mosfet部20中，為了形成重復(fù)結(jié)構(gòu)30，整體上選擇性地注入n型和p型雜質(zhì)。與此相對，在邊界部50中，為了形成重復(fù)結(jié)構(gòu)60，僅在距離sj型mosfet部20最近的區(qū)域選擇性地注入n型和p型雜質(zhì)。

圖4d為示出形成漂移區(qū)110的第三級的n型和p型雜質(zhì)區(qū)的階段的圖。與第一級相同，重復(fù)進(jìn)行n型的外延層的形成以及n型和p型雜質(zhì)的選擇性注入。但是，在邊界部50中，隨著級數(shù)增加，將選擇性注入n型和p型雜質(zhì)的區(qū)域向外側(cè)方向16增大。在第一級中，僅在距離sj型mosfet部20最近的區(qū)域形成一組n型和p型雜質(zhì)區(qū)。與此相對，在第二級中形成兩組n型和p型雜質(zhì)區(qū)，在第三級中形成三組n型和p型雜質(zhì)區(qū)。

圖4e為示出形成漂移區(qū)110的第五級的n型和p型雜質(zhì)區(qū)，以及在最上面一級的漂移區(qū)110的整個(gè)面形成p型雜質(zhì)區(qū)的階段的圖。在本例中，重復(fù)五次n型外延層的形成和雜質(zhì)的選擇性注入。但是，重復(fù)次數(shù)只要不脫離發(fā)明的主旨，可以比五次少也可以比五次多。接下來，在最上部形成與漂移區(qū)110相同的n型外延層。接下來，在該n型外延層的上部整體注入p型雜質(zhì)。由此，在后續(xù)的熱處理工序中，形成p型的基區(qū)22。

n型外延層的形成和雜質(zhì)的選擇性注入可以重復(fù)一次以上且二十次以下。在該情況下，從基區(qū)22上至p型柱32的底為止的長度可以在10μm以上且200μm以下。

圖4f為示出通過熱擴(kuò)散而形成基區(qū)22、重復(fù)結(jié)構(gòu)30和重復(fù)結(jié)構(gòu)60的階段的圖。在該階段中，對半導(dǎo)體基板10進(jìn)行熱處理。在最上部的漂移區(qū)110中，p型雜質(zhì)均勻地向下擴(kuò)散，從而形成p型的基區(qū)22。在漂移區(qū)110的下部，區(qū)域92的n型雜質(zhì)均勻地?cái)U(kuò)散，形成n型的緩沖區(qū)28、n⁺型的漏區(qū)29。另外，在漂移區(qū)110中，n型和p型雜質(zhì)大致呈放射狀地?zé)釘U(kuò)散。由此，形成多個(gè)球體沿z方向?qū)盈B那樣的形狀的雜質(zhì)擴(kuò)散區(qū)域。應(yīng)予說明，多個(gè)球體沿z方向?qū)盈B那樣的形狀只是示意性地示出雜質(zhì)濃度特別高的區(qū)域。應(yīng)予說明，在p型柱62的底部形成有突出區(qū)66。

圖4g為示出sj型mosfet部20、邊界部50以及fwd部100的完成狀態(tài)的圖。sj型mosfet部20可以不與fwd部100鄰接而與igbt部200鄰接。首先，就表面結(jié)構(gòu)而言，通過圖案化以及蝕刻形成柵溝槽40，并依次形成柵絕緣膜41和柵電極42。接下來，通過圖案化以及注入n型雜質(zhì)，形成n型的源區(qū)24，之后，通過接觸圖案(contactpattern)形成層間絕緣膜46。接下來，通過金屬濺射形成源電極43。對于背面結(jié)構(gòu)，通過蝕刻去除支撐基板90，從背面(另一主表面14側(cè))注入形成fs層56和n型層58的n型的雜質(zhì)以及形成集電層59的p型的雜質(zhì)。之后，通過熱處理進(jìn)行活化，從而形成fs層56、n型層58和集電層59。再之后，通過金屬濺射形成漏電極44。應(yīng)予說明，對于集電層59，參考圖14的例子。

在fwd部100和sj型mosfet部20，從背面注入形成fs層56和n型層58的n型的雜質(zhì)。對于igbt部200，可以通過背面圖案化方法而注入形成集電層59的p型的雜質(zhì)，之后，將se(硒)、h⁺(質(zhì)子)、或p(磷)作為形成fs層的n型的雜質(zhì)進(jìn)行注入而形成fs層56。

另外，作為其他的制造方法，可以通過蝕刻來去除支撐基板90，并從背面整個(gè)面注入形成fs層56的n型的雜質(zhì)和形成igbt部200的集電層59的p型的雜質(zhì)，之后，通過背面圖案化方法在除了形成igbt部200的集電層59的區(qū)域以外的區(qū)域，注入形成n型層58的n型的雜質(zhì)。

進(jìn)一步地，作為其他的制造方法，可以通過蝕刻來去除支撐基板90，并從背面整個(gè)面注入形成fs層56的n型的雜質(zhì)和形成n型層58的n型的雜質(zhì)，之后，通過背面圖案化方法僅在形成igbt部200的集電層59的區(qū)域注入形成igbt部200的集電層59的p型的雜質(zhì)。應(yīng)予說明，雖然在本例中沒有詳細(xì)記載，但也可以不使用支撐基板90而使用n型的半導(dǎo)體基板，通過對半導(dǎo)體基板的背面進(jìn)行研磨并進(jìn)行薄化而作為n型層58。

圖5的(a)為示出沒有邊界部50的情況的圖，圖5的(b)為示出有邊界部50的情況的圖。在圖5的(a)所示的結(jié)構(gòu)下，進(jìn)行了后述的圖6的(a)以及圖7的(a)中的模擬。在圖5的(a)、圖6的(a)和圖7的(a)中，sj型mosfet部20和fwd部100直接鄰接。

與此相對，在圖5的(b)所示的結(jié)構(gòu)下，進(jìn)行了后述的圖6的(b)以及圖7的(b)中的模擬。在圖5的(b)、圖6的(b)和圖7的(b)中，如圖3、圖4a～圖4f中所述，在sj型mosfet部20和fwd部100之間設(shè)置了邊界部50。應(yīng)予說明，雖然在圖5的(a)和圖5的(b)中顯示比例不同，但sj型mosfet部20中的各結(jié)構(gòu)的大小在圖5的(a)和圖5的(b)中設(shè)為相同。應(yīng)予說明，在p型柱32上方的柵溝槽40的相鄰兩側(cè)設(shè)有后述的第一分離溝槽。

圖6的(a)為示出沒有邊界部50的情況下的電位分布的圖，圖6的(b)為示出有邊界部50的情況下的電位分布的圖。在圖6的(a)中，從距離fwd部100最近的p型柱32至fwd部100，等電位線的變化急劇。因此，在距離fwd部100最近的p型柱32的底部，特別是在底部的左側(cè)，等電位線的間隔狹窄。與此相對，在圖6的(b)中，通過將邊界部50的p型柱32的深度配置為向fwd部100側(cè)逐漸變淺，等電位線的變化與圖6的(a)相比比較平緩。另外，在圖6的(b)中，在sj型mosfet部20的最外側(cè)方向16的p型柱32的底部，沒有等電位線的急劇變化。

圖7的(a)為示出沒有邊界部50的情況下的電場分布的圖，圖7的(b)為示出有邊界部50的情況下的電場分布的圖。在圖7的(a)中，在距離fwd部100最近的p型柱32的底部(特別是底部的左側(cè))，由于圖6的(a)的等電位線的變化變得急劇，因此電場非常地集中。以eh表示該電場集中部位。應(yīng)予說明，在其他的p型柱32中，沒有與距離fwd部100最近的p型柱32的底部相同程度地集中電場的部位。

與此相對，在圖7的(b)中，在邊界部50的各p型柱62的底部具有電場集中部位eh。但是圖7的(b)的eh的強(qiáng)度與圖7的(a)的eh的強(qiáng)度相同或者比其弱。另外，由于在內(nèi)側(cè)方向18上，p型柱62逐漸變深，因此能夠在各p型柱62上分擔(dān)電場，耗盡層容易從fwd部100擴(kuò)展到sj型mosfet部20。因此，能夠抑制雪崩電流，與圖7的(a)相比，圖7的(b)能夠提高耐壓。應(yīng)予說明，在圖6的(a)和圖7的(a)中，將150℃的上限耐壓設(shè)為450v，與此相對，在圖6的(b)和圖7的(b)中，能夠?qū)⑸舷弈蛪涸O(shè)為850v。

圖8的(a)為示出有邊界部50的情況下的電場分布的圖，圖8的(b)為示出b1-b2處的電場強(qiáng)度的圖。如圖8的(a)所示，在穿過在邊界部50中逐漸變深的p型柱62的底部的b1-b2線上的電場強(qiáng)度[v/cm]如圖8的(b)所示，能夠在各p型柱62的底部將電場強(qiáng)度以大致恒定的比例分擔(dān)給各p型柱62。

圖9為示出第二實(shí)施方式的a1-a2截面的示意圖。本例的重復(fù)結(jié)構(gòu)60具有p型柱62’，該p型柱62’具有與在外側(cè)方向16上鄰接的n型柱64相同的深度，并且沒有底部的突出區(qū)66。這一點(diǎn)與第一實(shí)施方式不同。另外，沒有突出區(qū)66的p型柱62’的底部與在p型柱62’的外側(cè)方向16上與p型柱62’接近的p型柱62和n型柱64的底部之間的高度差b設(shè)為高度差a的兩倍以上的高度，其中，高度差a是沒有突出區(qū)66的p型柱62’的底部與在p型柱62’的內(nèi)側(cè)方向18上與p型柱62’接近的p型柱62和n型柱64的底部之間的高度差。由此，電場集中在產(chǎn)生高度差b的邊界部50的配置有突出區(qū)66的p型柱62，因此能夠防止電場集中在sj型mosfet部20。應(yīng)予說明，設(shè)僅有一處沒有突出區(qū)66的p型柱62’。

圖10為示出第三實(shí)施方式的a1-a2截面的示意圖。本例的邊界部50在外側(cè)方向16的端部沿外側(cè)方向16連續(xù)具有兩組相同深度的p型柱62和n型柱64。這一點(diǎn)與第一實(shí)施方式不同。在本例中，與第一實(shí)施方式相比較，在重復(fù)結(jié)構(gòu)60的底部耗盡層變得容易擴(kuò)展。因此在本例中，與第一實(shí)施方式相比較，能夠使耐壓提高。應(yīng)予說明，可以將本例的結(jié)構(gòu)與第二實(shí)施方式組合。

應(yīng)予說明，若各p型柱62和n型柱64的在外側(cè)方向16上的寬度與第一實(shí)施方式相同，則在一個(gè)主表面12上邊界部50所占面積變得比第一實(shí)施方式大。應(yīng)予說明，也可以使各p型柱62和n型柱64的寬度變窄，使邊界部50所占面積與第一實(shí)施方式相同。

圖11為示出第四實(shí)施方式的a1-a2截面的示意圖。在本例中，使緩沖區(qū)28和漏區(qū)29向內(nèi)側(cè)方向18后退。也就是說，本例的緩沖區(qū)28和漏區(qū)29的邊界部50側(cè)的端部位于與sj型mosfet部20中的距離邊界部50最近的p型柱62和n型柱64分離的位置。這一點(diǎn)與第一實(shí)施方式不同。

在本例中，直到邊界部50側(cè)的sj型mosfet部20的底部為止成為漂移區(qū)110。由于漂移區(qū)110與重復(fù)結(jié)構(gòu)30的p型柱32和n型柱34相比雜質(zhì)濃度低，因此耗盡層容易擴(kuò)展。因此，在本例中，與第一實(shí)施方式相比，能夠使耗盡層更向內(nèi)側(cè)方向18擴(kuò)展。結(jié)果，耐壓比第一實(shí)施方式提高。應(yīng)予說明，也可以將本例的結(jié)構(gòu)與第二實(shí)施方式和第三實(shí)施方式組合。

圖12為示出第五實(shí)施方式的a1-a2截面的示意圖。本例的sj型mosfet部20還具備表面區(qū)26和第一分離溝槽36。這一點(diǎn)與第一實(shí)施方式不同。

表面區(qū)26設(shè)于基區(qū)22的最外表面且與源區(qū)24不同的區(qū)域。本例的表面區(qū)26設(shè)在源區(qū)24與第一分離溝槽36之間，以及兩個(gè)第一分離溝槽36之間。表面區(qū)26具有比源區(qū)24低的n型的雜質(zhì)濃度。表面區(qū)26與設(shè)置在基區(qū)22上的源電極43電連接。

基區(qū)22和表面區(qū)26構(gòu)成表面區(qū)二極管。基區(qū)22和n型柱34構(gòu)成第一體二極管。另外，p型柱32與緩沖區(qū)28構(gòu)成第二體二極管。表面區(qū)二極管與第一體二極管相互反向串聯(lián)連接。同樣地，表面區(qū)二極管和第二體二極管也相互反向串聯(lián)連接。以下，將表面區(qū)二極管、第一體二極管以及第二體二極管統(tǒng)稱為合成體二極管。

在反向偏壓時(shí)(電路區(qū)塊cxy的截止時(shí))，源電極43與漏電極44相比，變?yōu)楦唠娢弧Ｔ诒纠?，在反向偏壓時(shí)(截止時(shí))，電流不從sj型mosfet部20的源電極43流向漏電極44。在本例中，反向偏壓時(shí)的電流在fwd部100中流通，但在sj型mosfet部20中，電流的流通變得極少。這是由于在基區(qū)22和表面區(qū)26之間產(chǎn)生電位差，vf(正向電壓)變高。只要不向合成體二極管施加超過相當(dāng)于sj型mosfet部20的vf的電位差的電壓，電流的流通就變得極少。

假設(shè)在表面區(qū)26具有與源區(qū)24相同的n型雜質(zhì)濃度，并具有與源區(qū)24相同的深度的情況下，難以取得基區(qū)22和p型柱32的電位，耗盡層難以擴(kuò)展。那么，將表面區(qū)26的n型雜質(zhì)的濃度設(shè)為基區(qū)22的p型雜質(zhì)的濃度以上，并使表面區(qū)26的深度比源區(qū)24的深度淺。由此，在基區(qū)22和p型柱32中，耗盡層變得容易擴(kuò)展。由此，合成體二極管能夠維持反向偏壓時(shí)的耐壓。

本例的表面區(qū)26具有比源區(qū)24低的n型的雜質(zhì)濃度。源區(qū)24的n型雜質(zhì)濃度可以在e+17[cm^-3]以上且e+21[cm^-3]以下。與此相對，表面區(qū)26的雜質(zhì)濃度可以根據(jù)耐壓而確定。表面區(qū)26的雜質(zhì)濃度也可以是基區(qū)22的一倍以上，例如在耐壓為600v的情況下優(yōu)選為一倍至兩倍的程度。

在本例中，通過設(shè)置表面區(qū)26，能夠?qū)j型mosfet部20的合成體二極管的vf設(shè)置為比并聯(lián)連接的fwd部100的vf高。因此，與沒有表面區(qū)26的情況相比，能夠使截止時(shí)的電流更多地在fwd部100而不是sj型mosfet部20流通。

第一分離溝槽36從表面區(qū)26的一部分向下延伸到達(dá)p型柱32和n型柱34的邊界。第一分離溝槽36與柵溝槽40相同地，具有絕緣膜81和電極82。絕緣膜81是與第一分離溝槽36的側(cè)壁和底部接觸而形成的絕緣體的薄膜。電極82與絕緣膜81接觸而形成。本例的電極82由多晶硅等導(dǎo)電性材料形成。本例的電極82通過層間絕緣膜46而與源電極43電分離，但與柵電極42電連接。

應(yīng)予說明，可以不在第一分離溝槽36上設(shè)置層間絕緣膜46，使電極82與源電極43電連接，從而取代將電極82和柵電極42電連接。由此，因?yàn)槟軌蚪档透≈脜^(qū)的電容，因此具有提高源極-柵極間電壓(vgs)以及源極-漏極間電壓(vds)的開關(guān)特性的效果。應(yīng)予說明，浮置區(qū)是指左右被柵溝槽40和第一分離溝槽36夾住，上下被源區(qū)24、表面區(qū)26和n型柱34夾住的區(qū)域。應(yīng)予說明，也可以將本例的結(jié)構(gòu)與第二實(shí)施方式至第四實(shí)施方式進(jìn)行組合。

圖13為示出第六實(shí)施方式的a1-a2截面的示意圖。本例的邊界部50具備表面區(qū)26和第二分離溝槽38。這一點(diǎn)與第五實(shí)施方式不同。表面區(qū)26為從sj型mosfet部20延伸而設(shè)置。也就是說，表面區(qū)26在sj型mosfet部20和邊界部50具有相同結(jié)構(gòu)。

第二分離溝槽38為從表面區(qū)26的一部分向下延伸到達(dá)p型柱62、n型柱64以及相互鄰接的p型柱62和n型柱64的邊界中的任意一個(gè)而設(shè)置。本例的第二分離溝槽38以到達(dá)邊界部50的最外側(cè)方向16上的p型柱62的外側(cè)方向16的側(cè)部的方式設(shè)置。

在本例中，邊界部50的基區(qū)22與表面區(qū)26構(gòu)成表面區(qū)二極管。邊界部50的基區(qū)22和表面區(qū)26與sj型mosfet部20構(gòu)成為一體。通過在邊界部50也設(shè)置表面區(qū)二極管，使將sj型mosfet部20和邊界部50合在一起的表面區(qū)二極管的面積變得比僅在sj型mosfet部20的表面區(qū)二極管的面積大。因此，邊界部50的表面區(qū)二極管使sj型mosfet部20的合成體二極管的vf增大。因此，能夠使sj型mosfet部20和邊界部50的vf比sj型mosfet部20單獨(dú)的vf高。

第二分離溝槽38與第一分離溝槽36相同地，具有絕緣膜81和電極82。本例的電極82通過層間絕緣膜46而與源電極43電分離，并與柵電極42電連接。然而，與第一分離溝槽36相同地，也可以將第二分離溝槽38的電極82與源電極43電連接。應(yīng)予說明，也可以將本例的結(jié)構(gòu)與第二實(shí)施方式至第四實(shí)施方式進(jìn)行組合。

圖14為示出第七實(shí)施方式的a1-a2截面的示意圖。本例的并列器件部為igbt部200。這一點(diǎn)與第一實(shí)施方式不同。igbt部200在fs層56下具有p⁺型的集電層59。另外，igbt部200在基區(qū)22具有與sj型mosfet部20相同的柵溝槽40，并取代源區(qū)24而具有n⁺型的發(fā)射區(qū)25。

但是，本例的igbt部200不具有與sj型mosfet部20相同的重復(fù)結(jié)構(gòu)30。取而代之，本例的igbt部200具有n型的漂移區(qū)110。如果向漏電極44(也可以稱為集電極)施加比源電極43(也可以稱為發(fā)射電極)高的預(yù)定電位，向柵電極42施加正脈沖，則在基區(qū)22形成溝道。這時(shí)，空穴被從集電層59向漂移區(qū)110注入，電子被從發(fā)射區(qū)25注入。由此，在漂移區(qū)110產(chǎn)生電導(dǎo)率調(diào)制，漂移區(qū)110成為低電阻狀態(tài)。因此，從漏電極44向源電極43流通大電流。應(yīng)予說明，也可以將本例的結(jié)構(gòu)與第二實(shí)施方式至第六實(shí)施方式進(jìn)行組合。

以上，利用實(shí)施方式對本發(fā)明進(jìn)行了說明，但本發(fā)明的技術(shù)范圍不限于上述實(shí)施方式所記載的范圍?？梢詫ι鲜鰧?shí)施方式進(jìn)行各種變更和改進(jìn)對本領(lǐng)域技術(shù)人員來說是顯而易見的。從權(quán)利要求書的記載可知，進(jìn)行了那樣的變更或改進(jìn)的方式也可包括于本發(fā)明的技術(shù)范圍內(nèi)。

權(quán)利要求書、說明書以及附圖中所示的裝置、系統(tǒng)、程序和方法中的動作、順序、步驟和階段等各個(gè)處理的執(zhí)行順序并未特別明示“之前”、“預(yù)先”等，另外，應(yīng)注意，只要不是后續(xù)處理中需要使用之前處理的結(jié)果，就可以按任意順序?qū)崿F(xiàn)。關(guān)于權(quán)利要求書、說明書和附圖中的動作流程，即使為了方便而使用“首先”、“接下來”等進(jìn)行了說明，也并不意味著必須以該順序?qū)嵤?/p>