相關(guān)申請案的交叉參考

本專利申請案主張在韓國知識產(chǎn)權(quán)局中分別在2015年11月19日、2015年11月19日、2016年4月20日以及2016年7月8日提交的第10-2015-0162668號、第10-2015-0162675號、第10-2016-0048379、第10-2016-0086996號韓國專利申請案和在2016年11月18日提交的第15/355,159號美國專利申請案的優(yōu)先權(quán)，這些專利申請案的揭示內(nèi)容以引用的方式將全文并入本文中參考。

本發(fā)明概念涉及半導(dǎo)體裝置以及制造半導(dǎo)體裝置的方法，且更確切地說，涉及包含場效應(yīng)晶體管的半導(dǎo)體裝置以及制造半導(dǎo)體裝置的方法。

背景技術(shù)：

歸因于其小型、多功能及/或低成本特征，半導(dǎo)體裝置廣泛用于電子工業(yè)中。半導(dǎo)體裝置可以是用于儲存數(shù)據(jù)的存儲器裝置、用于處理數(shù)據(jù)的邏輯裝置，或包含存儲器和邏輯元件兩者的混合裝置。為了滿足對具有快速和/或低功耗的電子裝置的增加的需求，需要具有高可靠性、高性能和/或多功能的半導(dǎo)體裝置。為了滿足這些技術(shù)需求，半導(dǎo)體裝置的復(fù)雜性和/或集成密度增加。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明概念的示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：導(dǎo)體，其安置于襯底上；第一觸點，其安置于所述導(dǎo)體上；第二觸點，其具有安置于所述第一觸點上的第一部分以及在平行于所述襯底的方向上遠(yuǎn)離所述第一部分伸出的第二部分，其中所述第一和第二觸點安置于絕緣層中；通孔，其安置于所述絕緣層和所述第二觸點的所述第二部分上；以及金屬線，其安置于所述通孔上。

根據(jù)本發(fā)明概念的示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：虛擬導(dǎo)體，其安置于襯底上；第一觸點，其安置于所述虛擬導(dǎo)體上；溝槽硅化物，其安置于所述襯底上并且與所述虛擬導(dǎo)體間隔開；第二觸點，其安置于所述溝槽硅化物上；以及第三觸點，其直接安置于所述第一和第二觸點上并且將所述第一和第二觸點連接到彼此。

根據(jù)本發(fā)明概念的示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：第一導(dǎo)體，其安置于襯底上；第一觸點，其安置于所述第一導(dǎo)體上；第二觸點，其安置于所述襯底上并且與所述第一導(dǎo)體和所述第一觸點間隔開；以及第三觸點，其直接安置于所述第一和第二觸點上并且將所述第一和第二觸點連接到彼此。

根據(jù)本發(fā)明概念的示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：第一溝槽硅化物，其安置于襯底上；第一觸點，其安置于所述第一溝槽硅化物的上表面上，其中所述第一溝槽硅化物夫人所述上表面比所述第一觸點的下表面寬；第二溝槽硅化物，其安置于襯底上；第二觸點，其安置于所述第二溝槽硅化物上；以及第三觸點，其直接安置于所述第一和第二觸點上并且將所述第一和第二觸點連接到彼此。

根據(jù)本發(fā)明概念的示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：第一觸點，其安置于襯底上并且在第一方向上縱向延伸；第二觸點，其安置于所述襯底上并且在所述第一方向上縱向延伸；導(dǎo)體，其安置于所述第一和第二觸點之間并且在所述第一方向上縱向延伸；以及第三觸點，其安置于所述第一和第二觸點上并且在與所述第一方向交叉的第二方向上縱向延伸，其中所述第三觸點的第一部分伸出所述第一觸點的邊緣，使得所述第一觸點在所述第二方向上安置于所述第一部分與所述導(dǎo)體之間。

根據(jù)本發(fā)明概念的示例性實施例，提供一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包含：第一導(dǎo)體，其安置于襯底上；第一觸點，其安置于所述第一導(dǎo)體上；第二導(dǎo)體，其安置于所述襯底上并且與所述第一導(dǎo)體間隔開；第二觸點，其安置于所述第二導(dǎo)體上；以及第三觸點，其直接安置于所述第一和第二觸點上并且將所述第一和第二觸點連接到彼此。

附圖說明

圖1是說明根據(jù)本發(fā)明概念的示例性實施例的用于執(zhí)行半導(dǎo)體設(shè)計過程的計算機(jī)系統(tǒng)的框圖。

圖2是說明根據(jù)本發(fā)明概念的示例性實施例的設(shè)計和制造半導(dǎo)體裝置的方法的流程圖。

圖3是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。

圖4是說明根據(jù)本發(fā)明概念的基于圖3的布局形成的半導(dǎo)體裝置的透視圖。

圖5是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。

圖6是說明根據(jù)本發(fā)明概念的示例性實施例的基于圖5的布局形成的半導(dǎo)體裝置的透視圖。

圖7是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。

圖8是說明根據(jù)本發(fā)明概念的基于圖7的布局形成的半導(dǎo)體裝置的透視圖。

圖9是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。

圖10是說明根據(jù)本發(fā)明概念的示例性實施例的基于圖9的布局形成的半導(dǎo)體裝置的透視圖。

圖11是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。

圖12是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的透視圖。

圖13是根據(jù)本發(fā)明概念的示例性實施例的包含標(biāo)準(zhǔn)單元布局的布局圖。

圖14a是說明根據(jù)本發(fā)明概念的示例性實施例的圖13的區(qū)域“m”的布局圖。

圖14b是說明根據(jù)比較實例的圖13的區(qū)域“m”的布局圖。

圖15a是說明根據(jù)發(fā)明概念的示例性實施例的圖13的區(qū)域“n”的布局圖。

圖15b是說明根據(jù)比較實例的圖13的區(qū)域“n”的布局圖。

圖16是說明根據(jù)發(fā)明概念的示例性實施例的半導(dǎo)體裝置的平面圖。

圖17a、17b、17c、17d、17e、17f、17g、17h、17i、17j、17k、17l、17m、17n、17o、17p、17q和17r分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖16的線a-a'、b-b'、c-c'、d-d'、e-e'、f-f'、g-g'、h-h'、i-i'、j-j'、k-k'、l-l'、m-m'、n-n'、o-o'、p-p'、q-q'和r-r'截取的截面圖。

圖18a和18b是用于說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的沿著圖16的線a-a'截取的截面圖。

圖18c是用于說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的沿著圖16的線f-f'截取的截面圖。

圖19、21、23、25、27、29和31是說明根據(jù)本發(fā)明概念的示例性實施例的制造半導(dǎo)體裝置的方法的平面圖。

圖20a、22a、24a、26a、28a、30a和32a分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖19、21、23、25、27、29和31的線a-a'截取的截面圖。

圖20b、22b、24b、26b、28b、30b和32b分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖19、21、23、25、27、29和31的線b-b'截取的截面圖。

圖22c、24c、26c、28c、30c和32c分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖21、23、25、27、29和31的線c-c'截取的截面圖。

圖28d、30d和32d分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖27、29和31的線d-d'截取的截面圖。

圖30e和32e分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖29和31的線e-e'截取的截面圖。

圖33是說明根據(jù)本發(fā)明概念的示例性實施例的基于標(biāo)準(zhǔn)單元布局制造的半導(dǎo)體裝置的平面圖。

圖34是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的平面圖。

圖35a到35c分別是根據(jù)本發(fā)明概念的示例性實施例的沿著圖34的線a-a'、b-b'和c-c'截取的截面圖。

具體實施方式

圖1是說明根據(jù)本發(fā)明概念的示例性實施例的用于執(zhí)行半導(dǎo)體設(shè)計過程的計算機(jī)系統(tǒng)的框圖。參考圖1，計算機(jī)系統(tǒng)可包含中央處理單元(centralprocessingunit,cpu)10、工作存儲器30、輸入-輸出裝置50和輔助存儲器裝置70。在本發(fā)明概念的示例性實施例中，計算機(jī)系統(tǒng)可以是根據(jù)本發(fā)明概念的示例性實施例的用于執(zhí)行布局設(shè)計過程的定制系統(tǒng)。此外，計算機(jī)系統(tǒng)可包含經(jīng)配置以執(zhí)行不同設(shè)計和檢查模擬程序的計算系統(tǒng)。

cpu10可經(jīng)配置以運行各種軟件，例如，應(yīng)用程序、操作系統(tǒng)和裝置驅(qū)動器。例如，cpu10可經(jīng)配置以運行加載在工作存儲器30上的操作系統(tǒng)。此外，cpu10可經(jīng)配置以運行操作系統(tǒng)上的各種應(yīng)用程序。例如，cpu10可經(jīng)配置以運行加載在工作存儲器30上的布局設(shè)計工具32。

操作系統(tǒng)或應(yīng)用程序可加載在工作存儲器30上。例如，當(dāng)計算機(jī)系統(tǒng)開始啟動操作(bootingoperation)時，存儲在輔助存儲器裝置70中的操作系統(tǒng)(operatingsystem,os)圖像可根據(jù)啟動序列加載在工作存儲器30上。在計算機(jī)系統(tǒng)中，操作系統(tǒng)可管理輸入/輸出操作?？捎捎脩暨x擇或可提供用于基本服務(wù)的某些應(yīng)用程序可加載在工作存儲器30上。根據(jù)本發(fā)明概念的示例性實施例，準(zhǔn)備用于布局設(shè)計過程的布局設(shè)計工具32可從輔助存儲器裝置70加載在工作存儲器30上。

布局設(shè)計工具32可提供用于改變特定布局圖案的偏置數(shù)據(jù)(biasingdata)的功能。例如，布局設(shè)計工具32可經(jīng)配置以使特定布局圖案能夠具有與設(shè)計規(guī)則所定義的形狀和位置不同的形狀和位置。布局設(shè)計工具32可經(jīng)配置以在偏置數(shù)據(jù)的改變條件下執(zhí)行設(shè)計規(guī)則檢查(designrulecheck,drc)。工作存儲器30可以是易失性存儲器裝置(例如，靜態(tài)隨機(jī)存取存儲器(staticrandomaccessmemory,sram)或動態(tài)隨機(jī)存取存儲器(dynamicrandomaccessmemory,dram)裝置)或非易失性存儲器裝置(例如，相變隨機(jī)存取存儲器(phasechangerandomaccessmemory,pram)、磁阻隨機(jī)存取存儲器(magnetoresistiverandomaccessmemory,mram)、電阻性隨機(jī)存取存儲器(resistiverandomaccessmemory,reram)、鐵電體(fram)或nor快閃存儲器裝置)。

另外，模擬工具34可加載在工作存儲器30上以經(jīng)設(shè)計布局?jǐn)?shù)據(jù)執(zhí)行光學(xué)鄰近校正(opticalproximitycorrection,opc)操作。

輸入-輸出裝置50可經(jīng)配置以控制用戶界面裝置的用戶輸入和輸出操作。例如，輸入-輸出裝置50可包含鍵盤或監(jiān)視器，從而允許設(shè)計者輸入相關(guān)信息。通過使用輸入-輸出裝置50，設(shè)計者可接收關(guān)于半導(dǎo)體裝置的若干區(qū)域或數(shù)據(jù)路徑的信息，經(jīng)調(diào)整的操作特征可應(yīng)用于所述信息。輸入-輸出裝置50可經(jīng)配置以顯示模擬工具34的進(jìn)程狀態(tài)或過程結(jié)果。

輔助存儲器裝置70可以是計算機(jī)系統(tǒng)的存儲媒體。輔助存儲器裝置70可經(jīng)配置以存儲應(yīng)用程序、os圖像和不同數(shù)據(jù)。輔助存儲器裝置70可存儲卡(例如，多媒體卡(multimediacard,mmc)、嵌入式多媒體卡(embeddedmultimediacard,emmc)、安全數(shù)字卡(securedigital,sd)、microsd等)或硬盤驅(qū)動器(harddiskdrive,hdd)的形式提供。輔助存儲器裝置70可包含具有較大存儲器容量的nand閃存存儲器裝置。輔助存儲器裝置70可包含非易失性存儲器裝置(例如，pram、mram、reram或fram)或nor閃存存儲器裝置。

系統(tǒng)互連器90可充當(dāng)用于實現(xiàn)計算機(jī)系統(tǒng)中的網(wǎng)絡(luò)的系統(tǒng)總線(systembus)。cpu10、工作存儲器30、輸入-輸出裝置50和輔助存儲器裝置70可通過系統(tǒng)互連器90電連接到彼此，并且因此數(shù)據(jù)可在其間交換。然而，系統(tǒng)互連器90可不限于前述配置。例如，系統(tǒng)互連器90可包含用于增加數(shù)據(jù)通信的效率的額外元件。

圖2是說明根據(jù)本發(fā)明概念的示例性實施例的設(shè)計和制造半導(dǎo)體裝置的方法的流程圖。

參考圖2，可使用參考圖1描述的計算機(jī)系統(tǒng)執(zhí)行用于半導(dǎo)體集成電路的高層次設(shè)計(high-leveldesign)過程(在s110中)。例如，在高層次設(shè)計過程中，可以高層次計算機(jī)語言(例如，c語言)描述待設(shè)計的集成電路。可通過寄存器傳輸級(registertransferlevel,rtl)編碼或模擬更具體地描述通過高層次設(shè)計過程設(shè)計的電路。此外，通過rtl編碼產(chǎn)生的代碼可轉(zhuǎn)換成連線表，并且結(jié)果可彼此組合以完全地描述半導(dǎo)體裝置?？赏ㄟ^模擬工具驗證組合的示意性電路。在本發(fā)明概念的示例性實施例中，考慮到驗證步驟的結(jié)果，可進(jìn)一步執(zhí)行調(diào)整步驟。

可執(zhí)行布局設(shè)計過程以在硅晶片上實現(xiàn)半導(dǎo)體集成電路的邏輯完整形式(在s120中)。例如，可基于在高層次設(shè)計過程中準(zhǔn)備的示意性電路或?qū)?yīng)連線表執(zhí)行布局設(shè)計過程。布局設(shè)計過程可包含基于預(yù)定設(shè)計規(guī)則放置和連接從單元庫提供的不同標(biāo)準(zhǔn)單元的布線(routing)步驟。擴(kuò)散阻止圖案可在標(biāo)準(zhǔn)單元的至少一個的邊界處引入并且可經(jīng)配置以具有適用于對應(yīng)標(biāo)準(zhǔn)單元的電氣特性的技術(shù)特征。此種經(jīng)重新設(shè)計的標(biāo)準(zhǔn)單元可提供于單元庫中。

單元庫可含有關(guān)于多個單元的操作、速度和功率消耗的信息。在本發(fā)明概念的示例性實施例中，用于表示門級(gatelevel)中的電路布局的單元庫可界定于布局設(shè)計工具中或由布局設(shè)計工具界定。此處，可準(zhǔn)備布局以界定或描述由晶體管和金屬互連線構(gòu)成的圖案的形狀、位置或尺寸，所述圖案實際上將形成于硅晶片上。例如，為了實際上在硅晶片上形成反相器(inverter)電路，可能需要準(zhǔn)備或繪制圖案的布局(例如，p溝道金屬氧化物半導(dǎo)體(p-channelmetaloxidesemiconductor,pmos)、n溝道金屬氧化物半導(dǎo)體(n-channelmetaloxidesemiconductor,nmos)、n阱、柵極電極以及其上的金屬互連線)。因此，可選擇單元庫中界定的反相器中的至少一個。

還可執(zhí)行將選定單元連接到彼此的布線步驟。例如，布線步驟可在選定和安置的標(biāo)準(zhǔn)單元上執(zhí)行以將所述單元連接到上部互連線。這些步驟可在布局設(shè)計工具中自動地或手動地執(zhí)行。在本發(fā)明概念的示例性實施例中，放置標(biāo)準(zhǔn)單元以及將布線結(jié)構(gòu)建立到其上的步驟可通過放置及布線工具(place&routingtool)自動地執(zhí)行。

在布線步驟之后，可在布局上執(zhí)行驗證步驟以檢查是否存在違反設(shè)計規(guī)則的部分。在本發(fā)明概念的示例性實施例中，驗證步驟可包含評估驗證項目，例如設(shè)計規(guī)則檢查(designrulecheck,drc)、電氣規(guī)則檢查(electricalrulecheck,erc)以及布局與示意圖(layoutvs.schematic,lvs)?？蓤?zhí)行drc項目的評估以評估布局是否符合設(shè)計規(guī)則?？蓤?zhí)行erc項目的評估以評估在布局中是否存在電氣斷開的問題?？蓤?zhí)行l(wèi)vs項目的評估以評估布局是否被準(zhǔn)備成與門級連線表一致。

可執(zhí)行光學(xué)鄰近校正(opticalproximitycorrection,opc)步驟(在s130中)?？蓤?zhí)行opc步驟以校正光學(xué)鄰近效應(yīng)，當(dāng)使用基于布局制造的光掩模在硅晶片上執(zhí)行光刻過程時可能出現(xiàn)所述光學(xué)鄰近效應(yīng)。光學(xué)鄰近效應(yīng)可以是可能在使用基于布局制造的光掩模的暴露過程中出現(xiàn)的非預(yù)期光學(xué)效應(yīng)(例如，折射或衍射)。在opc步驟中，可修改布局以在經(jīng)設(shè)計圖案與實際上形成的圖案的形狀之間具有減少的差異，所述差異可由光學(xué)鄰近效應(yīng)引起。由于光學(xué)鄰近校正步驟，可略微改變布局圖案的經(jīng)設(shè)計形狀和位置。

可基于通過opc步驟修改的布局制造光掩模(在s140中)。例如，可通過使用布局圖案數(shù)據(jù)圖案化在玻璃襯底上提供的鉻層來制造光掩模。

制造的光掩?？捎糜谥圃彀雽?dǎo)體裝置(在s150中)。在實際制造過程中，可重復(fù)地執(zhí)行暴露和刻蝕步驟，并且因此在布局設(shè)計過程中界定的圖案可依序形成于半導(dǎo)體襯底上。

圖3是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。

參考圖3，標(biāo)準(zhǔn)單元布局可包含：用于有源區(qū)ar的布局(下文稱為有源區(qū)ar)；用于柵極電極ge的布局(下文稱為柵極圖案gp)；用于導(dǎo)電結(jié)構(gòu)cp的布局(下文稱為導(dǎo)電圖案cl)；用于通孔的布局(下文稱為通孔圖案v0)；以及用于互連線ml的布局(下文稱為導(dǎo)線m1)。

有源區(qū)ar可以是pmosfet區(qū)或nmosfet區(qū)。柵極圖案gp可跨越有源區(qū)ar并且在第一方向d1上延伸。有源區(qū)ar中不與柵極圖案gp交疊的部分可充當(dāng)源極/漏極區(qū)sd。

導(dǎo)電圖案cl可包含連接圖案m0和有源觸點圖案ca。有源觸點圖案ca可安置于有源區(qū)ar上。有源觸點圖案ca可在與第一方向d1交叉的第二方向d2上與柵極圖案gp間隔開。連接圖案m0和有源觸點圖案ca可彼此部分交疊。連接圖案m0可在第二方向d2上延伸。

通孔圖案v0和導(dǎo)線m1可安置于連接圖案m0上。通孔圖案v0可與連接圖案m0交疊，但是可在第二方向d2上與有源觸點圖案ca間隔開。導(dǎo)線m1可與通孔圖案v0交疊并且可在第一方向d1上延伸。

圖4是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的透視圖。例如，圖4是說明基于圖3的布局形成的半導(dǎo)體裝置的透視圖。

參考圖4，可提供具有有源圖案fn的襯底100。可根據(jù)參考圖3描述的有源區(qū)ar形成有源圖案fn。有源圖案fn可包含一對源極/漏極區(qū)sd以及源極/漏極區(qū)sd之間的溝道區(qū)af。

柵極電極ge可安置于溝道區(qū)af上以跨越有源圖案fn。柵極電極ge可在與襯底100的頂部表面平行的第一方向d1上延伸。柵極電極ge可以是根據(jù)參考圖3描述的柵極圖案gp形成的圖案。柵極絕緣圖案可插入溝道區(qū)af與柵極電極ge之間。柵極電極ge可包含摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物(例如，氮化鈦或氮化鉭)或金屬(例如，鋁或鎢)。

導(dǎo)電結(jié)構(gòu)cp可提供于源極/漏極區(qū)sd中的至少一個上。導(dǎo)電結(jié)構(gòu)cp可包含第一部分p1和第二部分p2。導(dǎo)電結(jié)構(gòu)cp可以是根據(jù)先前參考圖3描述的導(dǎo)電圖案cl形成的圖案。例如，第一部分p1可以是根據(jù)參考圖3描述的連接圖案m0形成的圖案，并且第二部分p2可以是根據(jù)先前參考圖3描述的有源觸點圖案ca形成的圖案。

第二部分p2可電連接到源極/漏極區(qū)sd。例如，第二部分p2可充當(dāng)與源極/漏極區(qū)sd直接接觸的接觸插塞。第二部分p2可在與第一方向d1交叉的第二方向d2上與柵極電極ge間隔開。第二部分p2可在第一方向d1上延伸。

第一部分p1可在第二方向d2上從第二部分p2延伸。此外，第一部分p1可包含從第二部分p2的至少一個側(cè)壁(例如，第一側(cè)壁sw1)伸出(protruded)的第一端部分tp1。第一側(cè)壁sw1可以是在第一方向d1上延伸并且面對柵極電極ge的側(cè)壁。換句話說，第一部分p1可具有穿過第二部分p2的頂部部分的形狀。

第一部分p1的頂部表面p1t可與第二部分p2的頂部表面p2t基本上共面。第一部分p1的底部表面p1b可位于高于第二部分p2的底部表面p2b的水平面處。換句話說，第一部分的底部表面p1b相對于襯底100的上表面高于第二部分p2的底部表面p2b。另外，第一部分p1的底部表面p1b可位于高于柵極電極ge的頂部表面的水平面處。

第一部分p1和第二部分p2可連接到彼此以構(gòu)成導(dǎo)電結(jié)構(gòu)cp，所述導(dǎo)電結(jié)構(gòu)以單一主體的形式提供。導(dǎo)電結(jié)構(gòu)cp可包含導(dǎo)電金屬氮化物(例如，氮化鈦或氮化鉭)或金屬(例如，鋁或鎢)。

互連線ml可提供于導(dǎo)電結(jié)構(gòu)cp上?；ミB線ml可包含在第一方向d1上延伸的線部分li以及將線部分li垂直連接到導(dǎo)電結(jié)構(gòu)cp的觸點部分vi。線部分li可以是根據(jù)先前參考圖3描述的導(dǎo)線m1形成的圖案，并且觸點部分vi可以是根據(jù)先前參考圖3描述的通孔圖案v0形成的圖案。互連線ml可包含導(dǎo)電金屬氮化物(例如，氮化鈦或氮化鉭)或金屬(例如，鋁或鎢)。

當(dāng)在平面圖中觀察時，線部分li可在第二方向d2上與第二部分p2間隔開。然而，線部分li可通過觸點部分vi和第一部分p1電連接到第二部分p2換句話說，線部分li可電連接到源極/漏極區(qū)sd。因此，當(dāng)線部分li與第二部分p2水平間隔開時，線部分li和第二部分p2可通過第一部分p1電連接到彼此。這可允許電信號通過互連線ml輸入到源極/漏極區(qū)sd或從源極/漏極區(qū)sd輸出。

返回參考圖3，導(dǎo)電圖案cl的連接圖案m0可增加將導(dǎo)線m1放置于布局設(shè)計過程中的自由度。因此，參考圖2描述的布線步驟可輕易地在標(biāo)準(zhǔn)單元布局上執(zhí)行。

圖5是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖3描述的元件。

參考圖5，標(biāo)準(zhǔn)單元布局可包含有源區(qū)ar、柵極圖案gp、導(dǎo)電圖案cl、通孔圖案v0和導(dǎo)線m1。導(dǎo)電圖案cl可包含連接圖案m0和柵極觸點圖案cb。柵極觸點圖案cb可安置于柵極圖案gp上。柵極觸點圖案cb可與連接圖案m0交疊。連接圖案m0可具有平行于第二方向d2的縱軸。

通孔圖案v0和導(dǎo)線m1可安置于連接圖案m0上。通孔圖案v0可與連接圖案m0交疊，但是可在第二方向d2上與柵極觸點圖案cb間隔開。導(dǎo)線m1可與通孔圖案v0交疊并且可在第一方向d1上延伸。

圖6是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的透視圖。例如，圖6是說明基于圖5的布局形成的半導(dǎo)體裝置的透視圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖4描述的元件。

參考圖6，導(dǎo)電結(jié)構(gòu)cp可安置于柵極電極ge上。導(dǎo)電結(jié)構(gòu)cp可包含第一部分p1和第三部分p3。與先前參考圖4描述的導(dǎo)電結(jié)構(gòu)cp不同，第三部分p3(而不是第二部分p2)可提供于導(dǎo)電結(jié)構(gòu)cp中。第一部分p1可以是根據(jù)先前參考圖5描述的連接圖案m0形成的圖案，并且第三部分p3可以是根據(jù)先前參考圖5描述的柵極觸點圖案cb形成的圖案。

第三部分p3可電連接到柵極電極ge。例如，第三部分p3可充當(dāng)與源極/漏極區(qū)sd直接接觸的接觸插塞。第三部分p3可與源極/漏極區(qū)sd垂直間隔開。

第一部分p1可在與第二方向d2相反的方向上從第三部分p3延伸。此外，第一部分p1可包含從第三部分p3的兩個側(cè)壁(例如，第二側(cè)壁sw2)伸出的第二端部分tp2。換句話說，第一部分p1可具有大于第三部分p3的線寬。

第一部分p1的頂部表面p1t可與第三部分p3的頂部表面p3t基本上共面。第一部分p1的底部表面p1b可高于第三部分p3的底部表面p3b。例如，第一部分p1的底部表面p1b相對于襯底100的上表面高于第三部分p3的底部表面p3b。由于第三部分p3的底部表面p3b位于與柵極電極ge的頂部表面基本上相同的水平面處，因此第一部分p1的底部表面p1b可高于柵極電極ge的頂部表面。

互連線ml可提供于導(dǎo)電結(jié)構(gòu)cp上。當(dāng)在平面圖中觀察時，互連線ml的線部分li可在第二方向d2上與第三部分p3間隔開。然而，線部分li可經(jīng)由觸點部分vi和第一部分p1電連接到第三部分p3。例如，線部分li可電連接到柵極電極ge。因此，當(dāng)線部分li與第三部分p3水平間隔開時，線部分li和第三部分p3可通過第一部分p1電連接到彼此。這可允許電信號通過互連線ml輸入或輸出到柵極電極ge或從柵極電極ge輸出。

圖7是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖3和5描述的元件。

參考圖7，標(biāo)準(zhǔn)單元布局可包含有源區(qū)ar、柵極圖案gp、導(dǎo)電圖案cl、通孔圖案v0和導(dǎo)線m1。導(dǎo)電圖案cl可包含連接圖案m0、有源觸點圖案ca和柵極觸點圖案cb。

有源觸點圖案ca可安置于有源區(qū)ar上，并且柵極觸點圖案cb可安置于柵極圖案gp上。有源觸點圖案ca和連接圖案m0可彼此部分交疊，并且柵極觸點圖案cb可與連接圖案m0交疊。

為了減少圖式的復(fù)雜性并且為了提供對本發(fā)明概念的示例性實施例的更好理解，圖7中未示出通孔圖案v0和導(dǎo)線m1；然而，所述通孔圖案和所述導(dǎo)線可自由地安置于連接圖案m0上，例如如先前參考圖3和5所描述。

圖8是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的透視圖。例如，圖8是說明基于圖7的布局形成的半導(dǎo)體裝置的透視圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖4和6描述的元件。

參考圖8，導(dǎo)電結(jié)構(gòu)cp可安置于襯底100上。導(dǎo)電結(jié)構(gòu)cp可包含第一部分p1、第二部分p2和第三部分p3。第二部分p2可安置于源極/漏極區(qū)sd上且電連接到源極/漏極區(qū)sd，并且第三部分p3可安置于柵極電極ge上且電連接到柵極電極ge。第一部分p1可在第二方向d2上延伸并且可將第二部分p2和第三部分p3連接到彼此。

第一部分p1的頂部表面p1t、第二部分p2的頂部表面p2t和第三部分p3的頂部表面p3t可基本上彼此共面。第一部分p1的底部表面p1b、第二部分p2的底部表面p2b和第三部分p3的底部表面p3b可相對于襯底100的上表面位于不同高度處。例如，第一部分p1的底部表面p1b可高于第三部分p3的底部表面p3b，并且第三部分p3的底部表面p3b可高于第二部分p2的底部表面p2b。

如先前參考圖3和5描述的互連線ml可提供于導(dǎo)電結(jié)構(gòu)cp上。

圖9是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖3描述的元件。

參考圖9，標(biāo)準(zhǔn)單元布局可包含有源區(qū)ar、柵極圖案gp、導(dǎo)電圖案cl、通孔圖案v0和導(dǎo)線m1。導(dǎo)電圖案cl可包含連接圖案m0和一對有源觸點圖案ca。

有源觸點圖案ca可分別安置于有源區(qū)ar的相對部分上，所述有源區(qū)ar位于柵極圖案gp的兩側(cè)處。有源觸點圖案ca中的每一個可與連接圖案m0交疊。連接圖案m0可跨越柵極圖案gp并且在第二方向d2上延伸。

為了減少圖式的復(fù)雜性并且為了提供對本發(fā)明概念的示例性實施例的更好理解，圖9中未示出通孔圖案v0和導(dǎo)線m1；然而，所述通孔圖案和所述導(dǎo)線可自由地安置于連接圖案m0上，例如如先前參考圖3所描述。

圖10是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的透視圖。例如，圖10是說明基于圖9的布局形成的半導(dǎo)體裝置的透視圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖4描述的元件。

參考圖10，導(dǎo)電結(jié)構(gòu)cp可安置于襯底100上。導(dǎo)電結(jié)構(gòu)cp可包含第一部分p1和一對第二部分p2。第二部分p2可分別安置于源極/漏極區(qū)sd上且電連接到源極/漏極區(qū)sd，所述源極/漏極區(qū)sd安置于柵極電極ge的兩側(cè)處。此處，第一部分p1可形成為跨越柵極電極ge且在第二方向d2上延伸，并且可用于將第二部分p2連接到彼此。換句話說，第一部分p1可將第二部分p2連接到彼此，所述第二部分p2通過插入其間的柵極電極ge彼此間隔開。

如先前參考圖3所描述，互連線ml可提供于導(dǎo)電結(jié)構(gòu)cp上。

圖11是說明根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局的一部分的布局圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖5描述的元件。

參考圖11，標(biāo)準(zhǔn)單元布局可包含有源區(qū)ar、柵極圖案gp、導(dǎo)電圖案cl、通孔圖案v0和導(dǎo)線m1。導(dǎo)電圖案cl可包含連接圖案m0和一對柵極觸點圖案cb。

柵極觸點圖案cb可分別安置于柵極圖案gp上。柵極觸點圖案cb可與連接圖案m0交疊。連接圖案m0可跨越柵極圖案gp并且在第二方向d2上延伸。

為了減少圖式的復(fù)雜性并且為了提供對本發(fā)明概念的示例性實施例的更好理解，圖11中未示出通孔圖案v0和導(dǎo)線m1；然而，所述通孔圖案和所述導(dǎo)線可自由地安置于連接圖案m0上，例如如先前參考圖5所描述。

圖12是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的透視圖。例如，圖12是說明基于圖11的布局形成的半導(dǎo)體裝置的透視圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖6描述的元件。

參考圖12，導(dǎo)電結(jié)構(gòu)cp可安置于在襯底100上形成的柵極電極ge上。導(dǎo)電結(jié)構(gòu)cp可包含第一部分p1和一對第三部分p3。第三部分p3可分別電連接到柵極電極ge。此處，第一部分p1可在第二方向d2上延伸以跨越柵極電極ge，并且第三部分p3可通過第一部分p1彼此連接。

如先前參考圖3所描述，互連線ml可提供于導(dǎo)電結(jié)構(gòu)cp上。

圖13是根據(jù)本發(fā)明概念的示例性實施例的包含標(biāo)準(zhǔn)單元布局的布局圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖3、5、7、9和11描述的元件。

參考圖13，布局設(shè)計工具可用于并列(sidebyside)安置標(biāo)準(zhǔn)單元布局。舉例來說，標(biāo)準(zhǔn)單元布局可包含第一至第三標(biāo)準(zhǔn)單元布局std1、std2和std3?？稍诘诙较騞2上布置第一至第三標(biāo)準(zhǔn)單元布局std1、std2和std3。第一至第三標(biāo)準(zhǔn)單元布局std1、std2和std3中的每一個可包含用于邏輯晶體管的邏輯布局、用于提供于邏輯晶體管上的互連線的互連線布局以及用于將邏輯晶體管和互連線連接到彼此的觸點的觸點布局。

邏輯布局可包含用于有源區(qū)的有源布局。有源布局可包含pmosfet區(qū)pr和nmosfet區(qū)nr。pmosfet區(qū)pr和nmosfet區(qū)nr可在與第二方向d2交叉的第一方向d1上彼此間隔開。

邏輯布局可包含用于柵極電極的布局(例如，柵極圖案gp)，所述布局在第一方向d1上延伸并且跨越pmosfet區(qū)pr和nmosfet區(qū)nr。柵極圖案gp可在第二方向d2上彼此間隔開。pmosfet區(qū)pr、nmosfet區(qū)nr和柵極圖案gp可構(gòu)成提供于半導(dǎo)體襯底100上的邏輯晶體管。

觸點布局可包含：用于下部導(dǎo)電結(jié)構(gòu)的布局(例如，下部導(dǎo)電圖案lp)，其與pmosfet區(qū)pr和nmosfet區(qū)nr中的每一個交疊或連接到pmosfet區(qū)pr和nmosfet區(qū)nr中的每一個；用于連接圖案m0的布局(例如，連接圖案m0a-m0h)；用于有源觸點ac的布局(例如，有源觸點圖案caa-cal)，其與下部導(dǎo)電圖案lp交疊或連接到下部導(dǎo)電圖案lp；以及用于柵極觸點gc的布局(例如，柵極觸點圖案cba-cbh)，其與柵極圖案gp交疊或連接到柵極圖案gp。連接圖案m0a-m0h中的每一個可與有源觸點圖案caa-cal和柵極觸點圖案cba-cbh中的至少一個交疊或連接到有源觸點圖案caa-cal和柵極觸點圖案cba-cbh中的至少一個。另外，用于導(dǎo)電結(jié)構(gòu)cp的布局(例如，導(dǎo)電圖案cl1-cl8)可界定在觸點布局中。導(dǎo)電圖案cl1-cl8可包含第一至第八導(dǎo)電圖案cl1-cl8。

互連線布局可包含：用于通孔圖案的布局(例如，通孔圖案v0)；用于互連線的布局(例如，導(dǎo)線m1a-m1g)；以及用于電力互連線(powerinterconnectionlines)的布局(例如，電力線pm1和pm2)。第一電力線pm1和第二電力線pm2中的每一個可以是在第二方向d2上延伸的線形結(jié)構(gòu)。第一電力線pm1和第二電力線pm2可通過通孔圖案v0連接到一些有源觸點圖案caa-cal。導(dǎo)線m1a-m1g可通過通孔圖案v0連接到一些連接圖案m0a-m0h、一些有源觸點圖案caa-cal和一些柵極觸點圖案cba-cbh。

現(xiàn)將描述第一標(biāo)準(zhǔn)單元布局std1。例如，第一有源觸點圖案caa可提供為分別與第一電力線pm1和第二電力線pm2交疊。第一電力線pm1和第二電力線pm2可通過通孔圖案v0分別連接到第一有源觸點圖案caa。第一柵極觸點圖案cba可提供為與柵極圖案gp中的至少一個交疊。第一導(dǎo)線m1a可通過通孔圖案v0連接到第一柵極觸點圖案cba。

一對第一導(dǎo)電圖案cl1可安置成鄰近于第一導(dǎo)線m1a。所述對第一導(dǎo)電圖案cl1可分別安置于pmosfet區(qū)pr和nmosfet區(qū)nr上。第一導(dǎo)電圖案cl1中的每一個可包含第二有源觸點圖案cab和第一連接圖案m0a。第二有源觸點圖案cab和第一連接圖案m0a可彼此部分交疊。第二導(dǎo)線m1b可通過通孔圖案v0分別連接到所述對第一導(dǎo)電圖案cl1。

一對第二導(dǎo)電圖案cl2可安置于第一標(biāo)準(zhǔn)單元布局std1與第二標(biāo)準(zhǔn)單元布局std2之間的邊界上。所述對第二導(dǎo)電圖案cl2可分別安置于pmosfet區(qū)pr和nmosfet區(qū)nr上。第二導(dǎo)電圖案cl2中的每一個可包含第二柵極觸點圖案cbb、第二連接圖案m0b和第三有源觸點圖案cac。第二柵極觸點圖案cbb可與第二連接圖案m0b交疊。第三有源觸點圖案cac和第二連接圖案m0b可彼此部分交疊。然而，第二柵極觸點圖案cbb和第三有源觸點圖案cac可在第二方向d2上彼此間隔開。第一電力線pm1和第二電力線pm2可通過通孔圖案v0分別連接到所述對第二導(dǎo)電圖案cl2。

現(xiàn)將描述第二標(biāo)準(zhǔn)單元布局std2。一對第三導(dǎo)電圖案cl3可安置于襯底100上。所述對第三導(dǎo)電圖案cl3可分別安置于pmosfet區(qū)pr和nmosfet區(qū)nr上。第三導(dǎo)電圖案cl3中的每一個可包含第四有源觸點圖案cad、第五有源觸點圖案cae和第三連接圖案m0c。第四有源觸點圖案cad和第五有源觸點圖案cae可在第二方向d2上通過插入其間的柵極圖案gp彼此間隔開。第三連接圖案m0c可跨越柵極圖案gp并且在第二方向d2上延伸。第四有源觸點圖案cad和第三連接圖案m0c可彼此部分交疊，并且第五有源觸點圖案cae和第三連接圖案m0c可彼此部分交疊。

第四導(dǎo)電圖案cl4可安置成鄰近于所述對第三導(dǎo)電圖案cl3。第四導(dǎo)電圖案cl4可安置于pmosfet區(qū)pr與nmosfet區(qū)nr之間。第四導(dǎo)電圖案cl4可包含第三柵極觸點圖案cbc、第四柵極觸點圖案cbd和第四連接圖案m0d。第三柵極觸點圖案cbc和第四柵極觸點圖案cbd可各自與相鄰柵極圖案gp交疊。第四連接圖案m0d可跨越柵極圖案gp并且在第二方向d2上延伸。第三柵極觸點圖案cbc和第四柵極觸點圖案cbd可與第四連接圖案m0d交疊。第三導(dǎo)線m1c可通過通孔圖案v0連接到第四導(dǎo)電圖案cl4。

一對第六有源觸點圖案caf可安置于柵極圖案gp之間，所述柵極圖案gp分別連接到第三柵極觸點圖案cbc和第四柵極觸點圖案cbd。所述對第六有源觸點圖案caf可分別安置于pmosfet區(qū)pr和nmosfet區(qū)nr上。第四導(dǎo)線m1d可通過通孔圖案v0連接到所述對第六有源觸點圖案caf。

如果省略第四連接圖案m0d，那么可不以圖13中所示的形狀和位置形成第三導(dǎo)線m1c和第四導(dǎo)線m1d。例如，第一導(dǎo)線m1a和第二導(dǎo)線m1b可具有類似于圖14b中所示的形狀和位置。

一對第五導(dǎo)電圖案cl5可安置于第二標(biāo)準(zhǔn)單元布局std2與第三標(biāo)準(zhǔn)單元布局std3之間的邊界上。所述對第五導(dǎo)電圖案cl5可分別安置于pmosfet區(qū)pr和nmosfet區(qū)nr上。第五導(dǎo)電圖案cl5中的每一個可包含第七有源觸點圖案cag、第五連接圖案m0e、第五柵極觸點圖案cbe和第八有源觸點圖案cah。第五柵極觸點圖案cbe可與第五連接圖案m0e交疊。第七有源觸點圖案cag和第五連接圖案m0e可彼此部分交疊，并且第八有源觸點圖案cah和第五連接圖案m0e可彼此部分交疊。第七有源觸點圖案cag和第八有源觸點圖案cah以及第五柵極觸點圖案cbe可在第二方向d2上彼此間隔開。第八有源觸點圖案cah可在第一方向d1上延伸并且可與電力線pm1和pm2部分交疊。第一電力線pm1和第二電力線pm2可通過通孔圖案v0分別連接到所述對第五導(dǎo)電圖案cl5。

現(xiàn)將描述第三標(biāo)準(zhǔn)單元布局std3。例如，第六柵極觸點圖案cbf和第七柵極觸點圖案cbg可提供于襯底100上。第六柵極觸點圖案cbf和第七柵極觸點圖案cbg可安置于pmosfet區(qū)pr與nmosfet區(qū)nr之間。第六柵極觸點圖案cbf和第七柵極觸點圖案cbg可分別與彼此相鄰的柵極圖案gp交疊。此外，第六柵極觸點圖案cbf和第七柵極觸點圖案cbg可與第五導(dǎo)線m1e交疊。第五導(dǎo)線m1e可包含：第一部分，其與第六柵極觸點圖案cbf和第七柵極觸點圖案cbg交疊并且在第二方向d2上延伸；以及第二部分，其在第一方向d1上延伸。第五導(dǎo)線m1e可通過通孔圖案v0連接到第六柵極觸點圖案cbf和第七柵極觸點圖案cbg。

第六導(dǎo)電圖案cl6可安置成鄰近于第五導(dǎo)線m1e。第六導(dǎo)電圖案cl6可安置于pmosfet區(qū)pr與nmosfet區(qū)nr之間。第六導(dǎo)電圖案cl6可包含第八柵極觸點圖案cbh和第六連接圖案m0f。第八柵極觸點圖案cbh可在第二方向d2上延伸并且可與彼此相鄰的一對柵極圖案gp交疊。第六連接圖案m0f可包含：第一部分，其在第二方向d2上延伸并且與第八柵極觸點圖案cbh交疊；以及第二部分，其在第一方向d1上延伸。第六連接圖案m0f的第二部分可與第六導(dǎo)線m1f交疊。第六導(dǎo)電線m1f可通過通孔圖案v0連接到第六導(dǎo)電圖案cl6。

第七導(dǎo)電圖案cl7可提供于nmosfet區(qū)nr上。第七導(dǎo)電圖案cl7可包含第九有源觸點圖案cai、第十有源觸點圖案caj和第七連接圖案m0g。第九有源觸點圖案cai和第十有源觸點圖案caj可在第二方向d2上通過插入其間的柵極圖案gp彼此間隔開。第七連接圖案m0g可包含：第一部分，其在第一方向d1上延伸并且與第九有源觸點圖案cai交疊；第二部分，其在第一方向d1上延伸并且與第十有源觸點圖案caj交疊；以及第三部分，其在第二方向d2上延伸并且跨越柵極圖案gp。

第八導(dǎo)電圖案cl8可安置成鄰近于第六導(dǎo)電圖案cl6。第八導(dǎo)電圖案cl8可從pmosfet區(qū)pr延伸到nmosfet區(qū)nr。第八導(dǎo)電圖案cl8可包含第十一有源觸點圖案cak、第十二有源觸點圖案cal和第八連接圖案m0h。第十一有源觸點圖案cak和第十二有源觸點圖案cal可分別安置于pmosfet區(qū)pr和nmosfet區(qū)nr上。第十一有源觸點圖案cak可與第六導(dǎo)線m1f交疊。第八連接圖案m0h可包含：第一部分，其在第二方向d2上延伸并且與第十一有源觸點圖案cak交疊；第二部分，其在第二方向d2上延伸并且與第十二有源觸點圖案cal交疊；以及第三部分，其在第一方向d1上延伸并且將第一和第二部分連接到彼此。第八連接圖案m0h的第一部分可跨越柵極圖案gp中的至少一個。此外，第八連接圖案m0h和第七導(dǎo)線m1g可彼此部分交疊。第七導(dǎo)線m1g可通過通孔圖案v0連接到第八連接圖案m0h。

在上述所述對第一導(dǎo)電圖案cl1中，一對第二有源觸點圖案cab可通過第一連接圖案m0a和第二導(dǎo)線m1b連接到彼此。在第八導(dǎo)電圖案cl8中，第十一有源觸點圖案cak和第十二有源觸點圖案cal可僅通過第八連接圖案m0h電連接到彼此。

迄今為止，已描述安置于第一至第三標(biāo)準(zhǔn)單元布局std1、std2和std3上的第一至第八導(dǎo)電圖案cl1-cl8的實例。然而，本發(fā)明概念可不限于此。例如，有源觸點圖案、柵極觸點圖案和連接圖案就其形狀和位置而言可改變，并且可通過各種方式連接到彼此。

圖14a是說明根據(jù)本發(fā)明概念的示例性實施例的圖13的區(qū)域“m”的布局圖。圖14b是說明根據(jù)比較實例的圖13的區(qū)域“m”的布局圖。

參考圖14a，第一柵極觸點圖案cba、所述對第一導(dǎo)電圖案cl1以及先前已參考圖13描述的第一導(dǎo)線m1a和第二導(dǎo)線m1b可安置于襯底100上。第一導(dǎo)線m1a可通過通孔圖案v0連接到第一柵極觸點圖案cba。第一導(dǎo)電圖案cl1中的每一個可包含第二有源觸點圖案cab和第一連接圖案m0a。第一連接圖案m0a和第二導(dǎo)線m1b可彼此部分交疊。因此，第二導(dǎo)電線m1b可通過通孔圖案v0連接到所述對第一連接圖案m0a。

第一導(dǎo)線m1a和第二導(dǎo)線m1b中的每一個可包含用于建立到上部互連線的布線路徑的引腳區(qū)(pinregion)pi。舉例來說，第一導(dǎo)線m1a和第二導(dǎo)線m1b中的每一個可包含五個引腳區(qū)pi，所述引腳區(qū)平行于其縱軸或在第一方向d1上布置。換句話說，第一導(dǎo)線m1a和第二導(dǎo)線m1b可包含十個引腳區(qū)pi。

參考圖14b，第一柵極觸點圖案cba、一對第二有源觸點圖案cab以及第一導(dǎo)線m1a和第二導(dǎo)線m1b可安置于襯底上。然而，與圖14a不同，圖14b不包含第一連接圖案m0a。第二導(dǎo)線m1b可包含：第一部分，其在第一方向d1上延伸；以及第二部分，其在第二方向d2上延伸并且分別與所述對第二有源觸點圖案cab交疊。第二導(dǎo)線m1b可通過通孔圖案v0連接到所述對第二有源觸點圖案cab。

第一導(dǎo)線m1a和第二導(dǎo)線m1b中的每一個可包含用于建立到上部互連線的布線路徑的引腳區(qū)pi。歸因于第二導(dǎo)線m1b的第二部分，第一導(dǎo)線m1a在第一方向d1上的長度可短于圖14a的第一導(dǎo)線m1a的長度。因此，第一導(dǎo)線m1a可包含(例如)三個引腳區(qū)pi，并且第二導(dǎo)線m1b可包含五個引腳區(qū)pi。因此，第一導(dǎo)線m1a和第二導(dǎo)線m1b可包含八個引腳區(qū)pi。換句話說，在第一導(dǎo)線m1a和第二導(dǎo)線m1b上的引腳區(qū)pi的數(shù)目可小于參考圖14a描述的實施例中的數(shù)目。

圖15a是根據(jù)本發(fā)明概念的示例性實施例的圖13的區(qū)域“n”的布局圖。圖15b是說明根據(jù)比較實例的圖13的區(qū)域“n”的布局圖。

參考圖15a，第六導(dǎo)電圖案cl6、第八導(dǎo)電圖案cl8以及先前參考圖13描述的第六導(dǎo)線m1f和第七導(dǎo)線m1g可安置于襯底100上。第六導(dǎo)電圖案cl6可包含第八柵極觸點圖案cbh和第六連接圖案m0f。第八導(dǎo)電圖案cl8可包含第十一有源觸點圖案cak、第十二有源觸點圖案cal和第八連接圖案m0h。第六連接圖案m0f和第六導(dǎo)線m1f可彼此部分交疊，并且第八連接圖案m0h和第七導(dǎo)線m1g可彼此部分交疊。因此，第六導(dǎo)線m1f可通過通孔圖案v0連接到第六連接圖案m0f，并且第七導(dǎo)線m1g可通過通孔圖案v0連接到第八連接圖案m0h。

第六導(dǎo)線m1f和第七導(dǎo)線m1g中的每一個可包含用于建立到上部互連線的布線路徑的引腳區(qū)pi。舉例來說，第六導(dǎo)線m1f和第七導(dǎo)線m1g中的每一個可包含五個引腳區(qū)pi，所述引腳區(qū)平行于其縱軸或在第一方向d1上布置。換句話說，第六導(dǎo)線m1f和第七導(dǎo)線m1g可包含十個引腳區(qū)pi。

參考圖15b，第六導(dǎo)電圖案cl6、第十一有源觸點圖案cak、第十二有源觸點圖案cal以及第六導(dǎo)線m1f和第七導(dǎo)線m1g可安置于襯底上。然而，與圖15a不同，圖15b不包含第八連接圖案m0h。第七導(dǎo)線m1g可包含：第一部分，其在第一方向d1上延伸；以及第二部分，其在第二方向d2上延伸并且分別與第十一有源觸點圖案cak和第十二有源觸點圖案cal交疊。第七導(dǎo)線m1g可通過通孔圖案v0連接到第十一有源觸點圖案cak和第十二有源觸點圖案cal中的每一個。

第六導(dǎo)線m1f和第七導(dǎo)線m1g中的每一個可包含用于建立到上部互連線的布線路徑的引腳區(qū)pi。歸因于第七導(dǎo)線m1g的第二部分，第六導(dǎo)線m1f在第一方向d1上的長度可短于圖15a中的第六導(dǎo)線m1f的長度。因此，第六導(dǎo)線m1f可包含(例如)三個引腳區(qū)pi，并且第七導(dǎo)線m1g可包含五個引腳區(qū)pi。因此，第六導(dǎo)線m1f和第七導(dǎo)線m1g可包含八個引腳區(qū)pi。換句話說，在第六導(dǎo)線m1f和第七導(dǎo)線m1g上的引腳區(qū)pi的數(shù)目可小于參考圖15a描述的實施例中的數(shù)目。

如參考圖14和15所描述，根據(jù)本發(fā)明概念的示例性實施例的標(biāo)準(zhǔn)單元布局可包含額外連接圖案以及有源觸點圖案和柵極觸點圖案。因此，可在放置用于互連線或?qū)Ь€的布局時增加自由度并且增加用于建立到上部互連線的布線路徑的引腳區(qū)面積。換句話說，連接圖案可使得可建構(gòu)布線結(jié)構(gòu)更容易。

圖16是說明根據(jù)發(fā)明概念的示例性實施例的半導(dǎo)體裝置的平面圖。圖17a至17r分別是沿著圖16的線a-a'、b-b'、c-c'、d-d'、e-e'、f-f'、g-g'、h-h'、i-i'、j-j'、k-k'、l-l'、m-m'、n-n'、o-o'、p-p'、q-q'和r-r'截取的截面圖。例如，圖16和圖17a至17r說明基于圖13的標(biāo)準(zhǔn)單元布局形成的半導(dǎo)體裝置的實例。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不再進(jìn)一步詳細(xì)地描述先前參考圖4、6、8、10和12描述的元件。

在參考圖16和17a至17r將描述的半導(dǎo)體裝置中，半導(dǎo)體裝置的每個元件可通過圖2的光刻過程s150集成在半導(dǎo)體襯底100上，并且因此所述元件可不與構(gòu)成圖13的標(biāo)準(zhǔn)單元布局的對應(yīng)圖案相同。半導(dǎo)體裝置可以是(例如)片上系統(tǒng)(system-on-chip)。

參考圖16和17a至17r，第二裝置隔離圖案st2可提供于襯底100上以界定pmosfet區(qū)pr和nmosfet區(qū)nr。第二裝置隔離圖案st2可提供于襯底100的上部部分中。在本發(fā)明概念的示例性實施例中，襯底100可以是硅襯底、鍺襯底或絕緣體上硅(silicon-on-insulator,soi)襯底。

pmosfet區(qū)pr和nmosfet區(qū)nr可通過插入其間的第二裝置隔離圖案st2在平行于襯底100的頂部表面的第一方向d1上彼此間隔開。盡管pmosfet區(qū)pr和nmosfet區(qū)nr中的每一個被說明為單個區(qū)域，但是pmosfet區(qū)pr和nmosfet區(qū)nr中的每一個可包含通過第二裝置隔離圖案st2彼此間隔開的多個區(qū)域。

多個第一有源圖案fn1可提供于pmosfet區(qū)pr上以在與第一方向d1交叉的第二方向d2上延伸，并且多個第二有源圖案fn2可提供于nmosfet區(qū)nr上以在第二方向d2上延伸。第一有源圖案fn1和第二有源圖案fn2可以是襯底100的一部分并且可具有凸出形狀(protrudingshape)。換句話說，所述有源圖案可從襯底100突出。可在第一方向d1上布置第一有源圖案fn1和第二有源圖案fn2。在第二方向d2上延伸的第一裝置隔離圖案st1可安置于第一有源圖案fn1和第二有源圖案fn2中的每一個的兩側(cè)處。

在第一裝置隔離圖案st1之間，第一有源圖案fn1和第二有源圖案fn2的上部部分可相對于第一裝置隔離圖案st1垂直突出。換句話說，第一有源圖案fn1和第二有源圖案fn2的上部部分中的每一個在第一裝置隔離圖案st1之間可具有鰭形形狀。

第二裝置隔離圖案st2可基本上連接到第一裝置隔離圖案st1以形成單個絕緣圖案。第二裝置隔離圖案st2可比第一裝置隔離圖案st1厚。在這種情況下，第一裝置隔離圖案st1和第二裝置隔離圖案st2可通過不同過程形成。舉例來說，第一裝置隔離圖案st1和第二裝置隔離圖案st2可由氧化硅層制成或包含氧化硅層。

柵極電極ge可提供于第一有源圖案fn1和第二有源圖案fn2上以在第一方向d1上延伸并且跨越第一有源圖案fn1和第二有源圖案fn2。柵極電極ge可在第二方向d2上彼此間隔開。柵極電極ge中的每一個可在第一方向d1上延伸并且跨越pmosfet區(qū)pr、第二裝置隔離圖案st2和nmosfet區(qū)nr。

在本發(fā)明概念的示例性實施例中，虛擬柵極電極dm可分別提供于第一標(biāo)準(zhǔn)單元stdc1與第二標(biāo)準(zhǔn)單元stdc2之間的邊界上以及第二標(biāo)準(zhǔn)單元stdc2與第三標(biāo)準(zhǔn)單元stdc3之間的邊界上。虛擬柵極電極dm中的每一個可通過第二裝置隔離圖案st2分成兩個電極，但是本發(fā)明概念可不限于此。虛擬柵極電極dm可具有與柵極電極ge基本上相同的結(jié)構(gòu)并且可由與柵極電極ge基本上相同的材料構(gòu)成。在電路中，虛擬柵極電極dm可充當(dāng)晶體管的導(dǎo)線。

柵極絕緣圖案gi可提供于柵極電極ge中的每一個下方，并且柵極隔片gs可提供于柵極電極ge中的每一個的兩側(cè)。此外，可提供頂蓋圖案cp以覆蓋柵極電極ge中的每一個的頂部表面。然而，在本發(fā)明概念的示例性實施例中，頂蓋圖案cp可從柵極電極ge的頂部表面的一部分中部分移除，下文將描述的柵極觸點gc連接到所述部分。柵極絕緣圖案gi可垂直延伸以覆蓋柵極電極ge的兩個側(cè)壁。例如，柵極絕緣圖案gi可插入到柵極電極ge與柵極隔片gs之間?？商峁┑谝恢恋谌龑娱g絕緣層110-130以覆蓋第一有源圖案fn1和第二有源圖案fn2以及柵極電極ge。

柵極電極ge可由摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物或金屬形成或包含摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物或金屬。柵極絕緣圖案gi可由氧化硅層、氮氧化硅層或高介電常數(shù)材料構(gòu)成或包含氧化硅層、氮氧化硅層或高介電常數(shù)材料，所述高介電常數(shù)材料的介電常數(shù)低于氧化硅的介電常數(shù)。頂蓋圖案cp和柵極隔片gs中的每一個可包含氧化硅層、氮化硅層或氮氧化硅層。第一至第三層間絕緣層110-130中的每一個可包含氧化硅層或氮氧化硅層。

源極/漏極區(qū)sd可提供于第一有源圖案fn1和第二有源圖案fn2的上部部分上或第一有源圖案fn1和第二有源圖案fn2的上部部分中。pmosfet區(qū)pr上的源極/漏極區(qū)sd可以是p型雜質(zhì)區(qū)，且nmosfet區(qū)nr上的源極/漏極區(qū)sd可以是n型雜質(zhì)區(qū)。溝道區(qū)af可提供于分別與柵極電極ge交疊的第一有源圖案fn1和第二有源圖案fn2中的每一個的上部部分中。溝道區(qū)af中的每一個可插入源極/漏極區(qū)sd之間。

源極/漏極區(qū)sd可以是通過選擇性外延生長過程形成的外延圖案。因此，源極/漏極區(qū)sd可具有位于高于溝道區(qū)af的水平面處的頂部表面。源極/漏極區(qū)sd可包含與襯底100的半導(dǎo)體元件不同的半導(dǎo)體元件。舉例來說，源極/漏極區(qū)sd可由具有不同于(例如，大于或小于)襯底100的晶格常數(shù)的半導(dǎo)體材料構(gòu)成或包含所述半導(dǎo)體材料。因此，源極/漏極區(qū)sd可在溝道區(qū)af上施加壓縮應(yīng)力或拉伸應(yīng)力。

下部導(dǎo)電結(jié)構(gòu)ts可提供于柵極電極ge之間的pmosfet區(qū)pr和nmosfet區(qū)nr上。下部導(dǎo)電結(jié)構(gòu)ts可以是根據(jù)圖13的下部導(dǎo)電圖案lp形成的圖案。下部導(dǎo)電結(jié)構(gòu)ts可提供于第一層間絕緣層110中并且可直接連接到源極/漏極區(qū)sd。下部導(dǎo)電結(jié)構(gòu)ts可在第一方向d1上延伸。當(dāng)在平面圖中觀察時，下部導(dǎo)電結(jié)構(gòu)ts中的每一個可與第一電力互連線pl1或第二電力互連線pl2部分交疊。下部導(dǎo)電結(jié)構(gòu)ts可具有與第一層間絕緣層110的頂部表面基本上共面的頂部表面。在本發(fā)明的實施例中，下部導(dǎo)電結(jié)構(gòu)ts中的每一個被說明為與多個源極/漏極區(qū)sd接觸，但是本發(fā)明概念可不限于此。舉例來說，下部導(dǎo)電結(jié)構(gòu)ts中的至少一個可與源極/漏極區(qū)sd中的一個或兩個接觸。下部導(dǎo)電結(jié)構(gòu)ts可由摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物、金屬或金屬硅化物構(gòu)成或包含摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物、金屬或金屬硅化物。

導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8可提供于第二層間絕緣層120中。導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8可包含柵極觸點gc、有源觸點ac和第一至第八導(dǎo)電結(jié)構(gòu)cp1-cp8。導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8可以是根據(jù)圖13的連接圖案m0a-m0h、有源觸點圖案caa-cal和柵極觸點圖案cba-cbh形成的圖案。導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8可包含導(dǎo)電金屬氮化物或金屬。

導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8可具有與第二層間絕緣層120的頂部表面基本上共面的頂部表面。另外，有源觸點ac可具有與第二層間絕緣層120的底部表面基本上共面的底部表面。柵極觸點gc的底部表面可低于第二層間絕緣層120的底部表面。換句話說，柵極觸點gc的底部表面可低于有源觸點ac的底部表面。下文將更詳細(xì)地描述第一至第八導(dǎo)電結(jié)構(gòu)cp1-cp8。

阻擋層圖案bl可分別插入第二層間絕緣層120與導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8之間。除了導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8的頂部表面之外，阻擋層圖案bl可直接覆蓋導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8的側(cè)面和底部表面。阻擋層圖案bl可包含金屬氮化物，以防止導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8中的金屬元素擴(kuò)散。例如，阻擋層圖案bl可由氮化鈦構(gòu)成或包含氮化鈦。

第一電力互連線pl1和第二電力互連線pl2以及第一至第六互連線ml1-ml6可提供于第三層間絕緣層130中。第一電力互連線pl1和第二電力互連線pl2可以是根據(jù)圖13的電力線pm1和pm2形成的圖案，并且第一至第六互連線ml1-ml6可以是根據(jù)圖13的導(dǎo)線m1a-m1f形成的圖案。

第一電力互連線pl1和第二電力互連線pl2中的每一個以及第一至第六互連線ml1-ml6中的每一個可包含：線部分li，其平行于襯底100的頂部表面延伸；以及觸點部分vi，其垂直連接到導(dǎo)電結(jié)構(gòu)gc、ac和cp1-cp8。觸點部分vi可以是根據(jù)圖13的通孔圖案v0形成的圖案。

阻擋層圖案bl可分別插入第三層間絕緣層130與第一電力互連線pl1和第二電力互連線pl2之間以及第三層間絕緣層130與第一至第六互連線ml1-ml6之間。阻擋層圖案bl可包含金屬氮化物以防止金屬元素擴(kuò)散。例如，阻擋層圖案bl可由氮化鈦構(gòu)成或包含氮化鈦。

將參考圖16和17a至17e描述第一標(biāo)準(zhǔn)單元stdc1。一對有源觸點ac可提供于下部導(dǎo)電結(jié)構(gòu)ts上，所述下部導(dǎo)電結(jié)構(gòu)安置于第一電力互連線pl1或第二電力互連線pl2下方。換句話說，當(dāng)在截面圖中觀察時，所述對有源觸點交流可插入第一電力互連線pl1或第二電力互連線pl2與下部導(dǎo)電結(jié)構(gòu)ts之間。所述對有源觸點ac可以是根據(jù)圖13的所述對第一有源觸點圖案caa形成的圖案。所述對有源觸點ac可電連接到第一電力互連線pl1和第二電力互連線pl2。施加到第一電力互連線pl1和第二電力互連線pl2的電力或接地電壓可通過所述對有源觸點ac(例如，參看圖17d)施加到下部導(dǎo)電結(jié)構(gòu)ts。此處，由于當(dāng)在平面圖中觀察時，下部導(dǎo)電結(jié)構(gòu)ts可與第一電力互連線pl1和第二電力互連線pl2交疊，因此電力或接地電壓可通過垂直和直線電流路徑施加到下部導(dǎo)電結(jié)構(gòu)ts。

柵極觸點gc可提供于第一標(biāo)準(zhǔn)單元stdc1的至少一個柵極電極ge上。柵極觸點gc可提供于pmosfet區(qū)pr與nmosfet區(qū)nr之間的第二裝置隔離圖案st2上。柵極觸點gc可以是根據(jù)圖13的第一柵極觸點圖案cba形成的圖案。第一互連線ml1可提供于柵極觸點gc上并且連接到柵極觸點gc。例如，第一互連線ml1和柵極電極ge可通過柵極觸點gc電連接到彼此。

一對第一導(dǎo)電結(jié)構(gòu)cp1可分別提供于第一標(biāo)準(zhǔn)單元stdc1的pmosfet區(qū)pr和nmosfet區(qū)nr上。所述對第一導(dǎo)電結(jié)構(gòu)cp1可以是根據(jù)圖13的所述對第一導(dǎo)電圖案cl1形成的圖案。第一導(dǎo)電結(jié)構(gòu)cp1中的每一個可包含第一部分p1和第二部分p2。

第一部分p1可以是根據(jù)圖13的第一連接圖案m0a形成的圖案，并且第二部分p2可以是根據(jù)圖13的第二有源觸點圖案cab形成的圖案。例如，第二部分p2可連接到下部導(dǎo)電結(jié)構(gòu)ts，并且第一部分p1可在平行于襯底100的頂部表面的方向上從第二部分p2延伸。

第一導(dǎo)電結(jié)構(gòu)cp1可類似于先前參考圖4描述的導(dǎo)電結(jié)構(gòu)cp。然而，根據(jù)本發(fā)明的實施例的半導(dǎo)體裝置可進(jìn)一步包含提供于有源區(qū)ar與第一導(dǎo)電結(jié)構(gòu)cp1之間的下部導(dǎo)電結(jié)構(gòu)ts。例如，第一部分p1和第二部分p2可具有彼此基本上共面的頂部表面，但是第一部分p1的底部表面可高于第二部分p2的底部表面。第二部分p2的底部表面可位于與有源觸點ac的底部表面基本上相同的高度處。

第二互連線ml2可提供于第一導(dǎo)電結(jié)構(gòu)cp1上并且連接到第一導(dǎo)電結(jié)構(gòu)cp1。換句話說，第二互連線ml2和下部導(dǎo)電結(jié)構(gòu)ts可通過第一導(dǎo)電結(jié)構(gòu)cp1電連接到彼此。另外，pmosfet區(qū)pr上的源極/漏極區(qū)sd可通過下部導(dǎo)電結(jié)構(gòu)ts、第一導(dǎo)電結(jié)構(gòu)cp1和第二互連線ml2電連接到nmosfet區(qū)nr上的源極/漏極區(qū)sd。

將參考圖16和17f至17h描述提供于第一標(biāo)準(zhǔn)單元stdc1與第二標(biāo)準(zhǔn)單元stdc2之間的接口處的第二導(dǎo)電結(jié)構(gòu)cp2。一對第二導(dǎo)電結(jié)構(gòu)cp2可分別提供于pmosfet區(qū)pr和nmosfet區(qū)nr上。所述對第二導(dǎo)電結(jié)構(gòu)cp2可以是根據(jù)圖13的所述對第二導(dǎo)電圖案cl2形成的圖案。第二導(dǎo)電結(jié)構(gòu)cp2中的每一個可包含第一部分p1、第二部分p2和第三部分p3。

第一部分p1可以是根據(jù)圖13的第二連接圖案m0b形成的圖案，第二部分p2可以是根據(jù)圖13的第三有源觸點圖案cac形成的圖案，并且第三部分p3可以是根據(jù)圖13的第二柵極觸點圖案cbb形成的圖案。例如，第二部分p2可連接到下部導(dǎo)電結(jié)構(gòu)ts，并且第三部分p3可連接到柵極電極ge。第一部分p1可在平行于襯底100的頂部表面的方向上延伸并且將第二部分p2和第三部分p3連接到彼此。

第二導(dǎo)電結(jié)構(gòu)cp2可類似于先前參考圖8描述的導(dǎo)電結(jié)構(gòu)cp。例如，第一部分p1、第二部分p2和第三部分p3可具有彼此基本上共面的頂部表面。然而，第一部分p1、第二部分p2和第三部分p3可具有位于不同高度處的底部表面。例如，第二部分p2的底部表面可高于第三部分p3的底部表面，并且第一部分p1的底部表面可高于第二部分p2的底部表面。第三部分p3的底部表面可位于與柵極觸點gc的底部表面基本上相同的高度處。

第一電力互連線pl1和第二電力互連線pl2可通過第二部分p2分別連接到第二導(dǎo)電結(jié)構(gòu)cp2。換句話說，第一電力互連線pl1和第二電力互連線pl2可通過第二導(dǎo)電結(jié)構(gòu)cp2電連接到下部導(dǎo)電結(jié)構(gòu)ts和柵極電極ge。

將參考圖16和17i至17m描述第二標(biāo)準(zhǔn)單元stdc2。一對第三導(dǎo)電結(jié)構(gòu)cp3可提供為鄰近于所述對第二導(dǎo)電結(jié)構(gòu)cp2中的每一個。所述對第三導(dǎo)電結(jié)構(gòu)cp3可分別提供于pmosfet區(qū)pr和nmosfet區(qū)nr上。所述對第三導(dǎo)電結(jié)構(gòu)cp3可以是根據(jù)圖13的所述對第三導(dǎo)電圖案cl3形成的圖案。第三導(dǎo)電結(jié)構(gòu)cp3中的每一個可包含第一部分p1和一對第二部分p2。

第一部分p1可以是根據(jù)圖13的第三連接圖案m0c形成的圖案，并且第二部分p2可以是分別根據(jù)圖13的第四有源觸點圖案cad和第五有源觸點圖案cae形成的圖案。例如，所述對第二部分p2可分別連接到一對下部導(dǎo)電結(jié)構(gòu)ts，所述對下部導(dǎo)電結(jié)構(gòu)安置成通過插入其間的柵極電極ge彼此相鄰。第一部分p1可平行于襯底100的頂部表面延伸并且可將第二部分p2連接到彼此。

第三導(dǎo)電結(jié)構(gòu)cp3可類似于先前參考圖10描述的導(dǎo)電結(jié)構(gòu)cp。例如，第一部分p1和第二部分p2可具有彼此基本上共面的頂部表面，但是第一部分p1的底部表面可高于第二部分p2的底部表面。由于第一部分p1的底部表面高于下部導(dǎo)電結(jié)構(gòu)ts的頂部表面和柵極電極ge的頂部表面，因此第三導(dǎo)電結(jié)構(gòu)cp3可將下部導(dǎo)電結(jié)構(gòu)ts電連接到彼此，所述下部導(dǎo)電結(jié)構(gòu)在第二方向d2上彼此間隔開。因此，柵極電極ge未短路。換句話說，第三導(dǎo)電結(jié)構(gòu)cp3可各自充當(dāng)用于電連接源極/漏極區(qū)sd的跳線，所述源極/漏極區(qū)sd在第二方向d2上彼此分離。

第四導(dǎo)電結(jié)構(gòu)cp4可提供于第二標(biāo)準(zhǔn)單元stdc2的相鄰的一對柵極電極ge上。第四導(dǎo)電結(jié)構(gòu)cp4可提供于pmosfet區(qū)pr與nmosfet區(qū)nr之間的第二裝置隔離圖案st2上。第四導(dǎo)電結(jié)構(gòu)cp4可以是根據(jù)圖13的第四導(dǎo)電圖案cl4形成的圖案。第四導(dǎo)電結(jié)構(gòu)cp4可包含第一部分p1和一對第三部分p3。

第一部分p1可以是根據(jù)圖13的第四連接圖案m0d形成的圖案，并且第三部分p3可以是分別根據(jù)圖13的第三柵極觸點圖案cbc和第四柵極觸點圖案cbd形成的圖案。例如，所述對第三部分p3可分別連接到所述對柵極電極ge。第一部分p1可平行于襯底100的頂部表面延伸并且可將第三部分p3連接到彼此。

第四導(dǎo)電結(jié)構(gòu)cp4可類似于先前參考圖12描述的導(dǎo)電結(jié)構(gòu)cp。例如，第一部分p1和第三部分p3可具有彼此基本上共面的頂部表面，但是第一部分p1的底部表面可高于第三部分p3的底部表面。由于第一部分p1的底部表面高于下部導(dǎo)電結(jié)構(gòu)ts的頂部表面，因此第三導(dǎo)電結(jié)構(gòu)cp3可將所述對柵極電極ge電連接到彼此，而不會使鄰近于其的下部導(dǎo)電結(jié)構(gòu)ts短路。

第三互連線ml3可提供于第四導(dǎo)電結(jié)構(gòu)cp4上并且連接到第四導(dǎo)電結(jié)構(gòu)cp4。當(dāng)在平面圖中觀察時，第三互連線ml3可在第二方向d2上與所述對柵極電極ge間隔開。當(dāng)在平面圖中第三互連線ml3不與所述對柵極電極ge中的至少一個交疊時，第三互連線ml3可通過第一部分p1電連接到所述對柵極電極ge。

一對有源觸點ac可分別提供于鄰近于第四導(dǎo)電結(jié)構(gòu)cp4的pmosfet區(qū)pr和nmosfet區(qū)nr上。所述對有源觸點ac可以是根據(jù)圖13的所述對第六有源觸點圖案caf形成的圖案。

第四互連線ml4可提供于所述對有源觸點ac上并且連接到所述對有源觸點ac。當(dāng)在平面圖中觀察時，第四互連線ml4可跨越第四導(dǎo)電結(jié)構(gòu)cp4并且在第一方向d1上延伸。由于第四互連線ml4的線部分li的底部表面高于第四導(dǎo)電結(jié)構(gòu)cp4的頂部表面，因此第四互連線ml4可與第四導(dǎo)電結(jié)構(gòu)cp4垂直分離。

將參考圖16和17n描述提供于第二標(biāo)準(zhǔn)單元stdc2與第三標(biāo)準(zhǔn)單元stdc3之間的接口處的第五導(dǎo)電結(jié)構(gòu)cp5。一對第五導(dǎo)電結(jié)構(gòu)cp5可分別提供于pmosfet區(qū)pr和nmosfet區(qū)nr上。所述對第五導(dǎo)電結(jié)構(gòu)cp5可以是根據(jù)圖13的所述對第五導(dǎo)電圖案cl5形成的圖案。第五導(dǎo)電結(jié)構(gòu)cp5中的每一個可包含第一部分p1、第二部分p2和第三部分p3。

第一部分p1可以是根據(jù)圖13的第五連接圖案m0e形成的圖案，第二部分p2可以是分別根據(jù)圖13的第七有源觸點圖案cag和第八有源觸點圖案cah形成的圖案，并且第三部分p3可以是根據(jù)圖13的第五柵極觸點圖案cbe形成的圖案。例如，第二部分p2可連接到彼此相鄰的一對下部導(dǎo)電結(jié)構(gòu)ts，并且第三部分p3可連接到所述對下部導(dǎo)電結(jié)構(gòu)ts之間的柵極電極ge。換句話說，當(dāng)在平面圖中觀察時，第三部分p3可插入第二部分p2之間。當(dāng)在平面圖中觀察時，第二部分p2中的一個與另一個相比可在第一方向d1上更遠(yuǎn)地延伸，并且因此其可與第一電力互連線pl1或第二電力互連線pl2交疊。第一部分p1可在第二方向d2上延伸并且可將第二部分p2和第三部分p3連接到彼此。除了提供多個第二部分p2之外，第五導(dǎo)電結(jié)構(gòu)cp5可類似于上述第二導(dǎo)電結(jié)構(gòu)cp2。

將參考圖16和17o至17r描述第三標(biāo)準(zhǔn)單元stdc3。第一柵極群組gg1和第二柵極群組gg2可提供于第三標(biāo)準(zhǔn)單元stdc3上。第一柵極群組gg1和第二柵極群組gg2中的每一個可包含安置成彼此相鄰的一對柵極電極ge。此外，第一柵極群組gg1和第二柵極群組gg2可彼此相鄰。

一對柵極觸點gc可分別提供于第一柵極群組gg1的所述對柵極電極ge上。此外，第六導(dǎo)電結(jié)構(gòu)cp6可提供于第二柵極群組gg2上。所述對柵極觸點gc可以是分別根據(jù)圖13的第六柵極觸點圖案cbf和第七柵極觸點圖案cbg形成的圖案。第六導(dǎo)電結(jié)構(gòu)cp6可以是根據(jù)圖13的第六導(dǎo)電圖案cl6形成的圖案。第六導(dǎo)電結(jié)構(gòu)cp6可包含第一部分p1和第三部分p3。

第一部分p1可以是根據(jù)圖13的第六連接圖案m0f形成的圖案，并且第三部分p3可以是根據(jù)圖13的第八柵極觸點圖案cbh形成的圖案。第三部分p3可在第二方向d2上延伸并且可連接到第二柵極群組gg2的所述對柵極電極ge中的兩個柵極電極。第六導(dǎo)電結(jié)構(gòu)cp6的第一部分p1可包含在第二方向d2上延伸的第一延伸部分hp1以及在第一方向d1上延伸的第二延伸部分hp2。第一延伸部分hp1可與第三部分p3交疊。在這種情況下，第一延伸部分hp1和第三部分p3可連接到彼此以構(gòu)成單個主體。

第五互連線ml5可提供于所述對柵極觸點gc上，并且第六互連線ml6可提供于第六導(dǎo)電結(jié)構(gòu)cp6上。第五互連線ml5可包含在第一方向d1上延伸的第一區(qū)以及在第二方向d2上從第一區(qū)延伸的第二區(qū)。當(dāng)在平面圖中觀察時，第五互連線ml5的第二區(qū)可與所述對柵極觸點gc交疊。第五互連線ml5可通過第二區(qū)連接到所述對柵極觸點gc。

當(dāng)在平面圖中觀察時，第六導(dǎo)電結(jié)構(gòu)cp6的第二延伸部分hp2可與第六互連線ml6部分交疊。第六互連線ml6可通過第二延伸部分hp2連接到第六導(dǎo)電結(jié)構(gòu)cp6。

第七導(dǎo)電結(jié)構(gòu)cp7可提供于將鄰近于所述對柵極觸點gc和第六導(dǎo)電結(jié)構(gòu)cp6的nmosfet區(qū)nr上。第七導(dǎo)電結(jié)構(gòu)cp7可以是根據(jù)圖13的第七導(dǎo)電圖案cl7形成的圖案。第七導(dǎo)電結(jié)構(gòu)cp7可包含第一部分p1和一對第二部分p2。第七導(dǎo)電結(jié)構(gòu)cp7可類似于上文描述的第三導(dǎo)電結(jié)構(gòu)cp3。

第一部分p1可以是根據(jù)圖13的第七連接圖案m0g形成的圖案，并且第二部分p2可以是分別根據(jù)圖13的第九有源觸點圖案cai和第十有源觸點圖案caj形成的圖案。第二部分p2可通過插入其間的柵極電極ge中的至少一個彼此間隔開。第七導(dǎo)電結(jié)構(gòu)cp7的第一部分p1可包含在第二方向d2上延伸的第一延伸部分hp1以及在第一方向d1上延伸的一對第二延伸部分hp2。所述對第二延伸部分hp2可分別與所述對第二部分p2交疊。換句話說，第一部分p1可將所述對第二部分p2連接到彼此。

第八導(dǎo)電結(jié)構(gòu)cp8可提供為鄰近于第七導(dǎo)電結(jié)構(gòu)cp7。第八導(dǎo)電結(jié)構(gòu)cp8可從pmosfet區(qū)pr延伸到nmosfet區(qū)nr。第八導(dǎo)電結(jié)構(gòu)cp8可以是根據(jù)圖13的第八導(dǎo)電圖案cl8形成的圖案。第八導(dǎo)電結(jié)構(gòu)cp8可包含第一部分p1和一對第二部分p2。

第一部分p1可以是根據(jù)圖13的第八連接圖案m0h形成的圖案，并且第二部分p2可以是分別根據(jù)圖13的第十一有源觸點圖案cak和第十二有源觸點圖案cal形成的圖案。

例如，第二部分p2可分別連接到pmosfet區(qū)pr上的下部導(dǎo)電結(jié)構(gòu)ts和nmosfet區(qū)nr上的下部導(dǎo)電結(jié)構(gòu)ts。舉例來說，當(dāng)在平面圖中觀察時，pmosfet區(qū)pr上的第二部分p2可與第六互連線ml6交疊。

第八導(dǎo)電結(jié)構(gòu)cp8的第一部分p1可包含在第二方向d2上延伸的一對第一延伸部分hp1以及在第一方向d1上延伸的第二延伸部分hp2。所述對第一延伸部分hp1可分別與所述對第二部分p2交疊。例如，可提供pmosfet區(qū)pr上的第一延伸部分hp1以跨越柵極電極ge中的至少一個。換句話說，第一部分p1可將所述對第二部分p2連接到彼此。因此，pmosfet區(qū)pr上的源極/漏極區(qū)sd和nmosfet區(qū)nr上的源極/漏極區(qū)sd可通過下部導(dǎo)電結(jié)構(gòu)ts和第八導(dǎo)電結(jié)構(gòu)cp8電連接到彼此。

在上文所描述的第一導(dǎo)電結(jié)構(gòu)cp1的情況下，pmosfet區(qū)pr上的源極/漏極區(qū)sd和nmosfet區(qū)nr上的源極/漏極區(qū)sd可通過第二互連線ml2在第一方向d1上連接到彼此。在第八導(dǎo)電結(jié)構(gòu)cp8的情況下，pmosfet區(qū)pr上的源極/漏極區(qū)sd和nmosfet區(qū)nr上的源極/漏極區(qū)sd可通過第八導(dǎo)電結(jié)構(gòu)cp8的第一部分p1在第一方向d1上電連接到彼此。

第七互連線ml7可提供于第八導(dǎo)電結(jié)構(gòu)cp8上。當(dāng)在平面圖中觀察時，第八導(dǎo)電結(jié)構(gòu)cp8的第二延伸部分hp2可與第七互連線ml7部分交疊。第七互連線ml7可通過第二延伸部分hp2連接到第八導(dǎo)電結(jié)構(gòu)cp8。

圖18a和18b是用于說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的沿著圖16的線a-a'截取的截面圖。圖18c是用于說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的沿著圖16的線f-f'截取的截面圖。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖16和圖17a至17p描述的元件。

參考圖16和18a，可提供第一導(dǎo)電結(jié)構(gòu)cp1。與圖17a的第一導(dǎo)電結(jié)構(gòu)cp1不同，第一導(dǎo)電結(jié)構(gòu)cp1可進(jìn)一步包含第一垂直延伸部分vp1。例如，第一導(dǎo)電結(jié)構(gòu)cp1的第二部分p2可包含朝向襯底100垂直延伸的第一垂直延伸部分vp1?？商峁┑谝淮怪毖由觳糠講p1以覆蓋下部導(dǎo)電結(jié)構(gòu)ts的側(cè)壁的上部部分。第一垂直延伸部分vp1的底部表面可低于下部導(dǎo)電結(jié)構(gòu)ts的頂部表面。當(dāng)在平面圖中觀察時，第一垂直延伸部分vp1可與第一導(dǎo)電結(jié)構(gòu)cp1的第一部分p1交疊。

參考圖16和18b，可提供第一導(dǎo)電結(jié)構(gòu)cp1。與圖17a的第一導(dǎo)電結(jié)構(gòu)cp1不同，第一導(dǎo)電結(jié)構(gòu)cp1可進(jìn)一步包含一對第一垂直延伸部分vp1。例如，第一導(dǎo)電結(jié)構(gòu)cp1的第二部分p2可包含朝向襯底100垂直延伸的所述對第一垂直延伸部分vp1。可提供所述對第一垂直延伸部分vp1以覆蓋下部導(dǎo)電結(jié)構(gòu)ts的兩個側(cè)壁的上部部分。第一垂直延伸部分vp1的底部表面可低于下部導(dǎo)電結(jié)構(gòu)ts的頂部表面。當(dāng)在平面圖中觀察時，第一垂直延伸部分vp1可與第一導(dǎo)電結(jié)構(gòu)cp1的第一部分p1交疊。

參考圖16和18c，可提供第二導(dǎo)電結(jié)構(gòu)cp2。與圖17f的第二導(dǎo)電結(jié)構(gòu)cp2不同，第二導(dǎo)電結(jié)構(gòu)cp2可進(jìn)一步包含第一垂直延伸部分vp1和第二垂直延伸部分vp2。例如，第二導(dǎo)電結(jié)構(gòu)cp2的第二部分p2可包含朝向襯底100垂直延伸的第一垂直延伸部分vp1，并且第二導(dǎo)電結(jié)構(gòu)cp2的第三部分p3可包含朝向襯底100垂直延伸的第二垂直延伸部分vp2。可提供第一垂直延伸部分vp1以覆蓋下部導(dǎo)電結(jié)構(gòu)ts的側(cè)壁的上部部分。第一垂直延伸部分vp1的底部表面可低于下部導(dǎo)電結(jié)構(gòu)ts的頂部表面?？商峁┑诙怪毖由觳糠講p2以覆蓋柵極電極ge的側(cè)壁的上部部分。第二垂直延伸部分vp2的底部表面可低于柵極電極ge的頂部表面。當(dāng)在平面圖中觀察時，第一垂直延伸部分vp1和第二垂直延伸部分vp2可與第二導(dǎo)電結(jié)構(gòu)cp2的第一部分p1交疊。

圖19、21、23、25、27、29和31是說明根據(jù)本發(fā)明概念的示例性實施例的制造半導(dǎo)體裝置的方法的平面圖。圖20a、22a、24a、26a、28a、30a和32a分別是沿著圖19、21、23、25、27、29和31的線a-a'截取的截面圖，圖20b、22b、24b、26b、28b、30b和32b分別是沿著圖19、21、23、25、27、29和31的線b-b'截取的截面圖，圖22c、24c、26c、28c、30c和32c分別是沿著圖21、23、25、27、29和31的線c-c'截取的截面圖，圖28d、30d和32d分別是沿著圖27、29和31的線d-d'截取的截面圖，并且圖30e和32e分別是沿著圖29和31的線e-e'截取的截面圖。下文將描述使用圖13的標(biāo)準(zhǔn)單元布局制造半導(dǎo)體裝置的方法。為簡單起見，以下描述將參考涉及使用圖16的第一標(biāo)準(zhǔn)單元stdc1的制造方法的實例；然而，此方法可應(yīng)用于其它標(biāo)準(zhǔn)單元(例如，stdc2、stdc3等)。

參考圖19、20a和20b，可提供襯底100。在本發(fā)明概念的示例性實施例中，襯底100可以是硅襯底、鍺襯底或絕緣體上硅(silicon-on-insulator,soi)襯底。有源圖案fn可形成于襯底100的上部部分中。可形成第一裝置隔離圖案st1以填充有源圖案fn之間的間隙。第一裝置隔離圖案st1可凹入以曝露有源圖案fn的上部部分。第二裝置隔離圖案st2可形成于襯底100上以界定pmosfet區(qū)pr與nmosfet區(qū)nr之間的邊界。在本發(fā)明概念的示例性實施例中，當(dāng)形成第二裝置隔離圖案st2時，有源圖案fn可從除了pmosfet區(qū)pr和nmosfet區(qū)nr之外的區(qū)域中移除。pmosfet區(qū)pr上的有源圖案fn可被稱為“第一有源圖案fn1”，并且nmosfet區(qū)nr上的有源圖案fn可被稱為“第二有源圖案fn2”。

第一裝置隔離圖案st1和第二裝置隔離圖案st2可通過淺溝槽隔離(shallowtrenchisolation,sti)過程形成。第一裝置隔離圖案st1和第二裝置隔離圖案st2可由氧化硅形成或包含氧化硅。第一裝置隔離圖案st1可形成為具有小于第二裝置隔離圖案st2的深度。在這種情況下，第一裝置隔離圖案st1和第二裝置隔離圖案st2可通過不同過程形成。在本發(fā)明概念的示例性實施例中，第一裝置隔離圖案st1可形成為具有與第二裝置隔離圖案st2基本上相同的深度。例如，第一裝置隔離圖案st1和第二裝置隔離圖案st2可通過相同過程以基本上相同的時間形成。

參考圖21和22a至22c，柵極電極ge可形成為跨越第一有源圖案fn1和第二有源圖案fn2并且在第一方向d1上延伸。柵極電極ge可在第二方向d2上彼此間隔開。柵極絕緣圖案gi可形成于柵極電極ge中的每一個下方，并且柵極隔片gs可形成于柵極電極ge中的每一個的兩個側(cè)表面上。另外，可形成頂蓋圖案cp以覆蓋柵極電極ge中的每一個的頂部表面。

例如，柵極電極ge的形成可包含形成犧牲圖案以跨越第一有源圖案fn1和第二有源圖案fn2；在犧牲圖案的兩側(cè)處形成柵極隔片gs；以及用柵極電極ge替換犧牲圖案。

柵極電極ge可由摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物或金屬形成或包含摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物或金屬。柵極絕緣圖案gi可由氧化硅層、氮氧化硅層或高介電常數(shù)材料構(gòu)成或包含氧化硅層、氮氧化硅層或高介電常數(shù)材料，所述高介電常數(shù)材料的介電常數(shù)低于氧化硅的介電常數(shù)。頂蓋圖案cp和柵極隔片gs中的每一個可由氧化硅層、氮化硅層或氮氧化硅層形成或包含氧化硅層、氮化硅層或氮氧化硅層。

源極/漏極區(qū)sd可形成于第一有源圖案fn1和第二有源圖案fn2的上部部分上或第一有源圖案fn1和第二有源圖案fn2的上部部分中。pmosfet區(qū)pr上的源極/漏極區(qū)sd可摻雜有p型雜質(zhì)，而nmosfet區(qū)nr上的源極/漏極區(qū)sd可摻雜有n型雜質(zhì)。

在本發(fā)明概念的示例性實施例中，源極/漏極區(qū)sd可以是使用選擇性外延生長過程形成的外延圖案。例如，源極/漏極區(qū)sd的形成可包含：在柵極電極ge中的每一個的兩側(cè)處使第一有源圖案fn1和第二有源圖案fn2部分凹入；以及執(zhí)行外延生長過程以在第一有源圖案fn1和第二有源圖案fn2的凹入?yún)^(qū)中形成源極/漏極區(qū)sd?？墒褂貌煌谝r底100的半導(dǎo)體材料執(zhí)行外延生長過程。舉例來說，源極/漏極區(qū)sd可由具有不同于(例如，大于或小于)襯底100的晶格常數(shù)的半導(dǎo)體材料構(gòu)成或包含所述半導(dǎo)體材料。由于源極/漏極區(qū)sd由與襯底100的半導(dǎo)體材料不同的半導(dǎo)體材料構(gòu)成，因此源極/漏極區(qū)sd可在其間的溝道區(qū)af上施加壓縮應(yīng)力或拉伸應(yīng)力。

接下來，可形成第一層間絕緣層110以覆蓋源極/漏極區(qū)sd和柵極電極ge。第一層間絕緣層110可由氧化硅層或氮氧化硅層形成或包含氧化硅層或氮氧化硅層。

參考圖23和24a至24c，下部導(dǎo)電結(jié)構(gòu)ts可形成于pmosfet區(qū)pr和nmosfet區(qū)nr的源極/漏極區(qū)sd上。下部導(dǎo)電結(jié)構(gòu)ts中的每一個可包含在第一方向d1上延伸的至少一部分或可具有線形或條形結(jié)構(gòu)。另外，下部導(dǎo)電結(jié)構(gòu)ts中的每一個的一部分可位于第二裝置隔離圖案st2上，所述第二裝置隔離圖案鄰近于pmosfet區(qū)pr或nmosfet區(qū)nr。下部導(dǎo)電結(jié)構(gòu)ts可形成為具有與第一層間絕緣層110的頂部表面基本上共面的頂部表面。

例如，下部導(dǎo)電結(jié)構(gòu)ts的形成可包含：圖案化第一層間絕緣層110以形成暴露源極/漏極區(qū)sd的孔；以及用導(dǎo)電材料填充所述孔。可在孔的形成期間刻蝕或移除源極/漏極區(qū)sd的上部部分。下部導(dǎo)電結(jié)構(gòu)ts可由摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物、金屬或金屬硅化物構(gòu)成或包含摻雜半導(dǎo)體材料、導(dǎo)電金屬氮化物、金屬或金屬硅化物。

參考圖25和26a至26c，第二層間絕緣層120可形成于第一層間絕緣層110上。第二層間絕緣層120可由氧化硅層或氮氧化硅層構(gòu)成。

第一光致抗蝕劑圖案125可形成于第二層間絕緣層120上。第一光致抗蝕劑圖案125可包含根據(jù)圖13的第一連接圖案m0a形成的開口。例如，第一光致抗蝕劑圖案125的形成可包含：在第二層間絕緣層120上形成第一光致抗蝕劑層；以及隨后使用基于圖13的第一連接圖案m0a制造的第一光掩模在第一光致抗蝕劑層上執(zhí)行曝光和顯影過程(例如，參看圖2的步驟s140和s150)。

可通過將第一光致抗蝕劑圖案125用作刻蝕掩模以形成連接孔m0ah來圖案化第二層間絕緣層120。連接孔m0ah可形成為部分(例如，不完全)穿透第二層間絕緣層120。換句話說，連接孔m0ah的底部可高于下部導(dǎo)電結(jié)構(gòu)ts和柵極電極ge的頂部表面。因此，連接孔m0ah可不暴露下部導(dǎo)電結(jié)構(gòu)ts和柵極電極ge的頂部表面。

參考圖27和28a至28d，可選擇性地移除第一光致抗蝕劑圖案125。此后，第一掩模層140可形成于第二層間絕緣層120上。可形成第一掩模層140以完全填充連接孔m0ah。

第二光致抗蝕劑圖案145可形成于第一掩模層140上。第二光致抗蝕劑圖案145可包含根據(jù)圖13的第一有源觸點圖案caa和第二有源觸點圖案cab形成的開口。例如，第二光致抗蝕劑圖案145的形成可包含：在第一掩模層140上形成第二光致抗蝕劑層；以及隨后使用基于圖13的第一有源觸點圖案caa和第二有源觸點圖案cab制造的第二光掩模在第二光致抗蝕劑層上執(zhí)行曝光和顯影過程。

可通過將第二光致抗蝕劑圖案145用作刻蝕掩模以形成第一有源孔caah和第二有源孔cabh來依序圖案化第一掩模層140和第二層間絕緣層120。第一有源孔caah可以是分別根據(jù)圖13的第一有源觸點圖案caa形成的孔圖案，并且第二有源孔cabh可以是分別根據(jù)圖13的第二有源觸點圖案cab形成的孔圖案。

可形成第一有源孔caah和第二有源孔cabh以完全穿透第二層間絕緣層120。換句話說，可形成第一有源孔caah和第二有源孔cabh以暴露下部導(dǎo)電結(jié)構(gòu)ts的頂部表面。當(dāng)在平面圖中觀察時，第二有源孔cabh中的每一個可與連接孔m0ah中的對應(yīng)一個部分交疊?？膳c連接孔m0ah中的每一個結(jié)合形成第二有源孔cabh中的每一個以構(gòu)成單個連接孔。

返回參考圖18a，如果在形成第二有源孔cabh的過程中存在未對準(zhǔn)(misalignment)，那么垂直延伸孔可形成于與第二有源孔cabh和連接孔m0ah兩者交疊的區(qū)域上。在后續(xù)步驟中，垂直延伸孔可用于形成第一垂直延伸部分vp1，如圖18a中所示。由于用于形成連接孔m0ah的過程，第二層間絕緣層120的一部分可比其它部分薄，并且因此可通過用于形成第二有源孔cabh的過程形成垂直延伸孔。

作為另一實例，如果如圖18b中所示，第二有源孔cabh形成為在第二方向d2上比下部導(dǎo)電結(jié)構(gòu)ts寬，那么垂直延伸孔可形成于與第二有源孔cabh和連接孔m0ah兩者交疊的區(qū)域上。在后續(xù)步驟中，垂直延伸孔可用于形成第一垂直延伸部分vp1，如圖18b中所示。

參考圖29和30a至30e，可選擇性地移除第二光致抗蝕劑圖案145。接下來，第二掩模層150可形成于第一掩模層140上?？尚纬傻诙谀?50以填充第一有源孔caah和第二有源孔cabh的全部區(qū)域。

第三光致抗蝕劑圖案155可形成于第二掩模層150上。第三光致抗蝕劑圖案155可包含根據(jù)圖13的第一柵極觸點圖案cba形成的開口。例如，第三光致抗蝕劑圖案155的形成可包含：在第二掩模層150上形成第三光致抗蝕劑層；以及隨后使用基于圖13的第一柵極觸點圖案cba制造的第三光掩模在第三光致抗蝕劑層上執(zhí)行曝光和顯影過程。

可通過將第三光致抗蝕劑圖案155用作刻蝕掩模來依序圖案化第二掩模層150、第一掩模層140和第二層間絕緣層120而形成柵極孔cbah。

可形成柵極孔cbah以完全穿透第二層間絕緣層120。另外，可形成柵極孔cbah以穿透第一層間絕緣層110的上部部分。換句話說，可形成柵極孔cbah以暴露柵極電極ge的頂部表面。

在本發(fā)明概念的示例性實施例中，返回參考圖18c，如果在形成柵極孔cbah的過程中存在未對準(zhǔn)或如果柵極孔cbah形成為在第二方向d2上具有增加的寬度，那么垂直延伸孔可形成于與柵極孔cbah和連接孔m0ah兩者交疊的區(qū)域上。在后續(xù)步驟中，垂直延伸孔可用于形成第二垂直延伸部分vp2，如圖18c中所示。

參考圖31和32a至32e，可移除第三光致抗蝕劑圖案155、第二掩模層150和第一掩模層140。接下來，可通過用導(dǎo)電材料填充連接孔m0ah、第一有源孔caah和第二有源孔cabh以及柵極孔cbah來形成導(dǎo)電結(jié)構(gòu)ac、gc和cp1。

例如，有源觸點ac可形成于第一有源孔caah中。柵極觸點gc可形成于柵極孔cbah中。第一導(dǎo)電結(jié)構(gòu)cp1可分別形成于連接孔m0ah和第二有源孔cabh中。例如，可通過用導(dǎo)電材料填充連接孔來形成第一導(dǎo)電結(jié)構(gòu)cp1，所述連接孔由連接孔m0ah和第二有源孔cabh形成。在本發(fā)明概念的示例性實施例中，可使用相同過程以基本上相同的時間形成有源觸點ac、柵極觸點gc和第一導(dǎo)電結(jié)構(gòu)cp1。

阻擋層圖案bl可分別形成于第二層間絕緣層120與有源觸點ac之間、第二層間絕緣層120與柵極觸點gc之間以及第二層間絕緣層120與第一導(dǎo)電結(jié)構(gòu)cp1之間。

例如，導(dǎo)電結(jié)構(gòu)ac、gc和cp1以及阻擋層圖案bl的形成可包含：共形地形成阻擋層以覆蓋連接孔m0ah、第一有源孔caah和第二有源孔cabh以及柵極孔cbah；形成導(dǎo)電層以完全填充連接孔m0ah、第一有源孔caah和第二有源孔cabh以及柵極孔cbah；以及在導(dǎo)電層和阻擋層上執(zhí)行平坦化過程以暴露第二層間絕緣層120。導(dǎo)電層可包含導(dǎo)電金屬氮化物或金屬，并且阻擋層可包含能夠防止金屬元素擴(kuò)散的金屬氮化物。

返回參考圖16和17a至17e，第三層間絕緣層130可形成于第二層間絕緣層120上。第三層間絕緣層130可由氧化硅層或氮氧化硅層形成或包含氧化硅層或氮氧化硅層。第一電力互連線pl1和第二電力互連線pl2以及第一互連線ml1和第二互連線ml2可形成于第三層間絕緣層130中?？墒褂门c用于形成導(dǎo)電結(jié)構(gòu)ac、gc和cp1的方法類似的方法形成第一電力互連線pl1和第二電力互連線pl2以及第一互連線ml1和第二互連線ml2。

圖33是說明根據(jù)本發(fā)明概念的示例性實施例的基于標(biāo)準(zhǔn)單元布局制造的半導(dǎo)體裝置的平面圖。在本實施例中，示例性地說明圖13的第三標(biāo)準(zhǔn)單元布局std3，但是本發(fā)明概念可不限于此。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖13描述的元件。

參考圖33，與圖13的前一個實施例不同，可不包含下部導(dǎo)電圖案lp。可代替下部導(dǎo)電圖案另外安置第十三至第十八有源觸點圖案cam、can、cao、cap、caq和car。第十三至第十八有源觸點圖案cam、can、cao、cap、caq和car中的每一個可與pmosfet區(qū)pr或nmosfet區(qū)nr中的一個交疊或連接到pmosfet區(qū)pr或nmosfet區(qū)nr中的一個。

第十五有源觸點圖案cao可與第七連接圖案m0g間隔開(例如，不交疊)。第十七有源觸點圖案caq可與第六連接圖案m0f間隔開(例如，不交疊)。第十八有源觸點圖案car可與第八連接圖案m0h間隔開(例如，不交疊)。

圖34是說明根據(jù)本發(fā)明概念的示例性實施例的半導(dǎo)體裝置的平面圖。圖35a至35c分別是沿著圖34的線a-a'、b-b'和c-c'截取的截面圖。例如，圖34和圖35a至35c示出將基于圖33的標(biāo)準(zhǔn)單元布局制造的半導(dǎo)體裝置的實例。在本發(fā)明的實施例的以下描述中，出于簡潔起見，可不更進(jìn)一步詳細(xì)地描述先前參考圖16和17a至17r描述的元件。

參考圖34和35a至35c，與圖16和17a至17r的前一個實施例不同，可不包含下部導(dǎo)電結(jié)構(gòu)ts。可代替下部導(dǎo)電結(jié)構(gòu)另外安置第一至第六有源觸點ac1-ac6。第一至第六有源觸點ac1-ac6可以是分別由圖33的第十三至第十八有源觸點圖案cam、can、cao、cap、caq和car界定的結(jié)構(gòu)。

彼此相鄰的源極/漏極區(qū)sd可合并以構(gòu)成單個主體。第一至第六有源觸點ac1-ac6中的每一個可與合并的源極/漏極區(qū)sd的至少一部分接觸。由于連接合并的源極/漏極區(qū)sd以構(gòu)成單個主體，因此沒必要第一至第六有源觸點ac1-ac6中的每一個完全覆蓋合并的源極/漏極區(qū)sd。另外，類似于圖4的前一個實施例，第五導(dǎo)電結(jié)構(gòu)cp5、第七導(dǎo)電結(jié)構(gòu)cp7和第八導(dǎo)電結(jié)構(gòu)cp8中的每一個的第二部分p2還可與合并的源極/漏極區(qū)sd接觸。

例如，參考圖35b，第三有源觸點ac3可與合并的源極/漏極區(qū)sd的一部分接觸。因此，第七導(dǎo)電結(jié)構(gòu)cp7的第一部分p1可安置成跨越合并的源極/漏極區(qū)sd，而不會使第三有源觸點ac3短路。

第一至第六有源觸點ac1-ac6可具有低于柵極觸點gc的底部表面和第六導(dǎo)電結(jié)構(gòu)cp6的第三部分p3的底部表面的底部表面。第五導(dǎo)電結(jié)構(gòu)cp5、第七導(dǎo)電結(jié)構(gòu)cp7和第八導(dǎo)電結(jié)構(gòu)cp8的第二部分p2的底部表面可低于柵極觸點gc的底部表面和第六導(dǎo)電結(jié)構(gòu)cp6的第三部分p3的底部表面。

根據(jù)本發(fā)明概念的示例性實施例，半導(dǎo)體裝置可包含電連接到雜質(zhì)區(qū)或柵極電極的導(dǎo)電結(jié)構(gòu)。導(dǎo)電結(jié)構(gòu)可包含水平延伸部分，并且因此可將互連線自由地安置于導(dǎo)電結(jié)構(gòu)上。這樣可獲得具有可靠操作特征的半導(dǎo)體裝置。

盡管已參考本發(fā)明的示例性實施例具體示出和描述本發(fā)明概念，但是本領(lǐng)域技術(shù)人員應(yīng)理解，可在不脫離由所附權(quán)利要求書界定的本發(fā)明概念的精神和范圍的情況下對其作出形式和細(xì)節(jié)的改變。