本發(fā)明的實(shí)施例總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及鰭式場(chǎng)效應(yīng)晶體管及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體器件的尺寸不斷縮小，已經(jīng)開發(fā)出諸如鰭式場(chǎng)效應(yīng)晶體管(FinFET)的三維多柵極結(jié)構(gòu)以代替平面互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。FinFET的結(jié)構(gòu)性特征是從半導(dǎo)體襯底的表面垂直延伸的硅基鰭，并且包裹在由鰭形成的導(dǎo)電溝道周圍的柵極進(jìn)一步提供了對(duì)溝道的更好的電控制。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個(gè)方面，提供了一種制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)的方法，包括：圖案化半導(dǎo)體襯底以在所述半導(dǎo)體襯底中形成多個(gè)溝槽并且在所述溝槽之間形成至少一個(gè)半導(dǎo)體鰭；在所述溝槽中形成多個(gè)絕緣體；在所述半導(dǎo)體鰭的部分上方和所述絕緣體的部分上方形成柵極堆疊件；以及在所述半導(dǎo)體鰭的通過所述柵極堆疊件暴露的部分上方形成摻雜有導(dǎo)電摻雜劑的應(yīng)變材料，并且通過選擇性地生長(zhǎng)具有漸變摻雜濃度的體層來形成所述應(yīng)變材料。

根據(jù)本發(fā)明的另一方面，提供了一種制造FinFET的方法，包括：圖案化半導(dǎo)體襯底以在所述半導(dǎo)體襯底中形成多個(gè)溝槽并且在所述溝槽之間形成至少一個(gè)半導(dǎo)體鰭；在所述溝槽中形成多個(gè)絕緣體；在所述半導(dǎo)體鰭的部分上方和所述絕緣體的部分上方形成柵極堆疊件；去除通過所述柵極堆疊件暴露的所述半導(dǎo)體鰭以形成所述半導(dǎo)體鰭的凹部；選擇性地生長(zhǎng)摻雜有導(dǎo)電摻雜劑的應(yīng)變材料，所述應(yīng)變材料從所述半導(dǎo)體鰭的所述凹部生長(zhǎng)以覆蓋所述半導(dǎo)體鰭的通過所述柵極堆疊件暴露的部分，所述應(yīng)變材料包括體層，并且選擇性地生長(zhǎng)具有漸變摻雜濃度的所述應(yīng)變材料的體層。

根據(jù)本發(fā)明的又一方面，提供了一種鰭式場(chǎng)效應(yīng)晶體管(FinFET)，包括：半導(dǎo)體襯底，包括位于所述半導(dǎo)體襯底上的至少一個(gè)半導(dǎo)體鰭；多個(gè)絕緣體，設(shè)置在所述半導(dǎo)體襯底上，并且所述半導(dǎo)體鰭夾置在所述絕緣體之間；柵極堆疊件，位于所述半導(dǎo)體鰭的部分上方和所述絕緣體的部分上方；以及摻雜的應(yīng)變材料，覆蓋所述半導(dǎo)體鰭的通過所述柵極堆疊件暴露的部分，并且所述摻雜的應(yīng)變材料包括具有漸變摻雜劑濃度的體層。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據(jù)一些實(shí)施例的示出制造FinFET的方法的流程圖。

圖2A至圖2H是根據(jù)一些實(shí)施例的用于制造FinFET的方法的立體圖。

圖3A至圖3H是根據(jù)一些實(shí)施例的用于制造FinFET的方法的截面圖。

圖4是根據(jù)一些實(shí)施例的示出了用于形成FinFET的應(yīng)變材料的方法的示圖。

圖5是根據(jù)一些實(shí)施例的圖3H的放大圖。

圖6是根據(jù)一些實(shí)施例的FinFET的立體圖。

圖7是根據(jù)一些實(shí)施例的FinFET的截面圖。

圖8是根據(jù)一些實(shí)施例的圖7的放大圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗糜趯?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實(shí)施例。而且，本發(fā)明在各個(gè)實(shí)例中可以重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡(jiǎn)明和清楚，其自身并不表示所論述的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空間關(guān)系術(shù)語，以描述如圖中所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除了圖中所示的方位外，空間關(guān)系術(shù)語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)地解釋。

本發(fā)明的實(shí)施例描述了FinFET的示例性制造工藝和由該工藝制造的FinFET。在本發(fā)明的特定實(shí)施例中，F(xiàn)inFET可以形成在硅襯底上。此外，F(xiàn)inFET可以形成在絕緣體上硅(SOI)襯底上或者可選地絕緣體上鍺(GOI)半導(dǎo)體襯底上作為可選方式。此外，根據(jù)一些實(shí)施例，硅襯底可以包括其他導(dǎo)電層或其他半導(dǎo)體元件，諸如晶體管、二極管等。該實(shí)施例不限定在該上下文中。

參考圖1，示出的是根據(jù)本發(fā)明的一些實(shí)施例的示出制造FinFET的方法的流程圖。該方法至少包括步驟S10、步驟S12、步驟S14和步驟S16。首先，在步驟S10中，圖案化半導(dǎo)體襯底以在半導(dǎo)體襯底中形成多個(gè)溝槽并且在溝槽之間形成至少一個(gè)半導(dǎo)體鰭。然后，在步驟S12中，在半導(dǎo)體襯底上形成絕緣體并且該絕緣體位于溝槽中。例如，絕緣體是絕緣或隔離半導(dǎo)體鰭的淺溝槽隔離(STI)結(jié)構(gòu)。此后，在步驟S14中，柵極堆疊件形成在半導(dǎo)體鰭的一部分上方以及絕緣體上方；在步驟S16中，形成摻雜有導(dǎo)電摻雜劑的應(yīng)變材料以覆蓋被柵極堆疊件暴露的半導(dǎo)體鰭。應(yīng)變材料包括體(bulk)層，并且應(yīng)變材料的體層選擇性地生長(zhǎng)有漸變摻雜濃度。如圖1所示，在形成柵極堆疊件后，形成應(yīng)變材料。然而，柵極堆疊件(步驟S14)和應(yīng)變材料(步驟S16)的形成順序不限制于本發(fā)明。

圖2A是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3A是沿著圖2A的線I-I’截取的FinFET的截面圖。在圖1中的步驟S10中，并且如圖2A和圖3A所示，提供半導(dǎo)體襯底200。在一個(gè)實(shí)施例中，半導(dǎo)體襯底200包括晶體硅襯底(例如，晶圓)。半導(dǎo)體襯底200可以包括取決于設(shè)計(jì)需求(例如，p型半導(dǎo)體襯底或n型半導(dǎo)體襯底)的多種摻雜區(qū)。在一些實(shí)施例中，摻雜區(qū)可以摻雜有p型或n型摻雜劑。例如，摻雜區(qū)可摻雜p型摻雜劑，諸如硼或BF₂；n型摻雜劑，諸如磷或砷；和/或它們的組合。摻雜區(qū)可被配置為用于n型FinFET，或者可選地被配置為用于P型FinFET。在一些可選實(shí)施例中，半導(dǎo)體襯底200可以由以下材料制成：其他一些合適的元素半導(dǎo)體，諸如金剛石或鍺；合適的化合物半導(dǎo)體，諸如砷化鎵、碳化硅、砷化銦或磷化銦；或合適的合金半導(dǎo)體材料，諸如碳化硅鍺、磷砷化鎵或磷銦化鎵。

在一個(gè)實(shí)施例中，在半導(dǎo)體襯底200上依次形成襯墊層202a和掩模層202b。例如，襯墊層202a可以是通過熱氧化工藝由氧化硅薄膜形成的。襯墊層202a可以用作半導(dǎo)體襯底200和掩模層202b之間的粘合層。襯墊層202a也可以用作蝕刻掩模層202b的蝕刻停止層。在至少一個(gè)實(shí)施例中，掩模層202b是例如通過低壓化學(xué)汽相沉積(LPCVD)或等離子增強(qiáng)化學(xué)汽相沉積(PECVD)而形成的氮化硅層。掩模層202b在隨后的光刻工藝中用作硬掩模。具有預(yù)定圖案的圖案化的光刻膠層204形成在掩模層202b上。

圖2B是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3B是沿著圖2B的線I-I’截取的FinFET的截面圖。在圖1中的步驟S10中，并且如圖2A至2B和圖3A至3B所示，依次蝕刻未被圖案化的光刻膠層204覆蓋的掩模層202b和襯墊層202a以形成圖案化的掩模層202b’和圖案化的襯墊層202a’以暴露下面的半導(dǎo)體襯底200。通過使用圖案化的掩模層202b’、圖案化的襯墊層202a’和圖案化的光刻膠層204作為掩模，半導(dǎo)體襯底200的各部分暴露并且被蝕刻以形成溝槽206和半導(dǎo)體鰭208。半導(dǎo)體鰭208由圖案化的掩模層202b’、圖案化的襯墊層202a’和圖案化的光刻膠層204覆蓋。兩個(gè)鄰近的溝槽206被間距間隔開。例如，溝槽206之間的間距可小于約30納米。換句話說，兩個(gè)相鄰的溝槽206被相應(yīng)的半導(dǎo)體鰭208間隔開。

半導(dǎo)體鰭208的高度和溝槽206的深度在大約5nm至大約500nm的范圍內(nèi)。在形成溝槽206和半導(dǎo)體鰭208后，然后去除圖案化的光刻膠層204。在一個(gè)實(shí)施例中，可以實(shí)施清洗工藝以去除半導(dǎo)體襯底200a和半導(dǎo)體鰭208的原生氧化物。可以使用稀釋的氫氟酸(DHF)或其他合適的清洗溶液來實(shí)施清洗工藝。

圖2C是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3C是沿著圖2C的線I-I’截取的FinFET的截面圖。在圖1中的步驟S12中，并且如圖2B至2C和圖3B至3C所示，在半導(dǎo)體襯底200a上方形成絕緣材料210以覆蓋半導(dǎo)體鰭208并且填充溝槽206。除了半導(dǎo)體鰭208之外，絕緣材料210進(jìn)一步覆蓋圖案化的襯墊層202a’和圖案化的掩模層202b’。絕緣材料210可包括氧化硅、氮化硅、氮氧化硅、旋涂介電材料或低k介電材料?？赏ㄟ^高密度等離子體化學(xué)汽相沉積(HDP-CVD)、次大氣壓CVD(SACVD)或旋涂來形成絕緣材料210。

圖2D是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3D是沿著圖2D的線I-I’截取的FinFET的截面圖。在圖1中的步驟S12中，并且如圖2C至2D和圖3C至3D所示，例如，實(shí)施化學(xué)機(jī)械拋光工藝，以去除絕緣材料210的一部分、圖案化的掩模層202b’和圖案化的襯墊層202a’直到暴露半導(dǎo)體鰭208。如圖2D和3D所示，在拋光絕緣材料210之后，拋光的絕緣材料210的頂面與半導(dǎo)體鰭208的頂面T2基本共面。

圖2E是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3E是沿著圖2E的線I-I’截取的FinFET的截面圖。在圖1中的步驟S12中，并且如圖2D至2E和圖3D至3E所示，通過蝕刻工藝部分地去除填充在溝槽206中的拋光的絕緣材料210，使得絕緣體210a形成在半導(dǎo)體襯底200a上方并且每個(gè)絕緣體210a均位于兩個(gè)鄰近的半導(dǎo)體鰭208之間。在一個(gè)實(shí)施例中，蝕刻工藝可以是利用氫氟酸(HF)的濕蝕刻工藝或干蝕刻工藝。絕緣體210a的頂面T1低于半導(dǎo)體鰭208的頂面T2。半導(dǎo)體鰭208從絕緣體210a的頂面T1處突出。半導(dǎo)體鰭208的頂面T2與絕緣體210a的頂面T1之間的高度差在大約15nm至大約50nm的范圍之間。

圖2F是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3F是沿著圖2F的線I-I’截取的FinFET的截面圖。在圖1中的步驟S14中，并且如圖2E至2F和圖3E至3F所示，在半導(dǎo)體鰭208的一部分和隔離件210a的一部分上方形成柵極堆疊件212。在一個(gè)實(shí)施例中，例如，柵極堆疊件212的延伸方向D1垂直于半導(dǎo)體鰭208的延伸方向D2以覆蓋半導(dǎo)體鰭208的中間部分M(如圖3F中所示)。上述中間部分M可以用作三柵極FinFET的溝道。柵極堆疊件212包括柵極介電層212a和設(shè)置在柵極介電層212a上方的柵電極層212b。柵極介電層212a設(shè)置在半導(dǎo)體鰭208的部分上方以及隔離件210a的部分上方。

柵極介電質(zhì)212a形成為覆蓋半導(dǎo)體鰭208的中間部分M。在一些實(shí)施例中，該柵極介電層212a可以包括氧化硅、氮化硅、氧氮化硅或高k電介質(zhì)。高k電介質(zhì)包括金屬氧化物。用于高k電介質(zhì)的金屬氧化物的實(shí)例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物和/或它們混合物。在一個(gè)實(shí)施例中，該柵極介電層212a是具有在從約10埃至約30埃范圍內(nèi)的厚度的高k介電層?？梢允褂弥T如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、熱氧化、UV-臭氧氧化或它們的組合的適當(dāng)?shù)墓に噥硇纬蓶艠O介電層212a。柵極介電層212a可以進(jìn)一步包括界面層(未示出)以降低柵極介電層212a和半導(dǎo)體鰭208之間的損壞。界面層可以包括氧化硅。

然后，在柵極介電層212a上形成柵電極層212b。在一些實(shí)施例中，柵電極層212b可以包括單層或多層結(jié)構(gòu)。在一些實(shí)施例中，柵電極層212b可包括多晶硅或金屬，諸如Al、Cu、W、Ti、Ta、TiN、TiAl、TiAlN、TaN、NiSi、CoSi、具有與半導(dǎo)體襯底材料可兼容的功函的其他導(dǎo)電材料或它們的組合。在一些實(shí)施例中，柵電極層212b包括含硅材料，諸如多晶硅、非晶硅或它們的組合，并且在形成應(yīng)變材料214之前形成。在一些實(shí)施例中，柵電極層212b包括在約30nm至約60nm的范圍內(nèi)的厚度。可以使用諸如ALD、CVD、PVD、鍍或它們的組合的合適的工藝來形成柵電極層212b。

此外，柵極堆疊件212還包括設(shè)置在柵極介電層212a和柵電極層212b的側(cè)壁上的一對(duì)間隔件212c。該對(duì)間隔件212c可以進(jìn)一步覆蓋半導(dǎo)體鰭208的部分。間隔件212c是由諸如氮化硅或SiCON的介電材料形成。間隔件212c可以包括單層或多層結(jié)構(gòu)。在后文中，將半導(dǎo)體鰭208的未被柵極堆疊件212覆蓋的部分稱為暴露部分E。

圖2G是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3G是沿著圖2G的線II-II’截取的FinFET的截面圖。在圖1中的步驟S16中，并且如圖2F至2G和圖3F至3G所示，去除半導(dǎo)體鰭208的暴露部分E并且使其凹進(jìn)以形成凹部R。例如，通過各向異性蝕刻、各向同性蝕刻或它們的組合來去除暴露部分E。在一些實(shí)施例中，使半導(dǎo)體鰭208的暴露部分E凹進(jìn)為低于隔離件210a的頂面T1。凹部R的深度小于絕緣體210a的厚度。換句話說，不完全去除半導(dǎo)體鰭208的暴露部分。如圖2G和圖3G所示，當(dāng)使半導(dǎo)體鰭208的暴露部分E凹進(jìn)時(shí)，半導(dǎo)體鰭208中被柵極堆疊件212覆蓋的部分沒有被去除。半導(dǎo)體鰭208中被柵極堆疊件212覆蓋的部分在柵極堆疊件212的側(cè)壁處露出。

圖2H是FinFET在制造方法的多個(gè)階段之一的立體圖，并且圖3H是沿著圖2H的線II-II’截取的FinFET的截面圖。在圖1中的步驟S16中，并且如圖2G至2H和圖3G至3H所示，在半導(dǎo)體鰭208的凹進(jìn)部分R上方選擇性地生長(zhǎng)應(yīng)變材料214，并且應(yīng)變材料部分214延伸超出隔離件210a的頂面T1以使半導(dǎo)體鰭208應(yīng)變或者對(duì)半導(dǎo)體鰭208施加應(yīng)力。應(yīng)變材料214包括設(shè)置在柵極堆疊件212的一側(cè)處的源極和設(shè)置在柵極堆疊件212的另一側(cè)處的漏極。源極覆蓋半導(dǎo)體鰭208的一端并且漏極覆蓋半導(dǎo)體鰭208的另一端。

應(yīng)變材料214摻雜有導(dǎo)電摻雜劑。在一個(gè)實(shí)施例中，諸如SiGe的應(yīng)變材料214外延生長(zhǎng)有p型摻雜劑以使p型FinFET應(yīng)變。即，應(yīng)變材料214摻雜有p型摻雜劑以成為p型FinFET的源極和漏極。p型摻雜劑包括硼或BF₂，并且可以通過LPCVD工藝且利用原位摻雜來外延生長(zhǎng)應(yīng)變材料214。在另一實(shí)施例中，諸如SiC的應(yīng)變材料214外延生長(zhǎng)有n型摻雜劑以使n型FinFET應(yīng)變。即，應(yīng)變材料214摻雜有n型摻雜劑以成為n型FinFET的源極和漏極。n型摻雜劑包括砷和/或磷，并且可以通過LPCVD工藝且利用原位摻雜來外延生長(zhǎng)應(yīng)變材料214。應(yīng)變材料214包括選擇性地生長(zhǎng)有漸變摻雜濃度的體層。用于形成包括選擇性地生長(zhǎng)有漸變摻雜濃度的體層的應(yīng)變材料的方法將如以下段落所述。

圖4是示出了用于形成FinFET的應(yīng)變材料的方法的示圖，并且圖5是圖3H的放大圖。圖4的示圖示出了外延工藝時(shí)間和摻雜濃度之間的關(guān)系。如圖4和圖5所示，用于形成應(yīng)變材料214的方法包括以下步驟。首先，從開始時(shí)間至?xí)r間T1選擇性地生長(zhǎng)具用摻雜濃度C1的第一層214a。在一個(gè)實(shí)施例中，第一摻雜濃度C1在2E20原子/cm³至6E20原子/cm³的范圍之間，并且從開始時(shí)間至?xí)r間T1的第一生長(zhǎng)時(shí)間可以介于100秒和600秒之間，以形成第一層214a。在一些實(shí)施例中，第一層214a從半導(dǎo)體鰭218的凹部生長(zhǎng)并且未填滿半導(dǎo)體鰭218的凹部，即，在半導(dǎo)體鰭208的凹部的表面上選擇性地生長(zhǎng)具有第一摻雜濃度C1的第一層214a。第一層214a可以是半導(dǎo)體鰭208的凹部中的共形層并且未填滿半導(dǎo)體鰭208的凹部以成為保護(hù)層。

在形成第一層214a之后，在第一層214a上選擇性地生長(zhǎng)具有漸變摻雜濃度的體層214b。體層214a填充半導(dǎo)體鰭218的凹部并且延伸超過絕緣體210a的頂面。從時(shí)間T1至?xí)r間T2生長(zhǎng)體層214b。在一些實(shí)施例中，隨著選擇性地生長(zhǎng)體層214b的時(shí)間的流逝，體層214b的漸變摻雜濃度從高至低。即，時(shí)間T1處的摻雜濃度C2高于時(shí)間T2處的摻雜濃度C3。體層214b的漸變摻雜濃度可以是從摻雜濃度C2至摻雜濃度C3的線性漸變。在一個(gè)實(shí)施例中，摻雜濃度C2在7E20原子/cm³至5E21原子/cm³的范圍之間，摻雜濃度C3在2E20原子/cm³至2E21原子/cm³的范圍之間，并且從時(shí)間T1至?xí)r間T2的第二生長(zhǎng)時(shí)間可以介于350秒和1050秒之間，以形成具有漸變摻雜濃度體層214b。在一個(gè)實(shí)施例中，用于選擇性地生長(zhǎng)體層214b的漸變摻雜濃度在1.0E21原子/cm³至7.4E20原子/cm³的范圍之間。

在形成體層214b之后，從時(shí)間T2至結(jié)束時(shí)間在體層214b上選擇性地生長(zhǎng)具有第二摻雜濃度的第二層214c。在一個(gè)實(shí)施例中，第二摻雜濃度C4在2E20原子/cm³至2E21原子/cm³的范圍之間，并且從時(shí)間T2至結(jié)束時(shí)間的第三生長(zhǎng)時(shí)間可以介于100秒和600秒之間，以利用第二摻雜劑濃度形成第二層214c。第二層214c覆蓋體層214b的頂面以保護(hù)體層214b。

在一些實(shí)施例中，第一層214a、體層214b和第二層214c形成應(yīng)變材料214，并且隨著體層214b的選擇性地生長(zhǎng)的時(shí)間的流逝，體層214b的漸變摻雜濃度從高至低。通常，摻雜劑在應(yīng)變材料中的濃度分布可以影響應(yīng)變材料的總電阻。在這種情況下，由于應(yīng)變材料214的體層214b被生長(zhǎng)為具有漸變摻雜濃度，所以與傳統(tǒng)的FinFET相比，應(yīng)變材料214的總電阻可以減少大約20％并且器件性能可以提高大約10％。

圖6是FinFET的立體圖，圖7是沿著圖6的線II-II’截取的FinFET的截面圖，以及圖8是圖7的放大圖。在實(shí)施例中，F(xiàn)inFET的制造步驟包括實(shí)施與在圖2A至2F和3A至3F中示出的步驟相同或類似的工藝步驟。如圖6和圖7所示，在形成半導(dǎo)體鰭208、隔離件210a和柵極堆疊件212之后，在半導(dǎo)體鰭208的通過柵極堆疊件212暴露的部分上方選擇性地生長(zhǎng)應(yīng)變材料部分214。用于形成包括具有漸變摻雜濃度且選擇性地生長(zhǎng)的體層的應(yīng)變材料的方法如圖4和圖8所示。

參考圖4和圖8，用于形成應(yīng)變材料214的方法包括以下步驟。首先，從開始時(shí)間至?xí)r間T1選擇性地生長(zhǎng)具有摻雜濃度C1的第一層214a。在一個(gè)實(shí)施例中，第一摻雜濃度C1在2E20原子/cm³至6E20原子/cm³的范圍之間，并且從開始時(shí)間至?xí)r間T1的第一生長(zhǎng)時(shí)間可以介于100秒和600秒之間，以形成第一層214a。在一些實(shí)施例中，半導(dǎo)體鰭208不具有凹部，因此，在半導(dǎo)體鰭208的通過隔離件210a暴露的表面上生長(zhǎng)第一層214a。第一層214a可以是半導(dǎo)體鰭208的暴露的表面上的共形層以作為保護(hù)層。

如圖4和圖8所示，在形成第一層214a之后，在第一層214a上選擇性地生長(zhǎng)具有漸變摻雜濃度的體層214b。體層214b覆蓋第一層214a并延伸超過絕緣體210a的頂面。從時(shí)間T1至?xí)r間T2生長(zhǎng)體層214b。在一些實(shí)施例中，隨著體層214b的選擇性地生長(zhǎng)的時(shí)間流逝，體層214b的漸變摻雜濃度從高至低。即，時(shí)間T1處的摻雜濃度C2高于時(shí)間T2處的摻雜濃度C3。體層214b的漸變摻雜濃度可以是從摻雜濃度C2至摻雜濃度C3的線性漸變。在一個(gè)實(shí)施例中，摻雜濃度C2在7E20原子/cm³至5E21原子/cm³的范圍之間，摻雜濃度C3在2E20原子/cm³至2E21原子/cm³的范圍之間，并且從時(shí)間T1至?xí)r間T2的第二生長(zhǎng)時(shí)間可以介于350秒和1050秒之間，以形成具有漸變摻雜濃度的體層214b。在一個(gè)實(shí)施例中，用于選擇性地生長(zhǎng)體層214b的漸變摻雜濃度在1.0E21原子/cm³至7.4E原子/cm³的范圍之間。

如圖4和圖8所示，在形成體層214b之后，從時(shí)間T2至結(jié)束時(shí)間在體層214b上選擇性地生長(zhǎng)具有第二摻雜濃度的第二層214c。在一個(gè)實(shí)施例中，第二摻雜濃度C4在2E20原子/cm³至2E21原子/cm³的范圍之間，并且從時(shí)間T2至結(jié)束時(shí)間的第三生長(zhǎng)時(shí)間可以介于100秒和600秒之間，以形成具有第二摻雜劑濃度的第二層214c。第二層214c覆蓋體層214b的頂面以保護(hù)體層214b。

在一些實(shí)施例中，半導(dǎo)體鰭208不具有凹部，應(yīng)變材料214包括第一層214a、體層214b和第二層214c，并且選擇性地生長(zhǎng)具有漸變摻雜濃度的體層214b。類似地，摻雜劑在應(yīng)變材料中的濃度分布可以影響應(yīng)變材料的總電阻。在這種情況下，由于應(yīng)變材料214的體層214b被生長(zhǎng)為具有漸變摻雜濃度，所以減少了應(yīng)變材料214的總電阻并且提高了器件性能。

根據(jù)本發(fā)明的一些實(shí)施例，一種制造FinFET的方法包括至少以下步驟。圖案化半導(dǎo)體襯底以在半導(dǎo)體襯底中形成多個(gè)溝槽并且在溝槽之間形成至少一個(gè)半導(dǎo)體鰭。在溝槽中形成絕緣體。在半導(dǎo)體鰭的部分上方和隔離件的部分上方形成柵極堆疊件。在半導(dǎo)體鰭的通過柵極堆疊件暴露的部分上方形成摻雜有導(dǎo)電摻雜劑的應(yīng)變材料，并且通過選擇性地生長(zhǎng)具有漸變摻雜濃度的體層來形成應(yīng)變材料。

在一些實(shí)施例中，隨著選擇性地生長(zhǎng)所述體層的的時(shí)間的流逝，所述漸變摻雜濃度從高至低。

在一些實(shí)施例中，用于選擇性地生長(zhǎng)所述體層的所述漸變摻雜濃度從第一濃度至第二濃度，所述第一濃度在7E20原子/cm³至5E21原子/cm³范圍之間，并且所述第二濃度在2E20原子/cm³至2E21原子/cm³范圍之間。

在一些實(shí)施例中，形成所述應(yīng)變材料的方法還包括：選擇性地生長(zhǎng)具有第一摻雜濃度的第一層，并且所述體層形成在所述第一層上；以及在所述體層上選擇性地生長(zhǎng)具有第二摻雜濃度的第二層。

在一些實(shí)施例中，用于選擇性地生長(zhǎng)所述第一層的所述第一摻雜濃度在2E20原子/cm³至6E20原子/cm³范圍之間，并且用于選擇性地生長(zhǎng)所述第二層的所述第二摻雜濃度在2E20原子/cm³至2E21原子/cm³的范圍之間。

在一些實(shí)施例中，利用第一生長(zhǎng)時(shí)間選擇性地生長(zhǎng)所述第一層，利用第二生長(zhǎng)時(shí)間選擇性地生長(zhǎng)所述體層，利用第三生長(zhǎng)時(shí)間選擇性地生長(zhǎng)所述第二層，并且所述第二生長(zhǎng)時(shí)間比所述第一生長(zhǎng)時(shí)間長(zhǎng)并且比所述第三生長(zhǎng)時(shí)間長(zhǎng)。

在一些實(shí)施例中，所述應(yīng)變材料包括摻雜有p型摻雜劑的SiGe，或所述應(yīng)變材料包括摻雜有n型摻雜劑的SiC。

根據(jù)本發(fā)明的一些實(shí)施例，一種制造FinFET的方法包括至少以下步驟。圖案化半導(dǎo)體襯底以在半導(dǎo)體襯底中形成多個(gè)溝槽并且在溝槽之間形成至少一個(gè)半導(dǎo)體鰭。在溝槽中形成絕緣體。在半導(dǎo)體鰭的部分上方和隔離件的部分上方形成柵極堆疊件。去除通過柵極堆疊件暴露的半導(dǎo)體鰭以形成半導(dǎo)體鰭的凹部。選擇性地生長(zhǎng)摻雜有導(dǎo)電摻雜劑的應(yīng)變材料，并且從半導(dǎo)體鰭的凹部生長(zhǎng)應(yīng)變材料以覆蓋半導(dǎo)體鰭的通過柵極堆疊件暴露的部分。應(yīng)該材料包括體層，并且應(yīng)變材料的體層以漸變摻雜濃度選擇性地生長(zhǎng)。

在一些實(shí)施例中，選擇性地生長(zhǎng)所述應(yīng)變材料的方法包括：在所述半導(dǎo)體鰭的所述凹部的表面上選擇性地生長(zhǎng)具有第一摻雜濃度的第一層；在所述第一層上選擇性地生長(zhǎng)具有所述漸變摻雜濃度的所述體層，所述體層填充所述半導(dǎo)體鰭的所述凹部并且延伸超過所述絕緣體的頂面；以及在所述體層上選擇性地生長(zhǎng)具有第二摻雜濃度的第二層。

在一些實(shí)施例中，所述第二層覆蓋所述體層的頂面。

在一些實(shí)施例中，隨著所述體層的選擇性地生長(zhǎng)的時(shí)間的流逝，所述漸變摻雜濃度從高至低。

在一些實(shí)施例中，用于選擇性地生長(zhǎng)所述體層的所述漸變摻雜濃度從第一濃度至第二濃度，所述第一濃度在7E20原子/cm³至5E21原子/cm³的范圍之間，并且所述第二濃度在2E20原子/cm³至2E21原子/cm³的范圍之間。

在一些實(shí)施例中，用于選擇性地生長(zhǎng)所述第一層的所述第一摻雜濃度在2E20原子/cm³至6E20原子/cm³的范圍之間，并且用于選擇性地生長(zhǎng)所述第二層的所述第二摻雜濃度在2E20原子/cm³至2E21原子/cm³的范圍之間。

在一些實(shí)施例中，利用第一生長(zhǎng)時(shí)間選擇性地生長(zhǎng)所述第一層，利用第二生長(zhǎng)時(shí)間選擇性地生長(zhǎng)所述體層，利用第三生長(zhǎng)時(shí)間選擇性地生長(zhǎng)所述第二層，并且所述第二生長(zhǎng)時(shí)間比所述第一生長(zhǎng)時(shí)間長(zhǎng)同時(shí)也比所述第三生長(zhǎng)時(shí)間長(zhǎng)。

在一些實(shí)施例中，所述應(yīng)變材料包括摻雜有p型摻雜劑的SiGe，或所述應(yīng)變材料包括摻雜有n型摻雜劑的SiC。

根據(jù)本發(fā)明的一些實(shí)施例，F(xiàn)inFET包括半導(dǎo)體襯底、隔離件、柵極堆疊件和摻雜的應(yīng)變材料。半導(dǎo)體襯底上包括位于其上的至少一個(gè)半導(dǎo)體鰭。絕緣體設(shè)置在半導(dǎo)體襯底上，并且半導(dǎo)體鰭夾在絕緣體之間。在半導(dǎo)體鰭的部分上方和隔離件的部分上方設(shè)置柵極堆疊件。摻雜的應(yīng)變材料覆蓋半導(dǎo)體鰭的通過柵極堆疊件暴露的部分，并且摻雜的應(yīng)變材料包括具有漸變摻雜劑濃度的體層。

在一些實(shí)施例中，所述摻雜的應(yīng)變材料還包括：第一層，具有第一摻雜劑濃度，并且所述體層設(shè)置在所述第一層上；以及第二層，設(shè)置在所述體層上并且具有第二摻雜劑濃度。

在一些實(shí)施例中，所述半導(dǎo)體鰭還包括凹部，并且所述摻雜的應(yīng)變材料還包括：第一層，設(shè)置在所述半導(dǎo)體鰭的所述凹部的表面上并且具有第一摻雜劑濃度，所述體層設(shè)置在所述第一層上并且填充所述半導(dǎo)體鰭的所述凹部以及延伸超過所述絕緣體的頂面；以及第二層，設(shè)置在所述體層上并且具有第二摻雜劑濃度。

在一些實(shí)施例中，所述第二層覆蓋所述體層的頂面。優(yōu)選地，所述摻雜的應(yīng)變材料包括摻雜有p型摻雜劑的SiGe，或所述應(yīng)變材料包括摻雜有n型摻雜劑的SiC。

以上論述了若干實(shí)施例的部件，使得本領(lǐng)域的技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他的處理和結(jié)構(gòu)以用于達(dá)到與本發(fā)明所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。