1.一種瞬態(tài)電壓抑制器的制造方法，其特征在于，包括以下步驟：
提供P-型半導體襯底至反應腔室中；
在所述P-型半導體襯底上注入埋層形成埋層襯底；
在所述埋層襯底上分別刻蝕兩個淺溝槽；
埋層推進；
對所述埋層襯底進行預吹掃，以及對所述反應腔室進行烘烤；
用硅源氣體和刻蝕氣體填充所述兩個淺溝槽；
生長高阻本征外延層；
在所述埋層襯底上注入摻雜依次形成第一P+區(qū)、N+區(qū)以及第二P+區(qū)，其中，所述N+區(qū)位于所述兩個淺溝槽之間；
在所述N+區(qū)與所述兩個淺溝槽之間分別刻蝕兩個深溝槽；
在所述深溝槽內(nèi)填充二氧化硅，并完成金屬布線工藝。
2.如權(quán)利要求1所述的制造方法，其特征在于，根據(jù)瞬態(tài)電壓抑制器的耐壓和所述P-型半導體襯底的濃度刻蝕所述兩個淺溝槽。
3.如權(quán)利要求1所述的制造方法，其特征在于，用H2對所述埋層襯底進行預吹掃。
4.如權(quán)利要求3所述的制造方法，其特征在于，用所述硅源氣體和H2生長高阻本征外延層。
5.如權(quán)利要求4所述的制造方法，其特征在于，所述硅源氣體為DCS，所述刻蝕氣體為HCL。
6.如權(quán)利要求1-5中任意一項所述的制造方法，其特征在于，所述P-型半導體襯底的電阻率大于100mohm.cm。
7.一種瞬態(tài)電壓抑制器，其特征在于，利用如權(quán)利要求1-6中任意一項所述的制造方法制造而成，所述瞬態(tài)電壓抑制器包括：
埋層襯底；
以及在所述埋層襯底上依次形成的兩個淺溝槽、高阻本征外延層、第一P+區(qū)、N+區(qū)、第二P+區(qū)以及兩個深溝槽；
其中，所述N+區(qū)位于所述兩個深溝槽之間，所述兩個深溝槽均位于所述兩個淺溝槽之間。