本發(fā)明涉及顯示技術領域，尤其涉及一種陣列基板及其制作方法、顯示面板、顯示裝置。

背景技術：

非晶硅(a-Si)陣列基板目前是主流的平板顯示技術，但是目前的a-Si陣列基板存在薄膜晶體管(Thin Film Transistor，TFT)的開態(tài)電流(Ion)過低，漏電流(Ioff)過大等問題。a-Si厚度和狀態(tài)是影響TFT電學特性的主要因素，a-Si厚度不均，則TFT電學均一性較差，從而導致顯示不均，TFT的溝道內a-Si表面越粗糙，漏電流越大，影響產品的特性。

如圖1所示，現有技術a-Si陣列基板的制作方法包括：首先在襯底基板10上制作柵極11；接著，在柵極11上制作柵極絕緣層12；接著，在柵極絕緣層12上依次沉積非晶硅層、摻雜非晶硅層和金屬層，在金屬層上涂覆光刻膠，并對光刻膠進行曝光和顯影，之后再對未被光刻膠覆蓋區(qū)域的非晶硅層、摻雜非晶硅層和金屬層進行刻蝕，形成半導體有源層13、第一歐姆接觸層141、第二歐姆接觸層142、源極15和漏極16；由于在刻蝕過程中需要對源極15和漏極16之間的溝道區(qū)域內的摻雜非晶硅層進行刻蝕，為了保證摻雜非晶硅層被刻蝕后沒有殘留，實際生產過程中，需要對摻雜非晶硅層進行過刻，由于刻蝕過程存在均一性的問題，這樣會造成溝道區(qū)域對應位置處的非晶硅層厚度均一性較差和表面粗糙度增大。

接著，在源極15和漏極16上制作鈍化層17；最后，在鈍化層17上制作像素電極18，像素電極18通過貫穿鈍化層17的過孔與漏極16電連接。

綜上所述，由于現有技術TFT的溝道區(qū)域對應位置的非晶硅層厚度均一性較差，表面粗糙度較大，因此，現有技術制作形成的TFT的電學均一性較差，漏電流較大。

技術實現要素：

本發(fā)明實施例提供了一種陣列基板及其制作方法、顯示面板、顯示裝置，用以改善TFT電學均一性，并有效降低TFT的漏電流。

本發(fā)明實施例提供的一種陣列基板的制作方法，該方法包括：

在襯底基板上通過構圖工藝依次制作柵極和柵極絕緣層；

在所述柵極絕緣層上通過構圖工藝制作源極和漏極；

在所述源極和所述漏極上沉積一層半導體薄膜，對所述半導體薄膜進行構圖工藝，形成半導體有源層；

在所述半導體有源層上通過構圖工藝制作鈍化層以及貫穿所述鈍化層和所述半導體有源層的過孔，在所述鈍化層上通過構圖工藝制作像素電極，所述像素電極通過所述過孔與所述漏極電連接。

由本發(fā)明實施例提供的陣列基板的制作方法，由于該方法首先通過構圖工藝制作形成源極和漏極，然后在源極和漏極上通過構圖工藝制作形成半導體有源層，與現有技術相比，本發(fā)明實施例形成的TFT溝道區(qū)域對應位置的半導體有源層沒有被刻蝕，避免了刻蝕造成的TFT溝道區(qū)域對應位置的半導體有源層厚度均一性較差，表面粗糙度較大的問題，保證了TFT電學均一性，并有效的降低了TFT的漏電流。

較佳地，在所述源極和所述漏極上沉積一層半導體薄膜之前，所述方法還包括：

在所述源極和所述漏極上沉積一層導電膜層；

對所述導電膜層進行構圖工藝，在所述源極的正上方形成第一歐姆接觸層，在所述漏極的正上方形成第二歐姆接觸層。

較佳地，所述方法還包括：

在制作有所述半導體有源層的襯底基板上通過構圖工藝制作柵極引線，所述柵極引線與所述柵極電連接。

較佳地，所述柵極引線與所述像素電極同層制作。

本發(fā)明實施例還提供了一種陣列基板，包括襯底基板、位于所述襯底基板上的柵極、位于所述柵極上的柵極絕緣層、位于所述柵極絕緣層上的源極和漏極、位于所述源極和漏極上的半導體有源層、位于所述半導體有源層上的鈍化層，以及位于所述鈍化層上的像素電極，所述像素電極通過貫穿所述鈍化層和所述半導體有源層的過孔與所述漏極電連接。

較佳地，還包括位于所述源極正上方的第一歐姆接觸層和位于所述漏極正上方的第二歐姆接觸層，所述半導體有源層通過所述第一歐姆接觸層與所述源極電連接，所述半導體有源層通過所述第二歐姆接觸層與所述漏極電連接。

較佳地，還包括與所述像素電極同層絕緣設置的柵極引線，所述柵極引線與所述柵極電連接。

較佳地，所述第一歐姆接觸層和所述第二歐姆接觸層的材料為摻雜非晶硅。

本發(fā)明實施例還提供了一種顯示面板，該顯示面板包括上述的陣列基板。

本發(fā)明實施例還提供了一種顯示裝置，該顯示裝置包括上述的顯示面板。

附圖說明

圖1為現有技術的陣列基板的結構示意圖；

圖2為本發(fā)明實施例提供的一種陣列基板的制作方法流程圖；

圖3-圖8為本發(fā)明實施例提供的陣列基板的制作過程的不同階段的結構示意圖；

圖9為本發(fā)明實施例提供的一種陣列基板的結構示意圖。

具體實施方式

本發(fā)明實施例提供了一種陣列基板及其制作方法、顯示面板、顯示裝置，用以改善TFT電學均一性，并有效降低TFT的漏電流。

為了使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本發(fā)明保護的范圍。

除非另作定義，此處使用的技術術語或者科學術語應當為本發(fā)明所屬領域內具有一般技能的人士所理解的通常意義。本發(fā)明專利申請說明書以及權利要求書中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數量或者重要性，而只是用來區(qū)分不同的組成部分。同樣，“一個”、“一”或者“該”等類似詞語也不表示數量限制，而是表示存在至少一個?！鞍ā被蛘摺鞍钡阮愃频脑~語意指出現該詞前面的元件或者物件涵蓋出現在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等僅用于表示相對位置關系，當被描述對象的絕對位置改變后，則該相對位置關系也可能相應地改變。

下面結合附圖詳細介紹本發(fā)明具體實施例提供的陣列基板及該陣列基板的制作方法。

附圖中各膜層厚度和區(qū)域大小、形狀不反應各膜層的真實比例，目的只是示意說明本發(fā)明內容。

如圖2所示，本發(fā)明具體實施例提供了一種陣列基板的制作方法，該方法包括：

S201、在襯底基板上通過構圖工藝依次制作柵極和柵極絕緣層；

S202、在所述柵極絕緣層上通過構圖工藝制作源極和漏極；

S203、在所述源極和所述漏極上沉積一層半導體薄膜，對所述半導體薄膜進行構圖工藝，形成半導體有源層；

S204、在所述半導體有源層上通過構圖工藝制作鈍化層以及貫穿所述鈍化層和所述半導體有源層的過孔，在所述鈍化層上通過構圖工藝制作像素電極，所述像素電極通過所述過孔與所述漏極電連接。

優(yōu)選地，本發(fā)明具體實施例在源極和漏極上沉積一層半導體薄膜之前，還包括：

在源極和漏極上沉積一層導電膜層；

對導電膜層進行構圖工藝，在源極的正上方形成第一歐姆接觸層，在漏極的正上方形成第二歐姆接觸層。

本發(fā)明具體實施例在源極的正上方制作第一歐姆接觸層，在漏極的正上方制作第二歐姆接觸層，能夠更加有效的降低半導體有源層和源極的接觸電阻，以及降低半導體有源層和漏極的接觸電阻，能夠提高薄膜晶體管的特性。

優(yōu)選地，本發(fā)明具體實施例提供的陣列基板的制作方法還包括：在制作有半導體有源層的襯底基板上通過構圖工藝制作柵極引線，柵極引線與柵極電連接。具體地，本發(fā)明具體實施例中的柵極引線與像素電極同層制作，這樣，在實際生產過程中，柵極引線能夠與像素電極同時制作形成，從而能夠節(jié)省工藝時間，降低生產成本。

下面結合附圖3-附圖8詳細介紹本發(fā)明具體實施例提供的陣列基板的制作方法。

如圖3所示，首先，在襯底基板10上通過構圖工藝依次制作柵極11和柵極絕緣層12，本發(fā)明具體實施例中的襯底基板10為玻璃基板，當然，在實際生產過程中，襯底基板還可以為其它類型的基板，如陶瓷基板等。本發(fā)明具體實施例中的構圖工藝包括光刻膠的涂覆、曝光、顯影、刻蝕、去除光刻膠的部分或全部過程。本發(fā)明具體實施例柵極11和柵極絕緣層12的具體制作方法與現有技術相同，這里不再贅述。此外，本發(fā)明具體實施例在制作柵極11的同時，還與柵極11同層制作有柵極線(圖中未示出)和公共電極線(圖中未示出)，本發(fā)明具體實施例中柵極線和公共電極線的具體制作方法與現有技術相同，這里不再贅述。

如圖4所示，接著，在柵極絕緣層12上依次沉積一層金屬薄膜41和一層導電膜層42，沉積的金屬薄膜41可以選擇金屬鉬(Mo)、金屬鋁(Al)等單層的金屬，也可以選擇金屬Mo、金屬Al等的多層復合金屬；沉積的導電膜層42的材料優(yōu)選摻雜非晶硅，具體地，導電膜層42選擇n型摻雜非晶硅(n+a-Si)。本發(fā)明具體實施例可以采用磁控濺射、熱蒸發(fā)等方法沉積金屬薄膜41和導電膜層42，當然，在實際生產過程中，也可以僅沉積金屬薄膜41，不沉積導電膜層42，本發(fā)明具體實施例以沉積導電膜層42為例進行介紹。

如圖5所示，接著，在導電膜層42上涂覆光刻膠，并進行曝光、顯影，顯影后對未被光刻膠覆蓋區(qū)域的導電膜層42和金屬薄膜41進行刻蝕，刻蝕后去除剩余的光刻膠，形成源極15、漏極16、第一歐姆接觸層141和第二歐姆接觸層142。

如圖6所示，接著，在第一歐姆接觸層141和第二歐姆接觸層142上沉積一層半導體薄膜，具體地，在第一歐姆接觸層141和第二歐姆接觸層142上沉積一層非晶硅層，在非晶硅層上涂覆光刻膠，并進行曝光、顯影，顯影后對未被光刻膠覆蓋區(qū)域的非晶硅層進行刻蝕，刻蝕后去除剩余的光刻膠，形成半導體有源層13。

由于本發(fā)明具體實施例在形成有源極15和漏極16的襯底基板上沉積非晶硅層，這樣沉積的非晶硅層就會填充到源極15和漏極16之間的間隙區(qū)域，后續(xù)對非晶硅層進行刻蝕時，不會影響源極15和漏極16之間的間隙區(qū)域處的非晶硅層，即本發(fā)明具體實施例形成的TFT溝道區(qū)域對應位置的半導體有源層在刻蝕過程中不受影響。另外，在實際生產過程中，本發(fā)明具體實施例還可以先制作形成源極15和漏極16，再制作形成半導體有源層13，之后再制作形成柵極11，即柵極11可以位于半導體有源層13上方。

如圖7所示，接著，在半導體有源層13上通過構圖工藝制作鈍化層17、貫穿鈍化層17和柵極絕緣層12的第一過孔71、貫穿鈍化層17、半導體有源層13和第二歐姆接觸層的第二過孔72。優(yōu)選地，本發(fā)明具體實施例鈍化層17的材料與柵極絕緣層12的材料相同，具體可以選擇氧化硅(SiO₂)或氮化硅(SiN)的單層膜材料，也可以選擇SiO₂和SiN的復合材料，本發(fā)明具體實施例鈍化層17的具體制作方法與現有技術類似，這里不再贅述。當然，在實際生產過程中，本發(fā)明具體實施例也可以不制作形成第一過孔71。

如圖8所示，接著，在鈍化層17上通過構圖工藝制作形成像素電極18和柵極引線80，像素電極18通過第二過孔72與漏極16電連接，柵極引線80通過第一過孔71與柵極11電連接。優(yōu)選地，本發(fā)明具體實施例中像素電極18的材料選擇氧化銦錫(ITO)或氧化銦鋅(IZO)，或ITO和IZO的復合材料，本發(fā)明具體實施例中像素電極18的具體制作方法與現有技術類似，這里不再贅述。另外，本發(fā)明具體實施例中的柵極引線80也可以不與像素電極18同層制作，如可以在制作完成像素電極18之后，再在像素電極18上通過構圖工藝制作柵極引線80。

由于現有技術制作陣列基板時，為了保證摻雜非晶硅層被刻蝕后沒有殘留，TFT溝道區(qū)域對應位置的非晶硅層會被部分刻蝕掉，而本發(fā)明具體實施例在制作陣列基板時，是先通過構圖工藝制作形成源極、漏極、第一歐姆接觸層和第二歐姆接觸層，然后再通過構圖工藝形成半導體有源層，這樣TFT溝道區(qū)域對應位置的非晶硅層沒有被刻蝕，避免了刻蝕造成的TFT溝道區(qū)域對應位置的非晶硅層厚度均一性較差，表面粗糙度較大的問題，保證了TFT電學均一性，并有效的降低了TFT的漏電流。另外，本發(fā)明具體實施例陣列基板的制作方法與現有技術相比，并沒有增加工藝步驟和工藝難度。

如圖9所示，本發(fā)明具體實施例還提供了一種陣列基板，包括襯底基板10、位于襯底基板10上的柵極11、位于柵極11上的柵極絕緣層12、位于柵極絕緣層12上的源極15和漏極16、位于源極15和漏極16上的半導體有源層13、位于半導體有源層13上的鈍化層17，以及位于鈍化層17上的像素電極18，像素電極18通過貫穿鈍化層17和半導體有源層13的過孔與漏極16電連接。

優(yōu)選地，本發(fā)明具體實施例中的陣列基板還包括位于源極15正上方的第一歐姆接觸層141，位于漏極16正上方的第二歐姆接觸層142，半導體有源層13通過第一歐姆接觸層141與源極15電連接，半導體有源層13通過第二歐姆接觸層142與漏極16電連接，參見圖8所示。

優(yōu)選地，本發(fā)明具體實施例中的陣列基板還包括與像素電極18同層絕緣設置的柵極引線80，柵極引線80與柵極11電連接，參見圖8所示。由于本發(fā)明具體實施例與像素電極18同層設置有柵極引線80，這樣增加了柵極11的面積，并且柵極引線80位于柵極11的上方，能夠提高TFT的開態(tài)電流，實際生產過程中，為了更好的提高TFT的開態(tài)電流，本發(fā)明具體實施例設置的柵極引線80覆蓋TFT的溝道區(qū)域。

本發(fā)明具體實施例還提供了一種顯示面板，該顯示面板包括本發(fā)明具體實施例提供的上述陣列基板。

本發(fā)明具體實施例還提供了一種顯示裝置，該顯示裝置包括本發(fā)明具體實施例提供的上述顯示面板，該顯示裝置可以為液晶面板、液晶顯示器、液晶電視、有機發(fā)光二極管(Organic Light Emitting Diode，OLED)面板、OLED顯示器、OLED電視或電子紙等顯示裝置。

綜上所述，本發(fā)明具體實施例提供一種陣列基板的制作方法，包括：在襯底基板上通過構圖工藝依次制作柵極和柵極絕緣層；在柵極絕緣層上通過構圖工藝制作源極和漏極；在源極和漏極上沉積一層半導體薄膜，對半導體薄膜進行構圖工藝，形成半導體有源層；在半導體有源層上通過構圖工藝制作鈍化層以及貫穿鈍化層和半導體有源層的過孔，在鈍化層上通過構圖工藝制作像素電極，像素電極通過過孔與漏極電連接。由于本發(fā)明具體實施例在制作陣列基板時，首先通過構圖工藝制作形成源極和漏極，然后在源極和漏極上通過構圖工藝制作形成半導體有源層，與現有技術相比，本發(fā)明具體實施例形成的TFT溝道區(qū)域對應位置的半導體有源層沒有被刻蝕，避免了刻蝕造成的TFT溝道區(qū)域對應位置的半導體有源層厚度均一性較差，表面粗糙度較大的問題，保證了TFT電學均一性，并有效的降低了TFT的漏電流。

顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。